JPH06216092A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06216092A JPH06216092A JP441293A JP441293A JPH06216092A JP H06216092 A JPH06216092 A JP H06216092A JP 441293 A JP441293 A JP 441293A JP 441293 A JP441293 A JP 441293A JP H06216092 A JPH06216092 A JP H06216092A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- adhesive layer
- main surface
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造における基板板厚の低減の
ために、基板の支持板からの取外しを容易に、かつ損傷
や汚染を伴わずに施す。 【構成】 一方の主面に熱発泡性接着剤層を、他方の主
面に紫外線感光性接着剤層を備えた接着テープを用意す
る工程と、前記接着テープの熱発泡性接着剤層を支持板
に、紫外線感光性接着剤層を被研磨半導体基板における
素子パターンが形成された主面に対向し接着させる工程
と、前記半導体基板の他方の主面に研磨を施す工程とを
含む半導体装置の製造方法。
ために、基板の支持板からの取外しを容易に、かつ損傷
や汚染を伴わずに施す。 【構成】 一方の主面に熱発泡性接着剤層を、他方の主
面に紫外線感光性接着剤層を備えた接着テープを用意す
る工程と、前記接着テープの熱発泡性接着剤層を支持板
に、紫外線感光性接着剤層を被研磨半導体基板における
素子パターンが形成された主面に対向し接着させる工程
と、前記半導体基板の他方の主面に研磨を施す工程とを
含む半導体装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に一方の主面に素子パターンが形成された半導
体基板の板厚を低減させる工程に関る。
係り、特に一方の主面に素子パターンが形成された半導
体基板の板厚を低減させる工程に関る。
【０００２】
【従来の技術】半導体装置の一例の砒化ガリウム（Ｇａ
Ａｓ）電界効果型トランジスタ（ＦＥＴ）の製造におい
て、一方の主面に素子パターンが形成された半導体基板
に対し、その他方の主面に研磨及びエッチングを施して
基板の板厚を低減させる従来の方法を説明する。
Ａｓ）電界効果型トランジスタ（ＦＥＴ）の製造におい
て、一方の主面に素子パターンが形成された半導体基板
に対し、その他方の主面に研磨及びエッチングを施して
基板の板厚を低減させる従来の方法を説明する。
【０００３】半導体基板の板厚を低減させるための上記
他方の主面（以下、裏面と略称する。また、素子パター
ンが形成された主面を表面と略称する）に研磨及びエッ
チングを施す工程を図３および図４に示す。
他方の主面（以下、裏面と略称する。また、素子パター
ンが形成された主面を表面と略称する）に研磨及びエッ
チングを施す工程を図３および図４に示す。
【０００４】熱板１２上に載置された石英板６を加熱
し、この上面にワックス１０１を塗着する（図３）。次
に、半導体基板（以下、基板と略称）２をその表面（Ｆ
ＥＴ１が形成されている主面）で上記ワックス１０１に
張付ける（図４（ａ））。
し、この上面にワックス１０１を塗着する（図３）。次
に、半導体基板（以下、基板と略称）２をその表面（Ｆ
ＥＴ１が形成されている主面）で上記ワックス１０１に
張付ける（図４（ａ））。
【０００５】次に、上記石英板６を研磨機に取付け、金
属定盤７上でアルミナ粉を水に懸濁させた砥粒液８を注
ぎながら回転させ基板の裏面を研磨し、１００〜１５０
μｍの厚さに仕上げる（図４（ｂ））。
属定盤７上でアルミナ粉を水に懸濁させた砥粒液８を注
ぎながら回転させ基板の裏面を研磨し、１００〜１５０
μｍの厚さに仕上げる（図４（ｂ））。
【０００６】次に、研磨機から石英板６を外し、基板裏
面の砥粒による加工変質層を、例えば硫酸、過酸化水素
水を水で希釈したエッチング液１０に浸漬させて除去す
る（図４（ｃ））。
面の砥粒による加工変質層を、例えば硫酸、過酸化水素
水を水で希釈したエッチング液１０に浸漬させて除去す
る（図４（ｃ））。
【０００７】次に、以下、図示を省略する基板の裏面に
真空蒸着により金を付着し裏面電極を形成する。次に、
石英板を加熱してワックスを溶し、半導体基板を取り外
す。最後に治具に半導体基板を入れて有機溶剤で洗浄し
て工程を終了する。
真空蒸着により金を付着し裏面電極を形成する。次に、
石英板を加熱してワックスを溶し、半導体基板を取り外
す。最後に治具に半導体基板を入れて有機溶剤で洗浄し
て工程を終了する。
【０００８】
【発明が解決しようとする課題】上記従来の方法は、半
導体基板の口径が２インチ以下の小さい基板では薄層化
した後に、基板をピンセット等を用いて取り扱う際、破
損すること無く取り扱うことが可能である。しかし、生
産性を向上させるために基板の大口径化が進められてお
り、現在はＧａＡｓＦＥＴ用基板の口径は３インチが主
流となりつつある。ところがＧａＡｓ基板は脆いため
に、３インチ以上の口径になるとまず石英板から基板を
破損させずに取り外すことが困難となる。また、破損さ
せずに取り外すことができてもピンセットによる取扱い
は難しく、基板裏面の加工後のワックス洗浄が非常に困
難となる。
導体基板の口径が２インチ以下の小さい基板では薄層化
した後に、基板をピンセット等を用いて取り扱う際、破
損すること無く取り扱うことが可能である。しかし、生
産性を向上させるために基板の大口径化が進められてお
り、現在はＧａＡｓＦＥＴ用基板の口径は３インチが主
流となりつつある。ところがＧａＡｓ基板は脆いため
に、３インチ以上の口径になるとまず石英板から基板を
破損させずに取り外すことが困難となる。また、破損さ
せずに取り外すことができてもピンセットによる取扱い
は難しく、基板裏面の加工後のワックス洗浄が非常に困
難となる。
【０００９】従来の方法によると、基板口径が３インチ
以上になると後の取り扱い、例えば基板洗浄工程で基板
を破損する確率が高く適用できない。
以上になると後の取り扱い、例えば基板洗浄工程で基板
を破損する確率が高く適用できない。
【００１０】
【課題を解決するための手段】従来の方法では基板の口
径が３インチ以上になると、加工後の基板洗浄工程にお
ける基板の破損率が高くて適用できないことから、基板
の薄化後に簡単に取り外しでき、しかも洗浄が不要の接
着剤を検討した。
径が３インチ以上になると、加工後の基板洗浄工程にお
ける基板の破損率が高くて適用できないことから、基板
の薄化後に簡単に取り外しでき、しかも洗浄が不要の接
着剤を検討した。
【００１１】先ず、基板の取外しが容易な接着剤とし
て、従来電子回路部品として用いられているセラミック
基板の分割の際に保護テープとして使われている熱発泡
性テープについて検討した。このテープは熱を加えるこ
とによって接着力がほぼ零になり、基板は支持板から簡
単に取り外すことができるが、欠点は基板の取り外し後
に接着剤が基板表面に一部残ることである。従って、洗
浄工程が必要となり、これにより基板の割れをなくす点
で好ましくない。また、例えば半導体チップ化工程で半
導体裏面を保護するために使用される紫外線感光性接着
剤テープは、紫外線照射後に剥離する段階で基板表面か
ら接着剤がほぼ完全に除去でき、洗浄が不要となる利点
がある。しかし、接着力が完全に零にならないから、石
英板と基板のように硬いもの同士の接着の場合には取り
外しが難しいという欠点がある。
て、従来電子回路部品として用いられているセラミック
基板の分割の際に保護テープとして使われている熱発泡
性テープについて検討した。このテープは熱を加えるこ
とによって接着力がほぼ零になり、基板は支持板から簡
単に取り外すことができるが、欠点は基板の取り外し後
に接着剤が基板表面に一部残ることである。従って、洗
浄工程が必要となり、これにより基板の割れをなくす点
で好ましくない。また、例えば半導体チップ化工程で半
導体裏面を保護するために使用される紫外線感光性接着
剤テープは、紫外線照射後に剥離する段階で基板表面か
ら接着剤がほぼ完全に除去でき、洗浄が不要となる利点
がある。しかし、接着力が完全に零にならないから、石
英板と基板のように硬いもの同士の接着の場合には取り
外しが難しいという欠点がある。
【００１２】叙上の検討の末、取り外しの容易さと、取
り外し後の洗浄を廃止できる方法として本発明を案出し
た。
り外し後の洗浄を廃止できる方法として本発明を案出し
た。
【００１３】本発明に係る半導体装置の製造方法は、一
方の主面に熱発泡性接着剤層を、他方の主面に紫外線感
光性接着剤層を備えた接着テープを用意する工程と、前
記接着テープの熱発泡性接着剤層を支持板に、紫外線感
光性接着剤層を被研磨半導体基板における素子パターン
が形成された主面に対向し接着させる工程と、前記半導
体基板の他方の主面に研磨を施す工程とを含むものであ
る。
方の主面に熱発泡性接着剤層を、他方の主面に紫外線感
光性接着剤層を備えた接着テープを用意する工程と、前
記接着テープの熱発泡性接着剤層を支持板に、紫外線感
光性接着剤層を被研磨半導体基板における素子パターン
が形成された主面に対向し接着させる工程と、前記半導
体基板の他方の主面に研磨を施す工程とを含むものであ
る。
【００１４】
【作用】本発明の半導体装置の製造方法では、半導体基
板裏面薄層化の工程において、石英またはセラミックス
板側に熱で接着力がほぼ零になり容易に剥離できる熱発
泡性接着剤層を一方の面に、また、半導体基板表面側に
は紫外線照射により接着力が低下し、しかも接着剤が基
板側に残らずに清浄な状態で剥離できる紫外線感光性接
着剤層を他方の面に備える両面接着テープを用いること
により、半導体基板薄層化後に該基板を破損すること無
く容易にしかも清浄な状態で取外し、次工程へ進めるこ
とができる。
板裏面薄層化の工程において、石英またはセラミックス
板側に熱で接着力がほぼ零になり容易に剥離できる熱発
泡性接着剤層を一方の面に、また、半導体基板表面側に
は紫外線照射により接着力が低下し、しかも接着剤が基
板側に残らずに清浄な状態で剥離できる紫外線感光性接
着剤層を他方の面に備える両面接着テープを用いること
により、半導体基板薄層化後に該基板を破損すること無
く容易にしかも清浄な状態で取外し、次工程へ進めるこ
とができる。
【００１５】
【実施例】以下、本発明に係る半導体装置の製造方法に
つき図１、および図２を参照して説明する。
つき図１、および図２を参照して説明する。
【００１６】まず、一方の面に熱により接着力がほぼ零
になり容易に剥離できる熱発泡性接着剤層４を、他方の
面に紫外線照射により接着力が低下し、かつ接着剤が被
接着基板側に残らずに剥離できる紫外線感光性接着剤層
５を夫々備えた両面接着テープ３を用意する。この両面
接着テープ３の熱発泡性接着剤層４の面を石英またはセ
ラミックス板６に、他方の面を基板２のＦＥＴ１が形成
されている表面に接着させる（図１（ａ））。
になり容易に剥離できる熱発泡性接着剤層４を、他方の
面に紫外線照射により接着力が低下し、かつ接着剤が被
接着基板側に残らずに剥離できる紫外線感光性接着剤層
５を夫々備えた両面接着テープ３を用意する。この両面
接着テープ３の熱発泡性接着剤層４の面を石英またはセ
ラミックス板６に、他方の面を基板２のＦＥＴ１が形成
されている表面に接着させる（図１（ａ））。
【００１７】次に、接着の施された上記を研磨機の金属
定盤７上に配置し、加圧回転機構９にて圧接しつつか
つ、砥粒液８を流しつつ金属定盤７とともに回転させ
る。基板の板厚が所定、一例として１００〜１５０μｍ
に達して仕上げられる（図１（ｂ））。
定盤７上に配置し、加圧回転機構９にて圧接しつつか
つ、砥粒液８を流しつつ金属定盤７とともに回転させ
る。基板の板厚が所定、一例として１００〜１５０μｍ
に達して仕上げられる（図１（ｂ））。
【００１８】次に、基板を研磨機より取出し、研磨によ
って生じた加工変質層を除去するために硫酸、過酸化水
素水の混液を水で希釈したエッチング液１０に浸漬する
（図１（ｃ））。
って生じた加工変質層を除去するために硫酸、過酸化水
素水の混液を水で希釈したエッチング液１０に浸漬する
（図１（ｃ））。
【００１９】次に上記エッチング液から取出し、真空蒸
着により基板の露出面にＡｕ層を被着させ、裏面電極１
１に形成する（図２（ａ））。
着により基板の露出面にＡｕ層を被着させ、裏面電極１
１に形成する（図２（ａ））。
【００２０】次に、熱板１２に配置し石英板６を加熱す
ることにより熱発泡性接着剤層４の接着力を零にし、石
英板６を取り外す（図２（ａ））。
ることにより熱発泡性接着剤層４の接着力を零にし、石
英板６を取り外す（図２（ａ））。
【００２１】ついで基板裏面を真空保持具１３で保持
し、表面に紫外線を照射して紫外線感光性接着剤層５の
接着力を弱めて両面接着テープ３を剥離する（図２
（ｂ））。以上述べたように本発明では半導体基板薄層
化の工程で洗浄の工程がなくなり、基板割れの防止に効
果を発揮する。また、従来のワックスによる接着ではワ
ックスの厚さが作業者の熟練度により異なるために、研
磨後の厚さが面内だけでなく基板間で異なり精度が悪か
ったのに対し、テープの厚さはほぼ一定に仕上がってい
るため厚さの精度も向上する。
し、表面に紫外線を照射して紫外線感光性接着剤層５の
接着力を弱めて両面接着テープ３を剥離する（図２
（ｂ））。以上述べたように本発明では半導体基板薄層
化の工程で洗浄の工程がなくなり、基板割れの防止に効
果を発揮する。また、従来のワックスによる接着ではワ
ックスの厚さが作業者の熟練度により異なるために、研
磨後の厚さが面内だけでなく基板間で異なり精度が悪か
ったのに対し、テープの厚さはほぼ一定に仕上がってい
るため厚さの精度も向上する。
【００２２】
【発明の効果】以上述べたように本発明の半導体製造方
法を用いれば半導体基板の裏面を研磨し、薄層化する工
程において石英板から基板を取り外す際に、基板の損傷
や、基板表面を汚染すること無く容易に取り外すことが
できる。また、両面接着テープの厚さが均一であるた
め、研磨後の半導体基板厚さの精度も向上する。
法を用いれば半導体基板の裏面を研磨し、薄層化する工
程において石英板から基板を取り外す際に、基板の損傷
や、基板表面を汚染すること無く容易に取り外すことが
できる。また、両面接着テープの厚さが均一であるた
め、研磨後の半導体基板厚さの精度も向上する。
【図１】（ａ）〜（ｃ）は本発明に係る半導体装置の製
造方法の一部を工程順に示すいずれも断面図。
造方法の一部を工程順に示すいずれも断面図。
【図２】（ａ）、（ｂ）は本発明に係る半導体装置の製
造方法の一部を工程順に示すいずれも断面図。
造方法の一部を工程順に示すいずれも断面図。
【図３】従来例の半導体装置の製造方法の一部を工程順
に示す断面図。
に示す断面図。
【図４】（ａ）〜（ｃ）は従来例の半導体装置の製造方
法の一部を工程順に示すいずれも断面図。
法の一部を工程順に示すいずれも断面図。
１…半導体基板表面のＦＥＴ領域 ２…半導体基板 ３…本発明による両面接着テープ ４…両面接着テープの熱発泡性接着剤層 ５…両面接着テープの紫外線感光性接着剤層 ６…石英板 ７…金属定盤 ８…砥粒液 ９…加圧機構 １０…エッチング液 １１…裏面の金電極 １２…熱板 １３…真空保持具 １０１…ワックス
Claims (1)
- 【請求項１】 一方の主面に熱発泡性接着剤層を、他方
の主面に紫外線感光性接着剤層を備えた接着テープを用
意する工程と、前記接着テープの熱発泡性接着剤層を支
持板に、紫外線感光性接着剤層を被研磨半導体基板にお
ける素子パターンが形成された主面に対向し接着させる
工程と、前記半導体基板の他方の主面に研磨を施す工程
とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP441293A JPH06216092A (ja) | 1993-01-14 | 1993-01-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP441293A JPH06216092A (ja) | 1993-01-14 | 1993-01-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216092A true JPH06216092A (ja) | 1994-08-05 |
Family
ID=11583602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP441293A Pending JPH06216092A (ja) | 1993-01-14 | 1993-01-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216092A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995022836A1 (de) * | 1994-02-17 | 1995-08-24 | Siemens Aktiengesellschaft | Verfahren zur herstellung eines stapels aus substraten |
| US6656820B2 (en) | 2000-11-08 | 2003-12-02 | Sharp Kabushiki Kaisha | Method for manufacturing a semiconductor device having a reliable thinning step |
| US6872598B2 (en) | 2002-03-01 | 2005-03-29 | Sharp Kabushiki Kaisha | Method of making a thin semiconductor chip |
-
1993
- 1993-01-14 JP JP441293A patent/JPH06216092A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995022836A1 (de) * | 1994-02-17 | 1995-08-24 | Siemens Aktiengesellschaft | Verfahren zur herstellung eines stapels aus substraten |
| US6656820B2 (en) | 2000-11-08 | 2003-12-02 | Sharp Kabushiki Kaisha | Method for manufacturing a semiconductor device having a reliable thinning step |
| US6872598B2 (en) | 2002-03-01 | 2005-03-29 | Sharp Kabushiki Kaisha | Method of making a thin semiconductor chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW498442B (en) | Method for thinning semiconductor wafer and thin semiconductor wafer | |
| JP3197788B2 (ja) | 半導体装置の製造方法 | |
| US6730579B1 (en) | Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching | |
| JP3865184B2 (ja) | 半導体装置の製造方法 | |
| JP2001044144A (ja) | 半導体チップの製造プロセス | |
| JPH08195362A (ja) | 部材の製造方法 | |
| JP2005210038A (ja) | 半導体集積回路装置の製造方法 | |
| WO2004030053A1 (ja) | 薄型半導体チップの製造方法 | |
| JPH06216092A (ja) | 半導体装置の製造方法 | |
| JPS61158145A (ja) | 半導体基板の加工方法 | |
| JPH06275717A (ja) | ウエハはがし方法 | |
| JPH06302572A (ja) | 半導体装置の製造方法及びテープ貼付剥離装置 | |
| US6142853A (en) | Method and apparatus for holding laser wafers during a fabrication process to minimize breakage | |
| JP2001110765A (ja) | 高精度ウェーハとその製造方法 | |
| JP4958287B2 (ja) | 剥がし装置における剥離方法 | |
| CN107877270B (zh) | 一种用于介质基片片内均匀减薄的方法 | |
| JP2001217213A (ja) | 半導体ウェーハの研磨方法 | |
| US20260047374A1 (en) | Method for manufacturing semiconductor device | |
| Dragoi et al. | Reversible wafer bonding for reliable compound semiconductor processing | |
| JP4564138B2 (ja) | 半導体素子の製造方法 | |
| TWI819492B (zh) | 晶圓的背面處理方法 | |
| JPH0346242A (ja) | 半導体装置の製造方法 | |
| JPH07130685A (ja) | 半導体ウェーハの製造方法 | |
| JP2000195878A (ja) | ウェーハ搬送・固定治具及び半導体装置の製造方法 | |
| JPH0831778A (ja) | 半導体装置の製造方法 |