JPH06216249A - Ｉｃチップ自動レイアウト設計システム - Google Patents

Abstract

(57)【要約】 【目的】従来は考慮されていなかった配線層の段差によ
る配線経路の切断や、配線が細くなってしまう問題を、
１００％防ぐ事が可能になりチップ製造時の歩留りの改
善やチップ信頼性の向上を図る。 【構成】従来の自動レイアウトシステムに加えてフラッ
ト機能６を持つ事を大き、特徴としている。フラット機
能６とは、自動配線機能で物理的な位置を決定された配
線レイアウト情報の各配線層毎の未配線空間をダミー図
形で埋める為の機能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、自動でＬＳＩ，ＩＣの
レイアウト設計を行う自動レイアウト設計システムに関
する。

【０００２】

【従来の技術】一般に、ＬＳＩ，ＩＣの設計には、レイ
アウト設計の工程があり、この工程は、電気回路を実際
のシリコンチップ上に実現する為の原図であるマスク図
を作成する作業である。超ＬＳＩと呼ばれるような数十
万個のトランジスタからなる大規模なチップを製造する
場合には、人手でマスク図を作成する事は困難となる。
そこで、このレイアウト設計をコンピュータを使用して
自動レイアウト設計システム（以下自動レイアウトシス
テムという）が行われる。

【０００３】従来の自動レイアウトシステムの構成につ
いて図６を用いて説明する。この図は従来の一般的な自
動レイアウトシステムの構成を示している。この自動レ
イアウトシステムには、レイアウトライブラリ入力機能
１、ネットリスト入力機能２、自動配置機能３、自動配
線機能４、図形情報出力機能５の五つの大きな機能によ
り実現されている。

【０００４】レイアウトライブラリ入力機能１とは、Ｌ
ＳＩ，ＩＣを作成する為に必要となるものに、セルライ
ブラリと呼ばれるＡＮＤ，ＮＡＮＤ，ＯＲ，ＮＯＲ，Ｅ
ＸＯＲ等の電子回路を示す図形情報がある。これらは、
ＬＳＩ，ＩＣを構成する最小の単位と考える事ができ、
またその最小単位の電子回路を複数組み合わせて一つの
セルライブラリとしたマクロライブラリなどがある。レ
イアウトライブラリデータ１１とは、これらの様々なセ
ル、マクロライブラリのデータである。レイアウトライ
ブラリ入力機能１では、作成するレイアウトに必要なセ
ルライブラリ情報の抽出・選択をしてセルライブラリ情
報をデータベース１３へ変換（入力）を行う事が主な機
能である。

【０００５】ネットリスト入力機能２とは、レイアウト
ライブラリ入力では、ＬＳＩ，ＩＣを作成する為の骨組
みとなる部品の入力を行うが、ＬＳＩ，ＩＣの作成材料
としてもう一つ必要な情報がある。それは「骨組みであ
るレイアウトライブラリをどう接続して組み立てるか
？」という情報であり、一般にネットリストと呼ばれ
る。先程説明したレイアウトライブラリである電子回路
には、外界と自分との情報交換（情報の入出力）を行う
為の「端子」と呼ばれる部分を持っている。

【０００６】ネットリストデータ１２とは、このライブ
ラリと他のライブラリ同士の端子同士の接続関係を表現
する情報であり、ネットリスト入力機能２では、作成す
るレイアウトに必要なセルライブラリ同士の端子の接続
関係である、ネットリストの情報をデータベース１３へ
変換（入力）を行う事が主な機能である。

【０００７】自動配置機能３とは、入力された理論的な
情報であるレイアウトライブラリは、ＬＳＩ，ＩＣ製品
とする為に物理的な座標位置が必要となる。このレイア
ウトライブラリには、「ＬＳＩ，ＩＣ上のどの位置に配
置するのか？」という配置位置決定の問題があり、この
配置位置の善し悪しにより、レイアウト設計後のＬＳ
Ｉ，ＩＣの大きさ（面積）や性能に多大な影響を与えて
しまう。

【０００８】自動配置機能３とは、レイアウトライブラ
リの大小関係のみならず、ネットリストの接続関係をも
考慮した最適なレイアウトライブラリの配置位置を決定
しデータベースへその情報を保存する事が主な機能であ
る。

【０００９】自動配線機能４とは、自動配置機能によっ
て配置位置が決定されたレイアウトライブラリには、ネ
ットリストに従ったライブラリ同士の端子を配線で接続
する事が必要となってくる。この自動配線機能４では、
自動配置機能により配置されたライブラリ同士の間にあ
る空間、またはライブラリ上の空間を利用して、ライブ
ラリ同士の端子の接続配線経路（ネットリスト）の、そ
の経路の物理的な位置を決定し、データベースへその情
報（配線図形）を保存する事を主な機能としている。通
常の端子間接続を行う配線は、高さで異なる層を持って
おり、この層を複数使用すると、一本の配線経路（ネッ
トと呼ばれる）によって分断された空間を、層をずらす
事により通り抜け（横断）可能となる。従来の自動配線
機能は、このような配線層という基本概念を利用してそ
の機能を果たしている。

【００１０】また、配線はデザインルールと言われる配
線ルールに従って作成されなければならない。このデザ
インルールの情報には、「配線グリッド」「各層の配線
幅種類」「各層の配線を結ぶコンタクト」「同一層の同
一ネット間の必要間隔」「同一層の異なるネット間の必
要間隔」「異層の同一ネット間の必要間隔」「異層の異
なるネット間の必要間隔」など様々な情報がある。自動
配線機能４は、これらのルールを満足した配線結果を作
成できるように、複雑なアルゴリズムでその機能を構成
されている。

【００１１】図形情報出力機能５とは、自動配置機能４
とこの自動配線機能４で作成された、ＬＳＩ，ＩＣの原
図となるレイアウト情報（データベース）は、次の製造
工程に引き渡す為、インターフェイスとなる情報に変換
する必要がある。図形情報出力機能５では、その変換出
力を行いレイアウトデータ１４を作成する事を主な機能
としている。

【００１２】最近は、ＬＳＩ，ＩＣ製造技術の向上で、
接続配線（ネットリスト）を多数の層に分割して配線す
る配線層の多層化が進んできた。この多層化による自動
レイアウトシステムで設計したＬＳＩ，ＩＣチップの断
面図の一例を、図７に示す。この断面レイアウト図は、
１ＡＬと２ＡＬと３ＡＬと三層の配線層２１，２２，２
３を使用して設計されている。１ＡＬ配線２１は配線層
の最も下の層を示し、２ＡＬ配線２２は配線層の中間の
層を示し、３ＡＬ配線２３は配線層の最も上の層を示し
ている。また、１ＡＬ配線層２１と２ＡＬ配線層２２と
の間にある空間や２ＡＬ配線層２２と３ＡＬ配線層２３
との間にある空間は、上下配線の電気的なショートを防
ぐ為の絶縁層である。

【００１３】

【発明が解決しようとする課題】上述した従来の自動レ
イアウトシステムで作成したチップにおいて、配線層の
多層化のために上層配線である３ＡＬ配線２３は、下層
配線である１ＡＬ配線２１や２ＡＬ配線２２の影響によ
り大きな段差を生じている。そのため本来なら接続して
なければならない３ＡＬ配線２３が、配線の切断点２５
の個所で切断されてしまっている。そのため本来のＬＳ
Ｉ，ＩＣの持つ機能を満たす事が出来なくなり、ＬＳ
Ｉ，ＩＣチップ製造時の歩留りが悪くなり、チップの電
気的信頼性までも悪くなってしまう。

【００１４】本発明の目的は、このような自動レイアウ
トシステム使用によって上層配線が切断されたり細くな
ったりすることを防ぐ事により、チップ製造時の歩留り
の改善とチップの電気的信頼性の向上を図ったＩＣの自
動レイアウト設計システムを提供することにある。

【００１５】

【課題を解決するための手段】本発明のＩＣ自動レイア
ウト設計システムの構成は、デザインルール情報、デー
タベースを入力し、これらから各配線層の配線図形情報
を作成し、前記各配線層の未配線部分にダミー図形を作
成し、このダミー図形により前記未配線部分の穴埋めを
行うフラット機能を有する事を特徴とする。

【００１６】

【実施例】図１は本発明のフラット機能を持つ自動レイ
アウトシステムの構成を示すブロック図である。この自
動レイアウトシステムは、従来の自動レイアウトシステ
ムに加えてフラット機能６が付加された事を大きな特徴
としている。

【００１７】このフラット機能６とは、自動配線機能で
物理的な位置を決定された配線レイアウト情報の各配線
層毎の未配線空間をダミー図形で埋める機能である。こ
のフラット機能６は、自動配置機能、自動配線機能の処
理終了後に実行される。

【００１８】次に、フラット機能６の処理の流れを、図
２のフロー図を用いて説明する。

【００１９】（１）デザインルール情報の入力処理（Ｓ
１） フラット処理を行うレイアウトのルール情報を入力す
る。これは配線間にダミー図形を作成する時に、配線図
形との間隔や大きさを考慮する為に必要となる情報の入
力処理である。

【００２０】（２）データベースの入力処理（Ｓ２） 配線図形をデータベースから全て入力する。ここで入力
する情報は、配線図形の他に、ダミー図形を発生させる
為の必要情報（ライブラリやネットリストの配線図形な
ど）も入力する。

【００２１】（３）層毎の繰り返し処理（Ｓ３） ここでは使用されている配線層の数を判断して、ダミー
図形を発生する配線層があるか確認する。配線層のある
・なしの確認の判断は、デザインルール情報などからも
入力する事が出来る。配線層があれば、それぞれ一つの
層毎に、次の配線図形情報の論理演算構造展開処理４、
図形論理演算処理５、ダミー図形発生処理６を行うため
“続き”の方へ処理が流れる。反対に配線層が無ければ
“終り”の方へ処理が流れる事となる。

【００２２】（４）配線図形情報の論理演算構造展開処
理（Ｓ４） ダミー図形を発生させる配線層にある配線図形を、図形
論理演算ができるように論理演算構造に展開する。

【００２３】（５）図形論理演算処理（Ｓ５） 配線図形の図形論理演算を行う。図形論理演算には、Ａ
ＮＤ，ＯＲ，ＥＸＯＲ等多数の演算方法があるが、ここ
ではそれらの演算により配線図形の使用されている位置
を求める事が目的である。

【００２４】（６）ダミー図形発生処理（Ｓ６） 図形論理演算処理で得られた配線図形の位置から、配線
図形として利用されていない空間を探しだし、それらを
ダミー図形として発生させる。この場合、デザインルー
ルによる配線図形との間隔や大きさ等の考慮も行ってい
る。

【００２５】（７）データベースの出力処理（Ｓ７） ダミー図形として発生した情報を全てデータベースへ出
力する。これらの一連の処理の流れにより、フラット機
能を実現する事が可能となる。

【００２６】このフラット機能６を使用した場合に作成
されるチップのレイアウト図形は、図３で示すような断
面図となり、従来技術の問題であった図７の３ＡＬ配線
２１〜２３の切断点（配線の切断点）２５が、ダミー図
形２４を挿入した事で取り除く事が出来る。

【００２７】図４（ａ）〜（ｄ）は、この自動レイアウ
トシステムにより２層配線で設計されたチップの一部の
平面図を示している。図４（Ａ）は、従来の自動レイア
ウトシステムにより、１ＡＬ層２１、２ＡＬ層２２を使
用した２層ルールで設計されたレイアウト図を示し、１
ＡＬ配線２１は、下層の層に配線されている図形情報で
あり２ＡＬ配線２２は、上層の層に配線されている図形
情報である。配線されて無い部分は、従来の自動レイア
ウトシステムでは、何の図形情報も存在していない。

【００２８】図４（Ｂ）は、本実施例のフラット機能を
使用して設計した同じ個所のレイアウト図である。この
図では、フラット機能６により作成されたダミー図形２
４のパターンが理解しにくいので、１ＡＬ配線層２１と
２ＡＬ配線層２２毎に分割した図４（Ｃ），（Ｄ）で説
明をする。

【００２９】図４（Ｃ）は、このフラット機能を使用し
て配線した場合の１ＡＬ配線層２１のみの図形情報を示
している。１ＡＬ配線２１は、従来の自動レイアウトシ
ステムで作成されている配線図形であり、ダミー図形２
４は、このフラット機能６で作成された、未配線部分を
埋めるためのダミー図形である。

【００３０】図４（Ｄ）も同様に２ＡＬ配線層２２のみ
の図形情報を示した図であり、２ＡＬ配線２２とダミー
図形２４が生成されている。１ＡＬ配線２１とダミー図
形２４の関、または２ＡＬ配線２２とダミー図形２４と
の間には、多少の空間が存在しているが、これは、配線
とダミー図形が接触する事による、電気的なショートを
避けるためであり、フラット機能処理の説明した、入力
するデザインルール情報に間隔の大きさが設定してある
為である。

【００３１】次にフラット機能で実現できる、特殊な使
用方法の例を図５により説明する。第１の実施例では、
配線以外の空間をダミー図形２４の生成で埋めつくす例
を説明したが、本実施例は、ダミー図形の生成できない
禁止領域２６を考慮してダミー図形を生成するフラット
機能の例を説明する。図５（Ａ），（Ｂ）は第１の実施
例で説明したレイアウト図と同一箇所の図である。

【００３２】本実施例の特殊な機能とは、図５（Ａ）の
ダミー図形禁止領域２６で示す領域を、デザインルール
情報に予め設定して置く事で、フラット機能の“デザイ
ンルール情報の入力処理”で、その情報を入力する事が
出来る。

【００３３】入力されたダミー図形禁止領域は、“ダミ
ー図形発生処理Ｓ６”において、図５（Ｂ）で示す１Ａ
Ｌ配線層２１のみのレイアウト図のダミー図形を、指定
された禁止領域には発生させない事が出来る。この例で
は、１ＡＬ配線層２１のダミー図形禁止領域２６のみを
指定している所を説明しているが、この機能は、１ＡＬ
配線層のみではなく、２ＡＬ配線層や３ＡＬ配線相当の
多層ルールで設計されるチップの全ての配線層で、個々
にダミー図形禁止領域を指定する事が可能である。

【００３４】このような機能は、自動レイアウトシステ
ムを使用して設計したレイアウト図に、意図的に配線図
形の手修正をしたい場合などに有効である。予め、手修
正する層や場所に禁止領域を指定しておけばダミー図形
を削除する手間が省けるという利点がある。

【００３５】

【発明の効果】以上説明したように、本発明によれば、
従来の自動レイアウトシステムでは考慮されていなかっ
た配線層の段差による配線経路の切断や、配線が細くな
ってしまう問題を、１００％防ぐ事が可能になり、チッ
プ製造時の歩留りの改善や、チップ信頼性の向上が図ら
れるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図。

【図２】図１のフラット機能の処理を説明する流れ図。

【図３】図１のシステムで設計したチップの一例の断面
図。

【図４】図１のシステムで設計したチップのレイアウト
図。

【図５】図１のシステムで設計したチップの他の例の平
面図。

【図６】従来の自動レイアウトシステムの構成を示すブ
ロック図。

【図７】図６のシステムで設計したチップの断面図。

【符号の説明】

１ レイアウトライブラリ入力機能 ２ ネットリスト入力機能 ３ 自動配置機能 ４ 移動配線機能 ５ 図形情報出力機能 ６ フラット機能 １１ レイアウトライブラリデータ １２ ネットリストデータ １３ データベース １４ レイアウトデータ ２１ １ＡＬ配線 ２２ ２ＡＬ配線 ２３ ３ＡＬ配線 ２４ ダミー図形 ２５ 配線の切断点 ２６ ダミー図形禁止領域 Ｓ１ デザインルール情報の入力処理 Ｓ２ データベースの入力処理 Ｓ３ 層毎の繰り返し処理 Ｓ４ 配線図形情報の論理演算構造展開処理 Ｓ５ 図形論理演算処理 Ｓ６ ダミー図形発生処理 Ｓ７ データベースの出力処理

Claims (1)

【特許請求の範囲】
1. 【請求項１】 デザインルール情報、データベースを入
   力し、これらから各配線層の配線図形情報を作成し、前
   記各配線層の未配線部分にダミー図形を作成し、このダ
   ミー図形により前記未配線部分の穴埋めを行うフラット
   機能を有する事を特徴とするＩＣ自動レイアウト設計シ
   ステム。