JPH06217355A

JPH06217355A - Ａｔｍスイッチ

Info

Publication number: JPH06217355A
Application number: JP791993A
Authority: JP
Inventors: Koichi Genda; 浩一源田; Naoaki Yamanaka; 直明山中
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1993-01-20
Filing date: 1993-01-20
Publication date: 1994-08-05

Abstract

(57)【要約】【目的】ＡＴＭスイッチにおいて、交換接続過程にお
けるセル衝突の確率を低減し、高いスループットを実現
する。【構成】入回線側に速度変換部を設け、出回線側に出
力バッファ部を設ける。速度変換部に入力されたセルを
高速化し、出力バッファ部から受信確認信号が返送され
るまで転送を繰り返す。この受信確認信号はセル転送経
路を逆に返送される。【効果】交換接続過程におけるセル衝突の確率を低減
し、高いスループットを実現し、受信確認信号がセル転
送と同一の経路を返送されるため、専用の信号線を必要
とせずハードウェア構成を小型化および簡素化できると
ともに高速化がはかれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル通信交換装置に
利用する。特に、ＡＴＭ（非同期転送モード）交換装置
のスループット改善技術に関する。

【０００２】

【従来の技術】ＡＴＭ(Asynchronous Transfer Mode:非
同期転送モード) は、高速広帯域の情報転送方式として
広く知られている。ＡＴＭではすべての情報はセルと呼
ばれるパケットを用いて転送される。ＡＴＭスイッチ
は、ＡＴＭ通信網に設けられ入回線を介して到来するセ
ルを入力し、ヘッダ情報から宛先を読取り該当する出回
線に送出するディジタル通信交換装置である。

【０００３】図１０を参照して従来例装置を説明する。
図１０は従来例装置の構成図である。入回線１０１〜１
０４から入力されるセルは、入力バッファ５０１〜５０
４に一時蓄積された後、書込速度と同一の読出速度でス
イッチ部５に向けて読出される。

【０００４】入力バッファ５０１〜５０４から読出され
たセルは、ヘッダに含まれる出力宛先情報をもとにスイ
ッチ部５内を転送され、所望の出回線２０１〜２０４に
出力される。

【０００５】

【発明が解決しようとする課題】しかし、入回線および
出回線の間を接続するスイッチ部内では、ある確率Ｂで
セル衝突が生じるため、入力バッファからの一度の読出
しで、出回線に到達できる確率は、１−Ｂとなり、このスループットはこれ以上改善されない。

【０００６】本発明はこのような背景に行われたもので
あり、交換接続過程におけるセル衝突の確率を低減し、
高いスループットを有するＡＴＭスイッチを提供するこ
とを目的とする。

【０００７】

【課題を解決するための手段】本発明は、複数Ｎ本の入
回線と複数Ｍ本の出回線とが収容され、このＮ本の入回
線をそれぞれ入力とするＮ個の速度変換部と、このＭ本
の出回線をそれぞれ出力とするＭ個の出力バッファ部
と、この速度変換部の読出出力およびこの出力バッファ
部の書込入力を結合するスイッチ部と、前記入回線に入
力されたセルのヘッダ情報をもとに前記スイッチ部を制
御する制御回路とを備えたＡＴＭスイッチである。

【０００８】ここで、本発明の特徴とするところは、前
記速度変換部の読出速度および前記出力バッファ部の書
込速度は前記速度変換部の書込速度のｍ倍（ただし１≦
ｍ＜Ｎ）であり、前記出力バッファ部に入力されたセル
の受信確認信号をこのセルの送信元の速度変換部に返送
する手段と、この受信確認信号にしたがってセル送出を
禁止する手段とを備えたところにある。

【０００９】前記返送する手段は、セル転送経路と同一
経路を逆方向に返送する手段を含むことが望ましい。

【００１０】前記スイッチ部は、クロスポイントスイッ
チで構成されることが望ましい。

【００１１】本願出願人は先願（１）特願平４−２８２
９３７号（２）特願平４−２８２９７８号（３）特願平
４−２８３０１２号（いずれも本願出願時において未公
開）を出願している。

【００１２】（１）特願平４−２８２９３７号は、入回
線側にセルバッファを設け、この読出速度を書込速度よ
りも高速にしている。本発明とは、入回線の入力セル速
度よりも出回線の出力セル速度が高速になるところが大
きな相違である。

【００１３】（２）特願平４−２８２９７８号は、入回
線側および出回線側にセルバッファを設け、入回線側の
セルバッファの読出速度は書込速度よりも高速になって
おり、出回線側のセルバッファの書込速度は入回線側の
セルバッファの読出速度と同期して高速になっている。
本発明とは、入回線側からのセルの送出の制限は、出回
線側のセルバッファのセル蓄積数の複数の閾値によって
制限するところが大きな相違である。

【００１４】（３）特願平４−２８３０１２号は、入回
線側および出回線側にセルバッファを設け、入回線側の
セルバッファの読出速度は書込速度よりも高速になって
おり、出回線側のセルバッファの書込速度は入回線側の
セルバッファの読出速度と同期して高速になっている。
本発明とは、入回線側からのセルの送出の制限は、送出
したセルの廃棄信号が返送された時点でセルの再送を行
うか、または受信確認信号の返送がないセルについて再
送を行うところが大きな相違である。

【００１５】

【作用】入力されるセルをｍ倍（１≦ｍ＜Ｎ、Ｎ入回線
数）の速度に変換し、速度変換されたセルを１セル周期
に最大ｍ回読出し、出力バッファ部からの受信確認信号
により、出力バッファ部に到達したセルが読出された速
度変換部からのセル読出しを同一セル周期は禁止する。

【００１６】これにより、セル衝突により廃棄されるセ
ル数を低減させることができる。

【００１７】

【実施例】本発明実施例の構成を図１を参照して説明す
る。図１は本発明実施例装置の構成図である。

【００１８】本発明は、８本の入回線１０１〜１０８と
８本の出回線２０１〜２０８とが収容され、８本の入回
線１０１〜１０８をそれぞれ入力とする８個の速度変換
部３０１〜３０８と、８本の出回線２０１〜２０８をそ
れぞれ出力とする８個の出力バッファ部４０１〜４０８
と、この速度変換部３０１〜３０８の読出出力およびこ
の出力バッファ部４０１〜４０８の書込入力を結合する
スイッチ部５と、入回線１０１〜１０８に入力されたセ
ルのヘッダ情報をもとにスイッチ部５を制御する制御回
路５０とを備えたＡＴＭスイッチである。

【００１９】ここで、本発明の特徴とするところは、速
度変換部３０１〜３０８の読出速度および出力バッファ
部４０１〜４０８の書込速度は速度変換部３０１〜３０
８の書込速度の４倍であり、出力バッファ部４０１〜４
０８に入力されたセルの受信確認信号をこのセルの送信
元の速度変換部３０１〜３０８に返送する手段を含む出
力バッファ部４０１〜４０８と、この受信確認信号にし
たがってセル送出を禁止する手段を含む速度変換部３０
１〜３０８とを備えたところにある。

【００２０】次に、図１および図２を参照して本発明実
施例装置の動作を説明する。図２は速度変換部３０１〜
３０８からのセル読出タイミングを示すタイムチャート
である。入回線１０１〜１０８に到来するセルを速度変
換部３０１〜３０８によりｍ倍（１≦ｍ＜入回線数）の
速度に変換し、速度変換されたセルを連続して最大ｍ回
スイッチ部５に読出し、かつ出力バッファ部４０１〜４
０８に受信されたセルから順番に読出しを停止する。こ
れにより、出回線２０１〜２０８に対して１セル周期に
最大ｍ個のセルを多重出力できる。セル読出停止は、出
力バッファ部４０１〜４０８からの受信確認信号が返送
された場合に行う。

【００２１】図２はｍ＝４とした場合のセル読出タイミ
ングを示している。速度変換部３０１〜３０８には、セ
ル周期Ｔ１〜Ｔ２を示す書込基準クロックが信号線１４
から入力され、読出周期ｔ１１〜ｔ２４を示す読出基準
クロックが信号線１５から入力される。速度変換部３０
１〜３０８は、読出基準クロックにしたがい入回線１０
１〜１０８から入力されるセルを４倍の速度に変換して
最大４回連続して読出す。セル周期Ｔ１では、速度変換
部３０１〜３０５からは同一宛先（０）を持つセルが読
出される。

【００２２】読出周期ｔ１１では、速度変換部３０１か
ら信号線６０１に出力されたセルＡが出力バッファ部４
０１に到達できる。到達した後に、速度変換部３０１に
は出力宛先（０）を持つ出力バッファ部４０１から受信
確認信号ＡＣＫが返送されるため、読出周期ｔ１２では
セルＡの読出しは停止される。速度変換部３０２〜３０
５からは、読出周期ｔ１２において読出周期ｔ１１に読
出したセルと同一のセルが再び読出される。この動作の
繰り返しにより、セル周期Ｔ１では４つのセルＡ、Ｂ、
Ｃ、Ｄが出力バッファ部４０１に到達できる。また、読
出周期ｔ１４で示すように、４回の読出しで出力バッフ
ァ部４０１に到達できないセルＥは廃棄される。

【００２３】以上の動作により、１セル周期Ｔ１〜Ｔ２
に出回線２０１〜２０８あたり４セルを多重出力できる
ため、１セル周期Ｔ１〜Ｔ２における衝突確率を低減し
たＡＴＭスイッチを構成できる。さらに、出力バッファ
部４０１〜４０８に到達したセルを読出した速度変換部
３０１〜３０８からのセル読出しを同一セル周期Ｔ１〜
Ｔ２では禁止することにより、入回線１０１〜１０８間
の競合制御をセル再送により可能としたＡＴＭスイッチ
を構成できる。

【００２４】次に、図３および図４を参照して速度変換
部３０１〜３０８を説明する。図３は速度変換部３０１
〜３０８のブロック構成図である。図４は速度変換部３
０１〜３０８の動作を示すタイムチャートである。スイ
ッチ部５に読出されるセルは、信号線１６を介して１セ
ル蓄積用バッファ６からコピー回路８に転送され、コピ
ー回路８から４倍の速度で最大４回連続して信号線６０
１〜６０８に読出される。

【００２５】図４に示すように、速度変換部３０１〜３
０８の外部から信号線１４を介して書込基準クロックが
入力されると、１セル蓄積用バッファ６から読出される
セルＡがコピー回路８に転送され４倍の速度で信号線６
０１〜６０８に読出される。セルの読出しは、信号線１
５から入力される読出基準クロックをもとに連続して最
大４回行われる。セル周期Ｔ１に示すように、信号線８
０１〜８０８を介して受信確認信号ＡＣＫが入力される
と、信号線１５から入力される読出基準クロックをもと
に読出しは停止される。セル周期Ｔ２に示すように、受
信確認信号ＡＣＫが入力されないとき、セル周期Ｔ２の
セルは廃棄され、新たなセルが１セル蓄積用バッファ６
からコピー回路８に転送され、４倍の速度で最大４回連
続して読出される。

【００２６】次に、図５および図６を参照して出力バッ
ファ部４０１〜４０８を説明する。図５は出力バッファ
部４０１〜４０８のブロック構成図である。図６は出力
バッファ部４０１〜４０８の動作を示すタイムチャート
である。出力バッファ部４０１〜４０８は、信号線７０
１〜７０８を介してセルが入力されたとき、メモリ制御
部９では受信確認信号ＡＣＫを生成し信号線９０１〜９
０８を介して受信確認信号ＡＣＫを返送する。

【００２７】図６に示すように、セルが信号線７０１〜
７０８を介して入力されるとｄ時間後に受信確認信号Ａ
ＣＫをｐ時間だけ発生させて信号線９０１〜９０８を介
して返送する。時間ｄおよびｐは、出力バッファ部４０
１〜４０８外部から設定される。この時間ｄおよびｐ
は、出力バッファ部４０１〜４０８の内部に固定設定さ
れる構成とすることもできる。

【００２８】図７ないし図９を参照してスイッチ部５を
説明する。図７はスイッチ部５の構成図である。図８は
クロスポイントスイッチのブロック構成図である。図９
はクロスポイントスイッチの動作を示すタイムチャート
である。図７に示すように、本発明実施例装置のスイッ
チ部５はクロスポイントスイッチで構成されている。セ
ルまたは受信確認信号ＡＣＫは同一の経路によりそれぞ
れ転送または返送される。

【００２９】図８にクロスポイントスイッチのブロック
構成を示した。ヘッダ照合回路１は、信号線１１から入
力されるセルのヘッダに含まれる出力宛先を照合し、一
致か否かの結果を信号線３５に出力する。セル経路分岐
回路３は、信号線３５の値をもとに、信号線１１から入
力されるセルの経路の分岐を行う。ＡＣＫ切換部２は、
信号線３５の値をもとに信号線２４から入力される受信
確認信号ＡＣＫの返送経路を切替える。ＯＲ回路４は、
隣接するクロスポイントから信号線２２を介して転送さ
れる受信確認信号ＡＣＫと、信号線２４を介して転送さ
れる受信確認信号ＡＣＫを加算して信号線２１に出力す
る。

【００３０】図９に示すように、信号線１１から入力さ
れるセルはヘッダ照合回路１で出力宛先を照合される。
出力宛先が一致した場合にヘッダ照合回路１は、信号線
３５の信号がハイレベルのときは信号線１１から入力さ
れる信号を信号線３４に通過させ、ロウレベルのときは
信号線１３から入力される信号を信号線３４に通過させ
るてスイッチングを実行する。一方、出力バッファ部４
０１〜４０８から返送される受信確認信号ＡＣＫは信号
線２４から入力され、ＡＣＫ切替部２は、信号線３５の
信号がハイレベルのとき信号線２１に受信確認信号ＡＣ
Ｋを出力し、ロウレベルのとき信号線２３に出力する。
また、信号線２２から入力される受信確認信号ＡＣＫ
は、ＯＲ回路４により信号線２４から入力される受信確
認信号ＡＣＫと加算され、信号線２１に出力される。以
上の動作により、セル転送と同一の経路で受信確認信号
ＡＣＫを返送することができる。

【００３１】

【発明の効果】以上説明したように、本発明によれば交
換接続過程におけるセル衝突の確率を低減し、スループ
ットが改善できる。また、受信確認信号がセル転送と同
一の経路を返送されるため、専用の信号線を必要とせず
ハードウェア構成を小型で簡単にできるとともに高速化
がはかれる。

【００３２】先願である特願平４−２８２９３７号は、
入回線の入力セル速度よりも出回線の出力セル速度が高
速になり、後続に高速な装置を用意しなければならなか
ったが本発明ではセル速度を変化させることなく交換が
行える。

【００３３】先願である特願平４−２８２９７８号は、
入回線側からのセルの送出の制限は、出回線側のセルバ
ッファのセル蓄積数の複数の閾値によって制限し、構成
が複雑であったが本発明では受信確認信号が返送される
だけであり、ハードウェア構成を簡単にできる。

【００３４】先願である特願平４−２８３０１２号は、
入回線側からのセルの送出の制限は、送出したセルの廃
棄信号が返送された時点でセルの再送を行うか、または
受信確認信号の返送がないセルについて再送を行うた
め、各信号が返送されてから再送手順が開始されるが本
発明では再送を始めから行っており、受信確認信号の返
送があればその再送を停止する構成であるため高速化に
対応できる。

【図面の簡単な説明】

【図１】本発明実施例装置の構成図。

【図２】速度変換部からのセル読出タイミングを示すタ
イムチャート。

【図３】速度変換部のブロック構成図。

【図４】速度変換部の動作を示すタイムチャート。

【図５】出力バッファ部のブロック構成図。

【図６】出力バッファ部の動作を示すタイムチャート。

【図７】スイッチ部の構成図。

【図８】クロスポイントスイッチのブロック構成図。

【図９】クロスポイントスイッチの動作を示すタイムチ
ャート。

【図１０】従来例装置の構成図。

【符号の説明】

１ヘッダ照合回路２ＡＣＫ切替部３セル経路分岐部４ＯＲ回路５スイッチ部６１セル蓄積用バッファ７バッファ制御部８コピー回路９メモリ制御部１０メモリ１３、１７読出制御信号線１８書込制御信号線１０１〜１０８入回線２０１〜２０８出回線３０１〜３０８速度変換部４０１〜４０８出力バッファ部５０１〜５０４入力バッファ１１〜１５、２１〜２４、３４、３５、６０１〜６０
８、７０１〜７０８、８０１〜８０８、９０１〜９０８
信号線５０制御回路

Claims

【特許請求の範囲】

【請求項１】複数Ｎ本の入回線と複数Ｍ本の出回線と
が収容され、このＮ本の入回線をそれぞれ入力とするＮ個の速度変換
部と、このＭ本の出回線をそれぞれ出力とするＭ個の出力バッ
ファ部と、この速度変換部の読出出力およびこの出力バッファ部の
書込入力を結合するスイッチ部と、前記入回線に入力されたセルのヘッダ情報をもとに前記
スイッチ部を制御する制御回路とを備えたＡＴＭスイッ
チにおいて、前記速度変換部の読出速度および前記出力バッファ部の
書込速度は前記速度変換部の書込速度のｍ倍（ただし１
≦ｍ＜Ｎ）であり、前記出力バッファ部に入力されたセルの受信確認信号を
このセルの送信元の速度変換部に返送する手段と、この受信確認信号にしたがってセル送出を禁止する手段
とを備えたことを特徴とするＡＴＭスイッチ。
【請求項２】前記返送する手段は、セル転送経路と同
一経路を逆方向に返送する手段を含む請求項１記載のＡ
ＴＭスイッチ。
【請求項３】前記スイッチ部は、クロスポイントスイ
ッチで構成された請求項１記載のＡＴＭスイッチ。