JPH0622007B2 - バスを２つ含む情報システムアーキテクチャ - Google Patents

バスを２つ含む情報システムアーキテクチャ

Info

Publication number
JPH0622007B2
JPH0622007B2 JP2197573A JP19757390A JPH0622007B2 JP H0622007 B2 JPH0622007 B2 JP H0622007B2 JP 2197573 A JP2197573 A JP 2197573A JP 19757390 A JP19757390 A JP 19757390A JP H0622007 B2 JPH0622007 B2 JP H0622007B2
Authority
JP
Japan
Prior art keywords
bus
basket
connector
assembly
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2197573A
Other languages
English (en)
Other versions
JPH03141456A (ja
Inventor
ダニエル・カルトー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SAS
Original Assignee
Bull SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SAS filed Critical Bull SAS
Publication of JPH03141456A publication Critical patent/JPH03141456A/ja
Publication of JPH0622007B2 publication Critical patent/JPH0622007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Power Sources (AREA)
  • Credit Cards Or The Like (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 工業的用途 本発明は、バスを２つ含む情報システムのアーキテクチ
ャに係わる。本発明はあらゆるタイプのコンピュータに
適用できる。
情報システムには、そのタイプに係わりなく、総てのシ
ステムに共通した基本的機能が様々な形態で存在する。
これらの基本的機能は情報システムの構造、ハードウェ
ア及びソフトウェアに関する種々のエレメントによって
実施される。説明をわかり易くするために、この情報シ
ステムが、ホスト（host）システムとも称する中央処理
装置（CPU）と、種々の周辺装置、例えばディスクメモ
リもしくは磁気テープ装置のような磁気的周辺装置、又
は外部（プリンタ及び種々のスクリーン付端末）とのデ
ータ交換を行うための入出力装置と称する周辺装置とを
含む一般的なコンピュータであると想定する。
中央処理装置（ホストシステム）は１つ又は複数の中央
プロセッサ（複数のプロセッサを含む場合はその情報シ
ステムをマルチプロセッサシステムと称する）と、この
プロセッサに接続された主メモリと、このメモリと種々
の周辺装置との間のデータ交換を制御する１つ又は複数
の入出力プロセッサとで構成される。
中央処理装置とこれに接続された１つ又は複数の周辺装
置との間の物理的データ伝送は、中央処理装置の出力バ
スと使用すべき周辺装置とに接続された１つ又は複数の
カップラを介して実施される。
情報システムを構成する機能的構成部材、即ち中央プロ
セッサもしくは入出力プロセッサ、ランダムアクセスメ
モリ及びリードオンリーメモリ、入出力制御器もしくは
周辺装置制御器は総て１つのボードアセンブリ上に配置
される。このボードアセンブリの寸法は通常標準化され
ている。ボードは全体が１つのプリント基板からなり、
このプリント基板上に複数の集積回路（チップ）が配置
される。これらの集積回路は各々が完壁に規定された機
能サブアセンブリ又はアセンブリを構成し、種々の電子
部材製造業者、例えばTexas Instruments、Motorola、Int
el等により大量生産されている。
前記ボードは通常、種々のプロセッサの間の接続、種々
のボードの間のデータ伝送及びこれらボードへの給電に
使用される並列形の同一バスに接続される。そのため、
これらのボードは雄形のコネクタを（通常は２つ）備
え、このコネクタを介して、幾つかの所定接続点（スロ
ット）に配置された対応する雌形コネクタを有する前記
バスに物理的に接続される。
先行技術 実際に使用されている最も一般的なバスの１つに、Mult
ibus II(lntel社の商標)と称するバスがある。このバス
は、lntel社の他のアメリカ及びヨーロッパの企業を17
社含むグループの研究によって開発されたものである。
このグループには例えば、AMD、Tektronics、Hcwlet-Pack
ard、ICL、Siemens及びBull（本出願人）等が含まれてい
る。このMultibus IIは優れた性能を示し、使用上の柔
軟性及び安全性も高い。
その名が示す通り、Multibus IIのアーキテクチャは複
数のバスを中心に構成されており、１つの主要バスと複
数の二次的バスとを含む。そのうち主要バスだけはIEEE
1296規格（IEEEはInstitute of Electrical and Elect
ronic Engineersの略称である）に従って標準化され、
本発明にも関係がある。
このバスはPSB(Parallel System Bus)と称する。このバ
スは一般的な用途で使用するためのものであり、ボード
の判定（arbitrage）、識別等の機能を備えたマルチプ
ロセッサ環境で機能するように設計される。
PSBは、２つのコネクタＰ１及びＰ２のうち一方がバスP
SBに対応し他方が自由である「DOUBLE EUROPE」（233x220
mm）と称するフォーマットのボードの周りに構成され
る。
前記２つのコネクタはlnternational Electromechanica
l Commissionによって決定された規格603-2IEC096に従
いピンを96個（32個のピンからなる列を３つ）含むタイ
プのものである。この規格は、各ボードに具備される雄
形コネクタ又はバスに具備される雌形コネクタに適用さ
れる。これらの96ポイントコネクタはDIM 41612規格に
よっても規定されている。
このバスシステムPSBはプロセッサ間の接続及びデータ
の転送に使用される。このバスは現在商品化されている
あらゆるタイプのプロセッサに適合する。このバスの特
徴を下に挙げる。
− 32ビット（即ち４バイト）のバス幅で10MHzのクロ
ック周波数によりバーストモードで40メガバイト／秒の
伝送速度が得られる。
− 非作動時に寄生信号の影響を相殺する同期タイプの
機能を有する。
− ８２ビット、16ビットもしくは32ビットのプロセッ
サと協働し得、又はデータを８ビット、16ビット、24ビ
ットもしくは32ビットで転送できる。
Multibus IIはバスケット底部（fond de panier）形の
バスであり、複数のコネクタを担持するプリント回路で
構成されている。このバスを構成する各導体、このバス
に接続されるボードの寸法、ボード間の間隔、ボードの
機構等はIEEE 1296規格によって規定されている。ま
た、Multibus IIに接続できるボードの数は20に限定さ
れている。これは、接続するボードの数が多すぎると、
エネルギ散逸の増加、寄生キャパシタ及びインダクタン
スの存在等の起因して性能が制限されるからである。バ
スの長さも40cmに限定されている。
従って、マルチプロセッサ情報システムのアーキテクチ
ャの物理的構造はボード担持バスケット（panier porte
-cartes）の形態を有する。このバスケットは複数の（M
ultibus IIを含むバスケットの場合は20以下の）論理ボ
ードを担持し、ほぼ平行六面体の形状を有する。このバ
スケットの底部はほぼ矩形である。このバスケット底部
は、ピン数96の雌形コネクタが配置された複数（20）の
接続点を含む銅製配向プリント回路（circuit imprim
orient cuivre）の形態を有するMultibusを担持す
る。バスケットの長手方向と平行であり且つバスケット
底部と直交する各面は、互いに平行な複数のボードガイ
ドを一列ずつ有する。ボードはこれらのボードガイドの
内側を滑動し得、雄形コネクタを介してバスケット底部
の雌形コネクタに接続される。
情報システムのアーキテクチャの設計者はこれらのシス
テムを構成する電子アセンブリ（即ちシステムを構成す
るボードのアセンブリ）のプランを練る時に、その情報
システムの可用性（disponibilit）をできるだけ大き
くし且つ性能を高めるように考慮する。
情報システムでは、システムを使用するクライアントが
そのシステム又はサブシステムを（システムの故障、保
守、全般修繕等の理由で）使用できない時間を不可用状
態（indisponibilit）と呼ぶ。可用性（可用状態）は
当然、不可用状態の逆の状態を意味する。
また、所定のシステムの性能とは、単位時間内に実施す
ることができるトランザクションの数を指す。例えばデ
ィスクメモリの場合は、単位時間（秒、マイクロ秒、
等）内に実施できる読取り及び書込み操作数の計数によ
って性能が決定される。可用性及び性能を大きくするた
めには、バスの二重性という問題を考えなければならな
い。即ち、２つの同じ電子アセンブリを夫々１つのバ
ス、例えばMultibus IIタイプのバスの周りに構成した
ものを含む情報システムアーキテクチャを実現するので
ある。このようなシステムの物理的構造は、２つの同一
タイプのボード担持バスケットで構成されることにな
る。このように２つの同一タイプのアセンブリを含む新
規のアーキテクチャを実現すれば所望の冗長度が得ら
れ、アセンブリを１つしか含まない構造に比べて可用性
及び性能が増大する。
部分的故障（前述のごとき電子アセンブリを構成する物
理的素子の全部又は一部に発生し得る故障）の問題を、
情報システムの中央処理装置のソフトウェアによってで
はなく、前述の物理的素子の１つに含まれたソフトウェ
アによって内部処理する場合には、情報システムのアー
キテクチャを構成する２つの電子アセンブリの間を物理
的にリンクする。
本発明で解決する問題 前記２つのアセンブリの間のリンクは、これら２つのア
センブリに共通の素子が接続されることになる第３バス
を構成する場合には、できるだけ優れた性能を示す必要
がある。このシステムの欠点は、これら２つのアセンブ
リの間をリンクするためには少なくとも２つの補助ボー
ド、即ち第１アセンブリの第１バスに接続される第１リ
ンクボード、及び第２アセンブリの第２バスに接続され
る第２リンクボードを含まなければならないことにあ
る。また、前記第３バスがいずれかの部分で故障する
と、このシステムで得られる利点が総て失われる。従っ
て、可用性の観点から見た場合に、第１アセンブリ又は
第２アセンブリに対する真の二重アクセスが存在しなく
なる。
指摘すべきもう１つの欠点は、２つの電子アセンブリを
含む２つのバスケットを同一ケーブルで接続しなければ
ならないため、コストが比較的高くなると共に性能が低
下するという点にある。
本発明では、これらの欠点を解消すべく、２つのアセン
ブリの間のケーブルによる特異的接続を回避しながら２
つの別個のアセンブリを同一のバスケット底部に配置
し、これら２つのアセンブリに共通の素子とこれらアセ
ンブリへの極めて性能の高いアクセスとを使用して、２
つの別個のアセンブリと等価の著しく大きい可用性を得
るようにする。
問題を解決するための方法 種々の構成部材が複数のボードからなり、各ボードが複
数の集積回路を担持したプリント回路からなる本発明の
情報システムのアーキテクチャは少なくとも２つの素子
アセンブリを含み、一方のアセンブリの素子の全部又は
一部が他方のアセンブリの素子の全部又は一部と同じで
あり、これらのアセンブリがボード間の接続、データ転
送及び給電を行う２つの並列タイプのシステムバスに接
続されており、前記２つのバスが全体的又は部分的に重
なり合う重複ゾーンを有し、このゾーンに前記２つのア
センブリに共通の１つ又は複数の素子だけが接続される
か、あるいは１つ又は複数の共通素子以外に第１アセン
ブリ及び／又は第２アセンブリに属する素子も接続され
るようになっていることを特徴とする。
本発明の情報システムアーキテクチャは、好ましい実施
態様の１つでは、第１バスが所定数ｍの接続点を有し、
第２バスが第１バスと同一のタイプであって第１バスと
平行に、但し所定数ｎの接続点を含む長さだけずらして
配置され、その結果これら２つのバスによって構成され
るアセンブリが第１ゾーンZA、第２ゾーンZB及び第３ゾ
ーンZCを含むことになり、第１ゾーンZAには第１バスに
接続されたｎ個のボードからなる第１アセンブリが接続
され、第２ゾーンZBには第２バスに接続されたｎ個のボ
ードからなる第２アセンブリが接続され、第３ゾーンZC
は前記重複ゾーンを構成して(m-n)個の接続点を含むこ
とを特徴とする。
好ましい実施態様の１つでは、本発明のアーキテクチャ
は物理的構造が論理ボード担持バスケット（pnier a
cartes logiques）であって、このバスケットの底部が
ほぼ矩形であり、対称中心と該バスケット底部の平面及
び長手方向に直交する対称面とを有し、このバスケット
底部が第１及び第２バスを担持し、第１バスがバスケッ
ト底部の長手方向と平行な第１対称軸を共有する雌形コ
ネクタを具備した(m+n)個の接続点からなる第１接続点
列を含み、第２バスケットが第１対称軸と平行な第２対
称軸を共有する雌形コネクタを具備した(mm+n)個の接続
点からなる第２接続点列を含み、第１接続点列の接続点
と第２接続点列の接続点とがバスケット底部の幅と平行
な同一線に沿って２つずつ直列に配置されており、前記
対称面を中心にしてバスケットを二分した場合に、片側
の半分即ち第１部分（反対側の半分即ち第２部分）内に
位置する第１接続点列のコネクタが、前記対称中心を挟
んで、前記対称面の反対側の第２部分（第１部分）内に
位置する第２接続点列のコネクタと対称をなすように配
置され、第１部分の接続点に接続されたボードが、前記
対称中心を挟んで、第２部分の接続点に接続されたボー
ドと対称をなすように配置されることを特徴とする。
本発明の他の特徴及び利点は、添付図面に基づく以下の
非限定的実施例の説明で明らかにされよう。
先ず、第１図を参照しながら、情報システムの可用性
（又は不可用状態）の概念をより詳細に説明する。
最初に、ホストシステムＨ（このシステムは前記した１
つ又は複数の中央プロセッサと、これに対応するメモリ
と、入出力プロセッサと、制御器とで構成されている）
からなる情報システムORDについて考察する。このシス
テムは一組のディスクメモリＤ１、Ｄ２、Ｄ３、…Ｄｎ
に接続されており、これらのメモリは同一の制御器CNT1
で制御される。
不可用状態には下記のような様々な情況が考えられる。
−ディスクメモリＤ１〜Ｄｎのアセンブリを制御する制
御器CNT1が故障すると、制御器CNT1及び対応ディスクメ
モリＤ１〜Ｄｎアセンブリが、保守オペレータによる制
御器CNT1の修理に必要な時間にわたって使用不可能にな
る。従って、制御器CNT1が不可用状態になっただけで、
総ての対応ディスクメモリが不可用状態になる。
− 制御器CNT1は機能しているがｎ個のディスクメモリ
のうち１つ又か複数が故障した場合には、そのメモリだ
けが不可用状態になる。但し、ホストシステムＨが不可
用状態のディスクメモリ（例えばＤ１）に書込まれた情
報を必要とする場合には、情報システムの機能全体が大
きな障害を受け得る。
情報システムORDの可用性を向上させる方法としては、
例えば下記の２つが考えられる。
１／ 前述のようにディスクメモリＤ１〜Ｄｎのいずれ
かが使用不可能であるために情報システム全体の機能が
停止するといった事態を回避するためには、やはり制御
器CNT1によって制御されるディスクメモリＤ１〜Ｄｎア
センブリと同一タイプの第２のディスクメモリＤ′１〜
Ｄ′ｎアセンブリを構成する。このアセンブリの各ディ
スクメモリＤ′１〜Ｄ′ｎは対応するディスクメモリＤ
１〜Ｄｎのミラーとなる。即ち、ディスクメモリＤ′１
にはディスクＤ１に記憶されたデータと全くデータが記
憶される。但し、この場合は、制御器CNT1が故障すれば
システム全体が不可用状態になる。
２／ 最大限の可用性を得るためには、２つのディスク
メモリアセンブリＤ１〜Ｄｎ及びＤ′１〜Ｄ′ｎの各々
に、ディスクメモリ制御器CNT1と同じディスクメモリ制
御器CNT2を接続して、１／で述べたシステムの可用性を
改善する必要がある。
第２図ａ及び第２図ｂは、ホストシステムＨと２つの同
一タイプのボードアセンブリENS1及びENS2と、これらの
２つのアセンブリENS1及びENS2に共通の素子からなるア
センブリEECとを含み、大きな可用性と高い性能とを有
する先行技術の情報システムを示している。
第２ａ図では第１アセンブリENS1が６つの素子Ｅ１、Ｅ
２、Ｅ３…Ｅ６からなり、これらの素子がMultibus II
タイプの同一バスPSBAに接続されているが、これらの素
子は前述のごとくPSBAのような同一のMultibus IIに20
個まで接続できるため、その数は６より多くし得る。
アセンブリENS2はアセンブリENS1と同じであり、アセン
ブリENS1の素子Ｅ１〜Ｅ６と同一の素子Ｅ７、Ｅ８、…
Ｅ12を含む。
素子Ｅ７〜Ｅ12はMultibus IIタイプの同一バスPSBBに
接続されている。
コンピュータORDAの可用性を改善するために、２つのア
センブリENS1及びENS2は共通素子EC1、EC2等を含むアセ
ンブリECCを介して相互に接続するのが好ましい。これ
らの素子は１つの第３バスPSBCを介して互いに接続され
る。従って、これらの素子はアセンブリENS1の総ての素
子及びアセンブリENS2の総ての素子によって一度にアク
セスすることができる。このようにして、アセンブリEE
Cは第２図ａに示すようにアセンブリENS1の素子Ｅ３及
びアセンブリENS2の素子Ｅ７に夫々接続される。
ホストシステムＨは例えばリンクＬ１を介してアセンブ
リENS1に接続され、且つリンクＬ２を介してアセンブリ
ENS2に接続される（リンクＬ１及びＬ２は例えばバスPS
BA及びPSBBに接続される。） 第２図ｂは３つのバスPSBA、PCBB及びPSCBの物理的構造
を簡単に示している。
周知のように、IEEE 1296規格によって規定されたMulti
bus IIタイプのバスPSBA及びPSBBはバスケット底部タイ
プのバスであり、20の接続点を含む。バスPSBAの接続点
は符号SA1〜SA20で示し、バスPSBBの接続点は符号SB1〜
SB20で示した。これら種々の接続点はDIN41612規格に従
って標準化した（前記説明参照）雌形コネクタを含み、
これらのコネクタに素子Ｅ１〜Ｅ６又はＥ７〜Ｅ12を構
成する種々のボードの雄形コネクタが接続される。DIN4
1612規格に従って標準化した雄形コネクタ及び雌形コネ
クタは前述のごとくピンを96個含む。
第２図ｂは２つのアセンブリENS1及びENS2の接続方法も
示している。この接続には接続点SA20でバスPSBAに接続
されたリンクボードCL1とバスPSBBの接続点SB20に接続
されたボードCL2とが使用される。ボードCL1及びCL2は
夫々、例えば素子Ｅ３及びＥ７を担持する。
２つの接続ボードCL1及びCL2は第３バスPSBCを介して相
互に接続され、この第３バスには共通素子アセンブリEE
Cの共通素子EC1及びEC2等が接続される。この第３バスP
SBCはMultibus IIタイプ又は他の任意のタイプのバスで
ある。
共通素子アセンブリが空の場合、即ちいわゆる共通素子
がない場合には、２つのアセンブリENS1及びENS2をボー
ドCL1及びCL2を介して互いに接続する。これらのボード
はケーブルのようなリンクで互いに接続する。実際の操
作では、共通素子の数が比較的少ない場合には、これら
の素子をケーブルからなるリンクで２つずつ接続し、第
３バスを共通素子を２つずつ接続するケーブルのアセン
ブリで構成する。
第２図ａに示したコンピュータORDAの構造では、下記の
実施例で明らかにされるように、大きな可用性が得られ
る。
例えば、素子Ｅ４がディスクメモリＤ１、Ｄ２、Ｄ３の
制御器であり、この制御器がリンクＬ３を介してディス
クメモリ列Ｄ１、Ｄ２、Ｄ３…に接続されているとす
る。制御器Ｅ４に対応するアセンブリENS2の素子は、リ
ンクＬ４を介してディスクメモリＤ１、Ｄ２、Ｄ３のア
センブリに接続された素子Ｅ10である。
制御器Ｅ４が欠陥を有し故障した場合には、（ホストシ
ステムから）ディスクメモリＤ１〜Ｄ３アセンブリに記
憶されたデータへのアクセスを２つの方法で実施し得
る。即ち、リンクＬ１、バスPSBA、素子Ｅ３、バスPSB
C、共通素子アセンブリEEC、素子Ｅ７及び制御器Ｅ10を
含む経路を介する方法と、リンクＬ２、制御器Ｅ10及び
リンクＬ４を含む経路を介する方法である。これら２つ
の方法は、アセンブリENS1の素子Ｅ１〜Ｅ６のいずれか
が故障した場合にその修正を行えるように決定されてい
る（アセンブリENS2の全素子についても同様である）。
従って、２つのアセンブリENS1及びENS2の一方を構成す
るいずれかの素子の故障に起因してコンピュータORDAが
不可用状態になる確率は極めて小さい。
また、制御器Ｅ４が故障すると、一方のアセンブリENS1
又はENS2のいずれかのボードに含まれた制御ソフトウェ
アが、前記経路のいずれかを介してディスクメモリＤ１
〜Ｄ３アセンブリのデータにアクセスするためのプロセ
スを実行せしめる。従って、第１図の構造と異なり、ホ
ストシステムＨに含まれたソフトウェアを使用する必要
はない。
しかしながら、前述のように、第２図の構造は下記の欠
点を有する。
− ２つのアセンブリENS1及びENS2が物理的に２つの別
個のバスケットからなり、これらのバスケットが第３バ
スPSBCを介して互いに接続されるため、構造が比較的複
雑で製造費用も高い。
− 何等かの理由でリンクPSBCが切断されると、コンピ
ュータORDAの可用性に重大な影響が生じる。
第３図は本発明のシステムのアーキテクチャの一実施例
を示している。このアーキテクチャは、第２図の構造と
比べて単純であり、製造コストが低く、しかもより高い
可用性を有する。
本発明によるこの情報システムORDIは、第１図及び第２
図に示したものと同じタイプのホストシステムＨと、素
子Ａ１〜Ａ６からなる第１アセンブリENSI1と、素子Ｂ
１〜Ｂ６からなる第２アセンブリENSI2と、共通素子Ｃ
１〜Ｃ４からなるアセンブリEECIとを含んでいる。第３
図ではホストシステムＨ（簡単化のため図示せず）が素
子Ｂ２に接続されているが、バスPSBAI及び／又はバスP
SBBIに直接接続してもよい。
該実施例では２つのアセンブリENSI1及びENSI2が互いに
同一のタイプである。素子Ａ１〜Ａ６は夫々対応する素
子Ｂ１〜Ｂ６と同じである。第３図では簡単化のため
に、アセンブリENSI1及びENSI2の素子数を６にし且つ共
通素子アセンブリの素子数を４にしたが、これらの素子
の数はそれより少なくても多くてもよい。
本発明の情報システムORDIは互いに平行な２つの同一タ
イプのバス、好ましくはMultibus IIタイプのバスを含
む。これらのバスは、ｎ個の素子を接続できる長さにわ
たって相対的ずれを有する。同一のバスPSBAI又はPSBBI
に接続できる素子の数をｍとする。このｍはMultibus I
Iの場合には20に等しい。アセンブリENSI1の素子Ａ１〜
Ａ６はPSBAIに接続され、アセンブリENSI2の素子Ｂ１〜
Ｂ６はPSBBIに接続される。
アーキテクチャORDIは従って３つの異なるゾーンZA、ZB
及びZCを含むことになる。
ゾーンZA及びゾーンZBは２つのバスPSBAI及びPSBBIの間
のずれに対応するゾーンであり、これらのゾーンでは前
記バスが対向し合わない。
ゾーンZAはアセンブリENSI1の素子、例えば素子Ａ１〜
Ａ４だけが接続されるバスPSBAI部分に対応する。
ゾーンZBはアセンブリENSI2の素子、例えば素子Ｂ１〜
Ｂ４のみが接続されるマルチバスPSBBI部分に対応す
る。従って、この場合はｎ＝４であるが、ｎはそれより
小さい数又は大きい数であってもよい（第４図及び第５
図参照）。ｎ＝０の場合もある。
ゾーンZCは２つのバスPSBAI及びPSBBIが物理的に対応し
合う部分に対応する（第４図及び第５図に基づく後述の
説明参照）。このゾーンには２つのアセンブリENSI1及
びENSI2に共通の素子、例えば素子Ｃ１〜Ｃ４が接続さ
れ、且つ第３図の実施例では、アセンブリENSI1の素子
例えばＡ５及びＡ６がバスPSBAIに接続されると共にア
センブリENSI2の素子例えばＢ５〜Ｂ６がバスPSBBIに接
続される。
より一般的には、共通ゾーンZCは２つのアセンブリENSI
1及びENSI2に共通の素子だけを含むか、又はこれら共通
素子の他に、アセンブリENSI1に属する素子及び／又は
アセンブリENSI2に属する素子も含む。どちらにして
も、重要なのはアセンブリENSI1及びENSI2を同一タイプ
にすることである。
アセンブリENSI1及びENSI2の素子が一部分だけ同一であ
る場合は、２つのアセンブリ全体に関して述べた論法が
アセンブリの素子の同一部分にそっくり適用される。そ
の場合、同一でない部分はゾーンZA及びZBに接続するの
が好ましいが、必ずしもそうしなければならないわけで
はない。
以上の説明から明らかなように、ゾーンZCはm-n個の素
子を接続できるような長さを有する。従って、ｎ＝０で
あれば被覆ゾーンZCはｍ個の接続点を有することにな
る。その場合はこの重複ゾーンが総合ゾーンになる。
第３図から明らかなように、システムORDIは、２つのア
センブリENSI1及びENSI2の種々の素子を構成する種々の
ボードの給電の観点から、第１部分即ち右方部分PDI
と、第２部分即ち左方部分PGIとに分割できる。即ち、
右方部分PDIに存在する素子に対応する総てのボードは
同一の給電源ALIMAから電気エネルギを受給し、左方部
分PGIに含まれる総ての素子は同一の給電源ALIMBから電
気エネルギを受給することになる。第３図の特定実施例
では、素子Ａ１〜Ａ６及び２つの共通素子Ｃ３、Ｃ４が
給電源ALIMAから電気エネルギを受給し、素子Ｂ１〜Ｂ
６及び共通素子Ｃ１、Ｃ２が給電源ALIMBから電気エネ
ルギを受給する。
これらの給電は互いに独立しているのが好ましく、また
給電数は２つより多くすることもできる。
第４図は第３図に示した情報システムORDIの物理的構造
を含むバスケットのバスケット底部FPIを示している。
この情報システムは単一の物理的構造体即ちバスケット
PAI（第５図参照）からなる。第４図にはこのバスケッ
トの底部FPIのみを示した。第１図に示した先行技術の
情報システムと第３図に示した本発明の情報システムと
の間の物理的構造の相違の１つは、前述のごとく、本発
明のシステムでは２つのアセンブリENSI1及びENSI2が同
一のバスケット内に配置されるのに対し、第１図のシス
テムでは２つの同一のアセンブリが２つの異なるバスケ
ット内に配置されるという点にある。
第４図はバスケット底部FPIの極めて簡単な平面図であ
り、詳細は第５図に示した。
バスケット底部FPIは、その平面と長手方向Ｌとに直交
する対称面SYMIを有する。この底部はほぼ矩形であり、
この矩形の中心を対称中心０とする。第４図にはバスケ
ット底部FPIの平面上での対称面SYMIの軌跡も示した。
対称面SYMIの両側には夫々システムORDIの右方部分PDI
及び左方部分PGIが配置されている。これらの部分は夫
々給電源SLIMA及びALIMBから給電される。
Multibus IIタイプのバスPSBAIは第４図の上部に配置さ
れており、Multibus IIタイプのバスPSBBIは第４図に示
したバスケット底部FPIの下部に配置されている。
第４図の実施例ではｎ＝８とした。従って、ゾーンZA及
びZBには情報システムORDIの素子を表す８つのボードが
接続されることになる。そのため共通ゾーンZCには、ｍ
＝20であることから、12個の素子が接続される。
バスケット底部FPIの上方部分（第４図の上部）は右か
ら左に向かって28個の接続点SAI1〜SAI28を含み、下方
部分は左から右に向かって28個の接続点SBI1〜SBI28を
有する。これらの接続点に配置される雌形コネクタの特
性はあとで詳述する。接続点SAI1〜SAI28に対応するコ
ネクタは符号CFAI1〜CFAI28で示し、接続点SBI1〜SBI28
に配置されるコネクタは符号CFBI1〜CFBI28で示す。
接続点SAI1〜SAI20に配置された20個の第１コネクタCFA
I1〜CFAI20はバスPSBAIに電気的に接続され、接続点SBI
1〜SBI20に配置された20個の第１コネクタCFBI1〜CFBI
20はバスPSBBIに電気的に接続される。
接続点SAI1〜SAI28及びSBI21〜SBI28はバスPSBAI及びPS
BBIに接続されないコネクタも有する。
これは、IEEE1296規格により、Multubus IIタイプのバ
スに電気的に接続できるコネクタの数が20以下に限定さ
れているからである。
バスケット底部FPIの右方部分PDIには14個のボードCDIi
を接続することができる。ｉは１〜14の整数である。勿
論、第５図に詳細に示すように、バスケット底部FPIの
右方部分PDIに接続された総てのボードCDIiはバスケッ
ト底部の平面と直交する。これらのボードCDIiは総て雄
形第１コネクタＰ１と雄形第２コネクタＰ２とを備え、
これらのコネクタは夫々接続点SAIi及びSBIiに位置する
同一タイプの雌形コネクタに接続される。コネクタＰ１
は前記DIN41612規格によって規定されているが、コネク
タＰ２は製造業者が随意に選択できる。従って、雌形コ
ネクタCFAI1〜CFAI14（接続点の総数は28であるから、
右方部分PDI及び左方部分PGIは各々14個の接続点を含
む）は総て前記規格によって規定されたＰ１タイプの雌
形コネクタを備える。その結果、バスケット底部FPIの
下部に配置された右方部分PDIの接続点SBI1〜SBI14はタ
イプＰ２の雌形コネクタCFBI1〜CFBI28を具備すること
になる。
バスケット底部FPIの左方部分PGIに該底部と直角に接続
されるボードCGIjは、Ｐ１タイプのコネクタがそのボー
ドの下方部分に位置し、Ｐ２タイプのコネクタがそのボ
ードの上方部分に位置するように配置される。但し、ボ
ードCGIjの配置はボードCDIiと逆になるようにする。こ
のようにすれば、接続点SAI14に配置されたコネクタCFA
I14が対称中心０を挟んで接続点SBI14のコネクタCFBI14
と対称をなすことになる。これは、残りのコネクタCFAI
13〜CFAI1及びCFBI13〜CFBI1についても同様である。即
ち、コネクタCFAI1は対称中心０を挟んでコネクタCFBI1
と対称をなす。
これは勿論コネクタCFAI15（ｐ２タイプ）及びコネクタ
CFBI15についても同様である。これらのコネクタは対称
中心０を挟んで互いに対称をなし、コネクタCFAI16〜CF
AI28も同様に対称中心０を挟んでコネクタCFBI16〜CFBI
28と対称になる。
ここで留意すべきこととして、本発明の好ましい実施態
様の１つでは、コネクタＰ２が前記DIN41612規格によっ
て規定されたコネクタＰ１と同じである。
第５図では、ボードCDIi、CGIjをバスPSBAIに接続する
コネクタCFAI1〜CFAI19が見える（残りのコネクタCFAI
20〜CFAI28はバスケットPAIの上方面の下に隠れてい
る）。バスPSBBIのコネクタCFBI28〜CFBI15も見えてい
る（残りのコネクタCFBI14〜CFBI1は、第５図に示した
別の素子の陰に隠れている）。
雌形コネクタCFAI1〜CFAI28は総てバスケット底部FPIの
長手方向と平行な同一の対称軸AXAIを有する。この状態
を、言葉の誤用で、コネクタCFAI1〜CFAI28が同一軸線A
XAI上で調心されているという。コネクタCFBI1〜CFBI28
は総て軸線AXAIと平行な同一の対称軸AXBIを有する（第
４図及び第５図参照）。この場合も、コネクタCFBI1〜C
FBI28が同一軸線AXBI上で調心されているという。
また、各コネクタCFAI1〜CFAI28、CFBI1〜CFBI28は、バ
スケット底部FPIの幅と平行な（従って軸線AXAI及びAXB
Iと直交する）対称軸を有する。これは、言葉の誤用
で、垂直対称軸と称する。アセンブリの総てのコネクタ
CFAI1〜CFAI28及び対応コネクタCFBI1〜CFBI28は同一の
垂直対称軸を有する。これはコネクタCFAI1及びCFB
I28、CFAI2及びCFBI27等についても同様である。２つの
アセンブリのコネクタをこのような相対位置に配置する
ことは、バスケットPAI内にボードCDIi及びCGIjを正確
に接続する上で不可欠である。
バスケットPAIは下方ボードガイドCGII（バスケットの
下方面）と上方ボードガイドCGSI（バスケットの上方部
分）とを備える。これらのガイドは互いに平行であり、
バスケット底部FPIに対して直角である。これらのガイ
ドの平面はバスケット底部の長手方向と平行である。こ
れらのボードガイドはいずれもバスケット底部の平面と
直交するレールを有し、ボードCDIi及びCGIjが前記レー
ルの内側を滑動してバスケットの内部に導入され、次い
で種々のコネクタCFBI1〜CFBI28及びCFAI1〜CFAI28に接
続されるようになっている。このようなボード導入方法
は良く知られているため、これ以上は詳述しない。
第５図には２つのCDIiタイプのボード即ちボードCDI4及
びCDI14と、２つのCGIjタイプのボード即ちCGI14及びCG
I3とを示した。
第５図のボードCDI4は、幾つかの集積部材を含む方の側
から見たものである。これら集積部材の１つである構成
部材CPI4は、第５図ではボードCDI4上に配置され、構成
部材CPI14はボードCDI14上に配置されている。
ボードCDI4はＰ１タイプの雄形コネクタCMI41とＰ２タ
イプの雄形コネクタCMI42（本発明の好ましい実施態様
ではＰ１と同じ）とを備え、ボードCDI14はＰ１タイプ
の雄形コネクタCMI141及びＰ２タイプの雄形コネクタCM
I142を備えている。
ボードCGI14は、対称面SYMIを挟んで、CDIiタイプのボ
ード例えばCDI4及びCDI14と逆の向きに配置されるた
め、構成部材を含む方と反対の側、即ちはんだ付面から
見た状態で示されている。
ボードCGI14は上方部分にＰ２タイプのコネクタSCMI142
を備え、下方部分にコネクタSCMI141を含む。
同様にして、ボードCGI3は下方コネクタSCMI31を備えて
いる。
コネクタSCMI141はバスケット底部FPIの対称中心０を挟
んでボードCDI14のコネクタCMI141と対称をなす。同様
にして、コネクタSCMI142は前記中心０を挟んでボードC
DI14のコネクタCMI142と対称をなす。
第５図に示した各ボードはつまみを有し、オペレータは
手でこのつまみに上から下及び下から上の圧力を加える
ことによって、バスケットPAIへのボードの挿入又は取
出しを行うことができる。
ボードCDI4は２つのつまみEXI1及びEXI2を有し、ボード
CDI14は２つのつまみEXI3及びEXI4を備え、ボードCGI14
は２つのつまみEXI5及びEXI6を備え、ボードCGI3は２つ
のつまみEXI7及びEXI8を備えている。
第５図では、ボードCDI4がバスケットPAIの中に部分的
に挿入されている。ボードCDI14はバスケット内に完全
に挿入されており、コネクタCFAI14及びCFBI15に接続さ
れている。ボードCGI14はバスケットPAIの外にあり、こ
のボードCGI14はバスケット内に部分的に挿入されてい
る。
本発明のアーキテクチャの構造では、例えばMultibus I
IタイプのバスPSBを１つ用いる従来のバス底部と比べ
て、より多くのボードをバスケット底部FDIのようなバ
ス底部に接続することができる。
第６図は、バスPSBAI及びPSBBIの雌形コネクタのうち対
称面SYMIに最も近い２つを平面図で示している。これら
のコネクタは図面の上部に示したコネクタCFAI14及びCF
AI15と下部に示したコネクタCFBI14及びCFBI15である。
前述のごとく、２つのコネクタCFAI14及びCFBI14はバス
ケットPAIの底部の対称中心０を挟んで互いに対称をな
す。同様にして、２つのコネクタCFAI15及びCFBI15は前
記対称中心０を挟んで互いに対称をなす。
コネクタCFAI14は３つの平行な列の形に配置された96個
のピン、即ち図面の左から右及び上から下に向かってＲ
１〜Ｒ32、Ｓ１〜Ｓ32、Ｔ１〜Ｔ32を含み、コネクタCF
BI14は32個のピンからなる列を３つ、即ち右から左及び
下から上に向かってＲ′１〜Ｒ′32、Ｓ′１〜Ｓ′32、
Ｔ′１〜Ｔ′32を含む。
これはコネクタCFBI15及CFAI15についても同様である。
コネクタCFBI15は32個のピンからなる列を３つ、即ち左
から右及び上から下に向かってＵ１〜Ｕ32、Ｖ１〜
Ｖ32、Ｗ１〜Ｗ32含み、コネクタCFAI15は32個のピンか
らなる列を３つ、即ち第６図の右から左及び下から上に
向かってＵ′１〜Ｕ′32、Ｖ′１〜Ｖ′32、Ｗ′１〜
Ｗ′32を含む。
ボードCDIi及CGIjをこのような相対位置に配置すれば、
ボードを間違った方向に挿入することは不可能になる。
従って、ボードCDIiを左方部分DGIに挿入し、ボードCGI
jを右方部分PDIに挿入することはあり得ない。これは、
ボード上のコネクタの配置によるものである。実際、バ
スケット底部を（第５図の左から右の方向へ）見ると、
コネクタはボードCDIiの右側及びボードCGIjの左側に配
置されている。従って、ボードCDIiを右分部分PDIに挿
入しようとしても、該ボードのコネクタがボードCDIiの
コネクタとぶつかるため、ボードをそれ以上バスケット
内に挿入することができず、接続もできない。
第４図〜第６図に示したシステムORDIのアーキテクチャ
は下記の利点を有する。
− ２つの独立した給電源ALIMA及びALIMBから２つの部
分即ち右方部分PDI及び左方部分PGIに給電するだけで、
２つの別個のアセンブリと等価の極めて大きな可用性が
得られる。
− ２つのアセンブリに共通の素子を支持できるような
物理的構造を有する。
− 共通素子へのアクセスの性能が極めて高い（Multib
us IIタイプのバスの性能）。
− 本発明は、一方のコネクタに関してのみバスが規定
され、もう一方のコネクタは自由であるという条件で、
標準タイプその他のあらゆるタイプのバスに適用でき
る。
− ゾーンZA及びZB並びにゾーンZCのボードが、コネク
タＰ１のレベルでは全く標準的なタイプであり得る。
− このアーキテクチャでは、ケーブルによるボード間
の特異的接続という費用がかさみ且つ性能が劣る操作を
回避して、２つの別個のアセンブリENSI1及びENSI2を同
一バスケットPAIの底部に配置することができる。
【図面の簡単な説明】
第１図は情報システムの可用性の概念を簡単に示す説明
図、第２図ａ及び第２図ｂは例えばMultibus IIタイプ
のつのバスと同一タイプの２つのボードアセンブリとを
含み、各ボードアセンブリが同一のバスに接続されてい
る先行技術の情報システムの概略を示す説明図、第３図
は互いに平行に且つ相互間にずれを有するように配置さ
れた２つのMultibus IIタイプのバスを含む本発明の情
報システムの概略を示す回路図、第４図は第３図に示し
た本発明の情報システムのアーキテクチャに対応するバ
スケット形物理的構造体のバスケット底部の概略を示す
平面図、第５図は第３図に示した本発明の２つのバスを
有する情報システムのバスケット形物理的構造体を示す
部分的に露出した略3/4斜視図、第６図はバスケット底
部の長手方向に直交するバスケットの対称面を挟んで配
置された本発明の情報システムに対応するバスケット底
部の接続点に配置された４つの雌形コネクタの概略を示
す平面図である。 CDIi,CGIj……ボード、ENSI1,ENSI2……素子アセンブ
リ、PSBAI,PSBBI……システムバス、FPI……バスケット
底部。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】種々の構成部材が複数のボードからなり、
    各ボードが複数の集積回路を担持したプリント回路から
    なる情報システムアーキテクチャであって少なくとも２
    つの素子アセンブリを含み、一方のアセンブリの素子の
    全部又は一部が他方のアセンブリの素子の全部又は一部
    と同じであり、これらのアセンブリがボード間の接続、
    データ転送及び給電を行う２つの並列タイプのシステム
    バスに接続されており、前記２つのバスが全体的又は部
    分的に重なり合う重複ゾーンを有し、このゾーンに前記
    ２つのアセンブリに共通の１つ又は複数の素子だけが接
    続されるか、あるいは１つ又は複数の共通素子以外に第
    １アセンブリ及び／又は第２アセンブリに属する素子も
    接続されるようになっていることを特徴とする情報シス
    テムアーキテクチャ。
  2. 【請求項２】第１バスが所定数ｍの接続点を有し、第２
    バスが第１バスと同一のタイプであって第１バスと平行
    に、但し所定数ｎの接続点を含む長さだけずらして配置
    され、その結果これら２つのバスによって構成されるア
    センブリが第１ゾーン、第２ゾーン及び第３ゾーンを含
    むことになり、第１ゾーンには第１バスに接続されたｎ
    個のボードからなる第１アセンブリが接続され、第２ゾ
    ーンには第２バスに接続されたｎ個のボードからなる第
    ２アセンブリが接続され、第３ゾーンは前記重複ゾーン
    を構成して(m-n)個の接続点を含むことを特徴とする請
    求項１に記載のアーキテクチャ。
  3. 【請求項３】物理的構造体が論理ボード担持バスケット
    であって、このバスケットの底部がほぼ矩形であり、対
    称中心と該バスケット底部の平面及び長手方向に直交す
    る対称面とを有し、このバスケット底部が第１及び第２
    バスを担持し、第１バスがバスケット底部の長手方向と
    平行な第１対称軸を共有する雌形コネクタを具備した(m
    +n)個の接接点からなる第１接続点列を含み、第２バス
    ケットが第１対称軸と平行な第２対称軸を共有する雌形
    コネクタを具備した(m+n)個の接続点からなる第２接続
    点列を含み、第１接続点列の接続点と第２接続点列の接
    続点とがバスケット底部の幅と平行な同一線に沿って２
    つずつ直列に配置されており、前記対称面を中心にして
    バスケットを二分した場合に、片側の半分即ち第１部分
    （反対側の半分即ち第２部分）内に位置する第１接続点
    列のコネクタが、前記対称中心を挟んで、前記対称面の
    反対側の第２部分（第１部分）内に位置する第２接続点
    列のコネクタと対称をなすように配置され、第１部分の
    接続点に接続されたボードが、前記対称中心を挟んで、
    第２部分の接続点に接続されたボードと対称をなすよう
    に配置されることを特徴とする請求項１に記載のアーキ
    テクチャ。
  4. 【請求項４】２つのバスの少なくとも一方がMultibus I
    Iタイプであり、対応するコネクタがピンを96個有する
    コネクタであり、これらのピンが32個ずつ３列にわけて
    平行に配置されていることを特徴とする請求項１から３
    のいずれか一項に記載のアーキテクチャ。
  5. 【請求項５】各ボードが２つのコネクタを具備し、その
    うち一方がＰ１タイプであり、他方が第２バスの特性に
    依存するＰ２タイプであることを特徴とする請求項４に
    記載のアーキテクチャ。
  6. 【請求項６】Ｐ２タイプのコネクタがＰ１タイプのコネ
    クタと同じであることを特徴とする請求項５に記載のア
    ーキテクチャ。
JP2197573A 1989-07-27 1990-07-25 バスを２つ含む情報システムアーキテクチャ Expired - Fee Related JPH0622007B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8910155A FR2650414B1 (fr) 1989-07-27 1989-07-27 Architecture de systeme informatique comportant deux bus
FR8910155 1989-07-27

Publications (2)

Publication Number Publication Date
JPH03141456A JPH03141456A (ja) 1991-06-17
JPH0622007B2 true JPH0622007B2 (ja) 1994-03-23

Family

ID=9384211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2197573A Expired - Fee Related JPH0622007B2 (ja) 1989-07-27 1990-07-25 バスを２つ含む情報システムアーキテクチャ

Country Status (5)

Country Link
US (1) US5225967A (ja)
EP (1) EP0410861B1 (ja)
JP (1) JPH0622007B2 (ja)
DE (1) DE69028745T2 (ja)
FR (1) FR2650414B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0704475B1 (en) * 1994-09-30 2001-11-21 Shin-Etsu Chemical Co., Ltd. Foamable silicone rubber composition
US6161197A (en) * 1998-05-14 2000-12-12 Motorola, Inc. Method and system for controlling a bus with multiple system hosts
US6112271A (en) * 1998-05-14 2000-08-29 Motorola, Inc. Multiconfiguration backplane
DE19938429B4 (de) * 1999-08-13 2007-03-15 Force Computers Gmbh Computer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3710197A (en) * 1971-02-11 1973-01-09 Westinghouse Electric Corp Power interlock for electronic circuit cards
US3681665A (en) * 1971-02-11 1972-08-01 Westinghouse Electric Corp Status indicating display for electronic circuit cards
US4470100A (en) * 1981-12-21 1984-09-04 Storage Technology Partners Printed circuit board connector for use in computer systems
JPS59112306A (ja) * 1982-12-18 1984-06-28 Toshiba Corp プロセス制御システム
US4647123A (en) * 1983-02-07 1987-03-03 Gulf & Western Manufacturing Company Bus networks for digital data processing systems and modules usable therewith
DE3513542A1 (de) * 1985-04-16 1986-10-23 Universität Stuttgart Institut für Nachrichtenvermittlung und Datenverarbeitung, 7000 Stuttgart Hierachisches multi-prozessor-system mit system-bus und lokal-bus-strukturen auf der basis der vme-bus-spezifikation
US4797884A (en) * 1986-09-29 1989-01-10 Texas Instruments Incorporated Redundant device control unit

Also Published As

Publication number Publication date
US5225967A (en) 1993-07-06
FR2650414A1 (fr) 1991-02-01
DE69028745T2 (de) 1997-02-13
DE69028745D1 (de) 1996-11-07
EP0410861B1 (fr) 1996-10-02
JPH03141456A (ja) 1991-06-17
FR2650414B1 (fr) 1991-10-11
EP0410861A1 (fr) 1991-01-30

Similar Documents

Publication Publication Date Title
EP0749600B1 (en) Modular architecture for high bandwidth computers
US5502621A (en) Mirrored pin assignment for two sided multi-chip layout
US6351375B1 (en) Dual-purpose backplane design for multiple types of hard disks
US6347039B1 (en) Memory module and memory module socket
US8050042B2 (en) Clock routing in multiple channel modules and bus systems and method for routing the same
US8553470B2 (en) Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules
US6202110B1 (en) Memory cards with symmetrical pinout for back-to-back mounting in computer system
CA1227864A (en) Interrupt bus structure
US6487082B1 (en) Printed circuit board component packaging
EP0720812B1 (en) An apparatus having a backplane adapted for coaction with a number of circuit boards
CN115696737B (zh) 电路板和计算设备
CA1119314A (en) Method and printed circuit board apparatus which facilitates fabrication of units comprising a data processing system
US5386535A (en) Protected electronic mass memory unit including first and second buses of the parallel type
JPH03141456A (ja) バスを２つ含む情報システムアーキテクチャ
US20070224854A1 (en) Memory module, method of manufacturing a memory module and computer system
EP0116927B1 (en) An interconnection change pad for use on a ceramic substrate receiving integrated circuit chips
CN115828838B (zh) 一种加固型内存设计方法、系统、装置及存储介质
US20260040456A1 (en) Memory module and electronic device
US12537321B2 (en) Connector for an electronic device having a grid of connection points
US5161980A (en) Electrical interconnection of circuit devices
JPH0244541Y2 (ja)
EP1297431B1 (en) Multiple channel modules and bus systems
JPS60200596A (ja) 印刷配線板の接続方法
JPH0736570A (ja) 集積回路チップ実装構造
JPH04188860A (ja) 表面実装用ｉｃパッケージの実装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees