JPH0622151A - 画像記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像をブロツク単位で処理し、圧縮伸長を行
う画像記憶装置において、元の画像が処理するブロツク
サイズの整数倍でない場合においても、画像サイズを正
確に再現することを可能とすることを目的とする。 【構成】 ブロツク化回路は、外部装置１００より入力
された画像が処理するブロツクサイズの整数倍でない場
合、切り上げ処理を行い、元の画像を含むブロツクサイ
ズの整数倍の画像にブロツク化する。そして圧縮／伸長
回路１０５でブロツク化されたブロツク単位で画像を圧
縮伸長する。その後ラスタ化回路１０８で一度このブロ
ツクサイズの整数倍の画像に戻した後、マスク回路１０
９で元の画像のサイズにマスクして、不要画素を除去す
ることにより、画像サイズを正確に再現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像を圧縮して記憶する
画像記憶装置に関し、例えば、プリンタのフレームバツ
フアなどに適した画像記憶装置に関するものである。

【０００２】

【従来の技術】従来、画像圧縮の方法として、ＪＰＥＧ
などの規格が知られていた。この規格は、画像をブロツ
ク単位に切り分けて、ＤＣＴ処理を行うものであった。

【０００３】

【発明が解決しようとしている課題】しかしながら、従
来の画像圧縮の規格では、画像をブロツク単位で処理す
る場合、元の画像がブロツクの整数倍であれば良いが、
端数がある場合には、切り捨てるか、元の画像の大きさ
が、ブロツクサイズの整数倍となるよう制限を設ける必
要があった。

【０００４】前者の場合、再現される画像の大きさが、
元の画像より小さくなり、後者の場合画像レイアウトに
制限が加わることによる使い勝手の悪化という問題点が
生じていた。

【０００５】

【課題を解決するための手段】本発明は上述の課題を解
決することを目的としてなされたもので、上述の課題を
解決する一手段として以下の構成を備える。即ち、入力
された画像の大きさを記憶する大きさ記憶手段と、画像
の大きさを処理を行うブロツクサイズの整数倍に切り上
げる切り上げ手段と、該切り上げ手段で切り上げられた
大きさの画像を前記ブロツクサイズでブロツク化するブ
ロツク化手段と、該ブロツク化手段でブロツク化された
ブロツク単位で画像を圧縮し記憶する記憶手段とを備え
る。

【０００６】

【作用】以上の構成において、画像をブロツク単位で処
理し、圧縮伸長を行う画像記憶装置において、元の画像
が処理するブロツクサイズの整数倍でない場合、切り上
げ処理を行い、元の画像を含むブロツクサイズの整数倍
の画像として記憶し、再現する場合には、一度このブロ
ツクサイズの整数倍の画像に戻した後、元の画像のサイ
ズにマスクして、不要画素を除去することにより、画像
サイズを正確に再現することを可能とするものである。

【０００７】

【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。 ［第１実施例］図１は本発明に係る一実施例を示すブロ
ツク構成図である。図１において、１００はホストマシ
ンあるいは画像データを生成するユニツトロ−ラである
外部装置であり、本実施例装置に画像データを出力す
る。１０１は外部装置１００とのインタフエースを司る
インタフエース回路（Ｉ／Ｆ）、１０２は制御コードの
管理及びタイミングの管理司るコントローラであり、本
実施例装置全体の制御を管理している。

【０００８】１０３は画像データを圧縮するブロツク単
位に切り分けるブロツク化回路、１０４，１０６はエン
コード／デコード状態に応じてデータフローを切り替え
るスイツチ、１０５は画像データの圧縮／伸長回路、１
０７は圧縮された画像データをストアするメモリ、１０
８はデコード時、ブロツク化された画像を元のラスタイ
メージに戻すラスタ化回路、１０９はブロツクの大きさ
を単位としてデコードされた画像を元のサイズに正確に
戻すマスク回路、２００はプリンタエンジンである。

【０００９】次に以上の構成を備える本実施例の各部を
接続する信号線について説明する。１１０は外部装置と
インタフエース部１０１との信号線であり、画像デー
タ、制御コード等の入力端子、１１１は入力した制御コ
ードをコントローラへ伝えるメモリ制御信号、１１２は
画像データ信号、１１３は画像データを１ワード毎に転
送してブロツク化回路１０３にストアするごとにパルス
を発生するデータストア信号、１１４は最終データが転
送されたことを示すデータエンド信号、１１５は制御コ
ードに対応してエンコード、デコードを切り替えるエン
コード／デコード信号、１１６は画像データのレイアウ
ト情報を伝えるレイアウト信号、１１７はデコードした
画像信号をマスクするデータマスク信号、１１８はプリ
ンタエンジン２００のエンジンタイミング信号、１１９
はプリンタエンジン２００へ接続する画像出力信号であ
る。

【００１０】以下、以上の構成を備える本実施例のデー
タの流れについて説明する。外部装置１００より画像デ
ータを入力する場合、本実施例の動作モードはエンコー
ドモードとなる。この時データは、インタフエース回路
１０１、ブロツク化回路１０３、スイツチ１０４、圧縮
／伸長回路１０５、スイツチ１０６を通りメモリ１０７
へストアされる。

【００１１】インタフエース回路１０１は、信号線１１
０から画像データ及び制御コードを入力し、画像データ
はブロツク化回路１０３、制御コードはコントローラ１
０２へ転送する。この制御コードは、画像のレイアウト
情報、転送量及びエンコード／デコード切り替え情報等
を含む。コントローラ１０２は、上述の制御コード情報
及びデータストア信号１１３よりデータエンド信号１１
４及びレイアウト情報１１６をブロツク化回路１０３へ
送る。

【００１２】以上の構成を備える本実施例におけるデー
タの圧縮／伸長処理を、図２〜図５も参照して以下に説
明する。図２の５１０は本実施例におけるプリントエリ
アの全域を示しており、５０２は転送し、圧縮しようと
する画像領域を示している。この画像領域５０２は、座
標（ｘ，ｙ）からスタートし、幅＝ｗ，高さ＝ｈ（単
位；画素）のラスタスキヤンデータである。画像領域５
０２を拡大したものが、図３である。

【００１３】図３において、圧縮する単位となるブロツ
クの大きさをｎ×ｎとすると、ｗ’，ｈ’はｗ，ｈをｎ
×ｉ，ｎ×ｊ（ｉ，ｊは整数）へ切り上げた値となる。
５０３はこの切り上げた画像領域である。この画像領域
５０３をブロツク単位に切り分けるため、ｎラインごと
に分けたものが、図４である。図４において、６０１は
幅ｗ画素×ｎラインの入力データ領域でありこれをブロ
ツクラインと称する。画像の幅は入力データはｗである
がブロツク化はｎ画素単位ごとに行い、実際にブロツク
化されるデータは切り上げられた領域６０４を含むｗ’
までとなる。６０２，６０３はこのブロツク化された
（ｎ×ｎ）データである。

【００１４】ブロツク化によるスキヤン変換を示したの
が図５である。図５に示すｗ×ｎの入力データは、図中
に示す矢印のように各ｎ×ｎブロツクごとのスキヤン
（以下ブロツクスキヤンと称する）へ変換される。上述
のブロツクスキヤンデータは、スイツチ１０４を介して
圧縮／伸長回路１０５でブロツク単位でＤＣＴなどのア
ルゴリズムで圧縮され、さらにスイツチ１０６を介して
メモリ１０７へストアされる。ここでコントローラ１０
２はエンコード／デコード信号１１５で、スイツチ１０
４，１０６及び圧縮／伸長回路１０５をエンコードモー
ドで動作させる。即ち、エンコードモード時圧縮／伸長
回路１０５は、圧縮回路として動作する。

【００１５】メモリ１０７にストアされたデータをプリ
ンタエンジン２００に出力する場合について説明する。
この場合コントローラ１０２は、スイツチ１０４，１０
６及び圧縮／伸長回路１０５をエンコード／デコード信
号１１５を介してデコードモードで動作させる。

【００１６】まず、ブロツク単位で圧縮された画像デー
タがメモリ１０７より読み出され、スイツチ１０４を介
して圧縮／伸長回路１０５へ入力する。圧縮／伸長回路
はデコードコード時、伸長回路として動作し、図４に示
すようなブロツクスキヤンデータを出力する。この出力
はスイツチ１０６を介してラスタ化回路１０８に入力す
る。

【００１７】ラスタ化回路１０８は、ブロツクスキヤン
データをラスタスキヤンデータに変換する。この時入力
されたｗ×ｈの画像でなく、図３に示されるｗ’×ｈ’
のサイズに変換される。即ち、図３に示す５０２と５０
３との間の斜線部が付加されることになる。また、この
変換されるデータはプリンタタイミング信号１１８に同
期して読み出される。

【００１８】マスク回路１０９は、先に述べた画像５０
２と５０３との間のマスクを行い、画像サイズを元のサ
イズに戻す。このデータマスク信号１１７は、プリンタ
エンジン２００タイミング信号１０８に同期してコント
ローラ１０２が発生する。即ち、画像データはプリンタ
エンジン２００のデータ読み込み速度に合わせて、マス
クされ入力データと同一サイズに戻されてプリンタエン
ジン２００に出力される。

【００１９】続いて、コントローラ１０２、ブロツク化
回路１０３、ラスタ回路１０８、マスク回路１０９につ
いてさらに詳細な説明を行う。先ずコントローラ１０２
の詳細構成を図６を参照して説明する。図６において、
２０１は、転送されたデータのワード数をカウントする
データカウンタ、２０２は動作モードを制御するモード
コントローラ、２０３は画像の位置、大きさ情報を保持
するレイアウトレジスタ、２０４はプリント実行時に印
刷位置情報を得るためのプリントロケーシヨンカウン
タ、２０５は印写位置が画像領域か否かを判定する画像
領域判定回路である。

【００２０】本実施例においては、画像情報を外部装置
１００から入力するモード（エンジンモード）の場合、
メモリ制御信号１１１は、まず、データカウンタ２０
１、モードコントローラ２０２、レイアウトレジスタ２
０３、プリントロケーシヨンカウンタ２０４をリセツト
する。そしてその後、モードコントローラ２０２をセツ
トし、エンコード／デコード信号１１５をエンコードコ
ードにセツトする。

【００２１】次に、レイアウトレジスタ２０３に画像の
位置、大きさといったレイアウト情報をストアする。デ
ータ転送時においては、データカウンタ２０１は、デー
タストア信号１１３のカウント数とレイアウトレジスタ
２０３から得られる画像の大きさ情報を比較し、全画像
データの転送が完了した時点でデータエンド信号１１４
をアサートする。またレイアウトレジスタ２０３はレイ
アウト信号１１６で、ブロツク化回路１０３、ラスタ化
回路１０８にスキヤン変換を行うのに必要なレイアウト
情報を伝達する。

【００２２】一方、プリンタエンジン２００よりプリン
タアウトを行うモード（デコードモード）の場合、モー
ドコントローラ２０２はエンコード／デコード信号１１
５をデコードモードにセツトする。そして、プリントロ
ケーシヨンカウンタ２０４はプリント中エンジンタイミ
ング信号をカウントし、画像のプリント位置情報を保持
する。

【００２３】画像領域判定回路２０５はレイアウトレジ
スタ２０３とプリントロケーシヨンカウンタ２０４の値
を比較し、プリント位置が画像の中か否かを判定し、画
像の大きさを再現するためのデータマスク信号１１７を
出力する。次に、ブロツク化回路１０３の詳細構成例を
図７を参照して以下に説明する。図７において、３０１
は１ブロツクライン分のデータを保持できるブロツクラ
インバツフア、３０２はスキヤン変換を行うためにブロ
ツクラインバツフアのメモリアドレスを切り替えるアド
レスセレクタ、３０３はブロツクラインバツフア３０１
への書き込み時のアドレスを発生させるブロツクアドレ
ス発生回路、３０５はドレス切り替えスイツチ、３０６
はレイアウト情報の画像サイズがブロツクサイズ（ｎ×
ｎ）の整数倍となるように切り上げる回路である。

【００２４】インタフエース回路１０１から出力される
画像データは、ブロツクラインバツフア３０１へストア
される。この時アドレスセレクタ３０２は、ブロツクラ
インバツフア３０１へのメモリアドレスを、ラスタアド
レス発生回路３０３よりのアドレスとなるように選択し
て出力する。ラスタアドレス発生回路３０３は、データ
ストア信号でアドレスをカウントする。そして、レイア
ウト情報１１６及びデータエンド信号１１４により当該
ブロツクラインの最終データ書き込み完了を検知し、ア
ドレスセレクタ３０２へ伝える。

【００２５】アドレスセレクタ３０２は、１ブロツクラ
インのデータ書き込みが完了した時には、ブロツクライ
ンバツフア３０１へのアドレスを、ラスタアドレス発生
回路３０３よりブロツクアドレス発生回路３０４側に切
り替える。ブロツクラインバツフア３０１のデータは図
５に示すブロツク単位のスキヤンデータに変換されて読
み出される。この時、切り上げ回路３０６は、画像デー
タのサイズを、図３に符号５０２で示すように、入力デ
ータの端数をブロツクサイズの整数倍に切り上げる。そ
してブロツクアドレス発生回路３０４へ入力する。従つ
て、スキヤン変換後に読み出されるデータは、図３に示
す５０２と５０３の間の不用データを含むものとなる。
即ち、圧縮／伸長回路１０５はこの不用データも含めて
圧縮／伸長を行うことになる。

【００２６】ブロツクアドレス発生回路３０４は、アド
レスセレクタ３０２にこの１ブロツクラインの読み出し
完了を報知する。これによりアドレスセレクタ３０２は
再びブロツクラインバツフア３０１へのアドレスとして
ラスタアドレス発生回路３０３よりのアドレスを選択す
る。そしてインタフエース回路１０１からのデータ読み
込みを再開する。

【００２７】最後に、ラスタ化回路１０８及びマスク回
路１０９の詳細構成例を図８に示す。図８において、４
０１は図７に示すブロツクラインバツフア３０１と同様
の１ブロツクラインデータを保持するブロツクラインバ
ツフア、４０２はブロツクラインバツフア４０１のメモ
リアドレスを選択するアドレスセレクタ、４０３はブロ
ツクアドレス発生回路、４０４はラスタアドレス発生回
路、４０５はブロツクラインバツフア４０５のアドレス
切り替えスイツチ、４０６は図７の切り上げ回路３０６
と同様の画像サイズの切り上げ処理を行う切り上げ回
路、４０７はラスタスキヤン化された画像データ転送速
度をエンジン速度に合わせるためのＦＩＦＯである。以
上の構成でラスタ回路１０８を構成している。

【００２８】また、４０８はＦＩＦＯ４０７から読み出
されたデータをマスクするデータ切り替えスイツチ、４
０９はマスクデータ、４１０はコントローラ１０２で発
生させたデータマスク信号のタイミング調整を行う遅延
回路であり、以上の構成でマスク回路を構成している。
デコードモード動作時、図１の圧縮伸長回路１０５から
出力されたデータは、図３に示すようなブロツクスキヤ
ンデータであり、これがブロツクラインバツフア４０１
に書き込まれる。この時アドレスセレクタ４０２はブロ
ツクラインバツフア４０１のアドレスとしてブロツクア
ドレス発生回路４０３側を選択している。１ブロツクラ
インデータが書き込まれた後、アドレスセレクタ４０２
はブロツクラインバツフアからラスタスキヤン化された
データを読み出す。

【００２９】アドレスセレクタ４０２は、１ブロツクラ
インを読み出した後、ブロツクラインバツフア４０１の
アドレスとして再びブロツクアドレス発生回路４０３よ
りのアドレスを選択する。そして、以後ブロツクアドレ
ス発生回路４０３よりのアドレスに従つてデータをブロ
ツクラインバツフア４０１へ書き込む。その後上述同様
再びラスタスキヤン化されたデータの読み出し処理を実
行する。

【００３０】以後、画像データ読み出し終了時までこの
動作を続ける。以上の処理において、ブロツクアドレス
発生回路４０３は、図３に示す５０３のブロツクサイズ
整数倍へ切り上げたサイズの画像を読み出すためのアド
レスを、ラスタアドレス発生回路４０４は図３に示す５
０２の元の入力データサイズ範囲を読み出すためのアド
レスを発生する。

【００３１】ブロツクラインバツフア４０１から読み出
されたデータは、プリンタエンジン２００の出力タイミ
ングに合わせる必要がある。本実施例においては、この
タイミング合わせをＦＩＦＯ４０７が行なつている。な
お、当然ＦＩＦＯ４０７への書き込みの平均速度は、プ
リンタエンジン２００への出力速度を上回る速度となる
様にシステム設計がなされていることが必要である。

【００３２】ＦＩＦＯ４０７が満杯（ｆｕｌｌ）の場
合、ＦＩＦＯｆｕｌｌ信号４１１が出力され、該信号４
１１によりラスタアドレス発生回路４０４の発生アドレ
スを制御する。ＦＩＦＯ４０７からの読み出しデータ
は、データ不用部分をプリンタエンジン２００の出力タ
イミングに合わせてマスクする必要がある。このマスク
データとの切り換えは、スイツチ４０８を画素単位に切
り替えることにより行う。スイツチ４０８の切り替え
は、データマスク信号に基づいて行われる。また、遅延
回路４１０はデータマスク信号のタイミング調整を行う
回路である。なお、マスクデータ４０９は固定でもある
いはプログラマブルでも良い。

【００３３】以上説明した様に本実施例によれば、画像
サイズがブロツクサイズの整数倍でない場合でも、元画
像を含むブロツクサイズの整数倍の画像に切り上げて記
憶、再生し、不用画素をマスクすることにより、元画像
が正確に再現できる。 ［第２実施例］また、画像の圧縮／伸長制御も以上の例
に限定されるものでは無く、図１のブロツク化回路１０
３、ラスタ化回路１０８、マスク回路１０９の構成も図
６〜図８に示す構成に限定されるものでもない。図１の
ブロツク化回路１０３、ラスタ化回路１０８、マスク回
路１０９をダブルバツフア構成のブロツクラインバツフ
ア構成とし、インタフエース回路１０１からのデータ入
力と同時に、圧縮／伸長回路１０５へのデータ出力が可
能に構成すると共に、圧縮／伸長回路１０５からの出力
データを入力すると同時に、プリンタエンジン２００の
タイミングに合わせて出力可能に構成した本発明に係る
第２の実施例を図９及び図１０に示す。

【００３４】図９が本発明に係る第２実施例のブロツク
化回路の詳細構成を示す図、図１０が本発明に係る第２
の実施例のラスタ化回路１０８、マスク回路１０９の詳
細構成を示す図である。以下、図９及び図１０を参照し
て本発明に係る第２実施例を説明する。まず、図９を参
照して第２実施例におけるブロツク化回路について説明
する。図９において、図７と同様構成には同一番号を付
し詳細説明を省略する。

【００３５】本実施例では、ブロツクラインバツフアを
ダブルバツフア構成とすることにより、インタフエース
回路１０１からのデータ入力と同時に、圧縮／伸長回路
１０５へのデータ出力が可能となる。図９中、７０１は
ダブルバツフア構成のブロツクラインバツフア、７０
２，７０３はデータフローを切り換えるスイツチ、７０
４はブロツクラインバツフアを切り換えるバツフアセレ
クタ、７０５，７０６はブロツクラインバツフア７０１
のメモリアドレスを切り換えるスイツチである。

【００３６】ブロツクラインバツフア７０１は、独立し
て書き込み／読み出し可能なブロツクラインバツフア２
個からなる。バツフアセレクタ７０４は、ラスタアドレ
ス発生回路３０３及びブロツクアドレス発生回路３０４
よりのアドレス情報及びデータエンド信号１１４から、
書き込み側のバツフアが満杯（ｆｕｌｌ）となつた場
合、あるいは、データ書き込みが終了でかつ読み出し側
バツフアが空の場合に、スイツチ７０２，７０３，７０
５，７０６を切り替え、ブロツクラインバツフア７０１
の入出力データ及びアドレスを適時切り替える。

【００３７】なお、アドレス発生回路３０３，３０４及
び切り上げ回路３０６の動作は、上述した第１実施例と
同様であるため、詳細説明を省略する。次に、第２実施
例におけるラスタ化回路１０８及びマスク回路１０９の
詳細構成例を図１０を参照して説明する。図１０におい
て、８０１は図９のブロツクラインバツフア７０１と同
様のダブルバツフア構成のブロツクラインバツフア、８
０２，８０３はブロツクラインバツフア８０１のデータ
入出力を切り換えるスイツチ、８０４はスイツチ８０
２，８０３を切り替え、ブロツクラインバツフア８０１
の入出力データ及びアドレスを適時切り替えるバツフア
セレクタ、８０５，８０６はラスタアドレス発生回路８
０７及びブロツクアドレス発生回路４０３のいずれかの
アドレス情報を選択すると共に、いずれのアドレス情報
をブロツクラインバツフア８０１に供給するかを切り替
えるスイツチ、８０７はラスタアドレスを発生するラス
タアドレス発生回路である。

【００３８】本実施例においては、以上のようにブロツ
クラインバツフア８０１をダブルバツフア構成とするこ
とにより、圧縮／伸長回路１０５からの出力データをブ
ロツクラインバツフア８０１の一方に書き込むと同時
に、他方をプリンタエンジン２００のタイミングに合わ
せて出力することが可能となる。即ち、プリンタエンジ
ン２００へ出力するバツフアアドレスを発生するラスタ
アドレス発生回路８０７は、エンジンタイミング信号１
１８でカウントされ、プリンタエンジン２００速度に同
期してアドレスを発生する。これにより、上述した第１
の実施例におけるタイミング調整に必要なＦＩＦＯ４０
７が不用となり、データのスループツトが向上する。

【００３９】なお、バツフアセレクタ８０４による、ブ
ロツクアドレス発生回路４０３、ラスタアドレス発生回
路８０７の情報から、書き込み側バツフアが満杯であり
書き込みアドレスが上限（ｆｕｌｌ）、かつ読み出し側
アドレスが空の状態の場合に、スイツチ８０２，８０
３，８０５，８０６を制御してバツフアを切り換える制
御は、先に述べた図９に示すバツフアセレクタ７０４の
場合の制御と同様である。

【００４０】以上説明した様に第２実施例によれば、更
に図１のブロツク化回路１０３、ラスタ化回路１０８、
マスク回路１０９をダブルバツフア構成のブロツクライ
ンバツフア構成とし、インタフエース回路１０１からの
データ入力と同時に、圧縮／伸長回路１０５へのデータ
出力が可能となると共に、圧縮／伸長回路１０５からの
出力データを入力すると同時に、プリンタエンジン２０
０のタイミングに合わせて出力可能となる。

【００４１】尚、本発明は、複数の機器から構成される
システムに適用しても１つの機器から成る装置に適用し
ても良い。また、本発明は、システム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。

【００４２】

【発明の効果】以上説明したように本発明によれば、画
像サイズがブロツクサイズの整数倍でない場合でも、元
画像を含むブロツクサイズの整数倍の画像に切り上げて
記憶し、再生時には、例えば不用画素をマスクすること
により、元画像を正確に再現可能となる。

【図面の簡単な説明】

【図１】本発明似係る一実施例の全体構成を示すブロツ
ク構成図である。

【図２】本実施例におけるプリントエリアの全体を示す
図である。

【図３】本実施例における図２のエリア中の処理する画
像領域を説明する図である。

【図４】本実施例におけるブロツク化処理を説明するた
めの図である。

【図５】本実施例におけるブロツク化処理を説明するた
めの図である。

【図６】本実施例のコントローラ部の詳細構成を示す図
である。

【図７】本実施例のブロツク化回路の詳細構成を示す図
である。

【図８】本実施例のラスタ化回路及びマスク回路の詳細
構成を示す図である。

【図９】本発明に係る第２実施例のブロツク化回路の詳
細構成を示す図である。

【図１０】第２実施例のラスタ化回路及びマスク回路の
詳細構成を示す図である。

【符号の説明】

１０１ インタフエース回路 １０２ コントローラ １０３ ブロツク化回路 １０５ 圧縮／伸長回路 １０７ メモリ １０８ ラスタ化回路 １０９ マスク回路 ２０１ データカウンタ ２０２ モードコントローラ ２０３ レイアウトレジスタ ２０４ プリントロケーシヨンカウンタ ２０５ 画像領域判定回路 ３０１，４０４，７０１，８０１ ブロツクラインバ
ツフア ３０２，４０３ アドレスセレクタ ３０３，４０４，８０７ ラスタアドレス発生回路 ３０４，４０３ ブロツクアドレス発生回路 ４０７ ＦＩＦＯ ４０９ マスクデータ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力された画像の大きさを記憶する大き
   さ記憶手段と、 画像の大きさを処理を行うブロツクサイズの整数倍に切
   り上げる切り上げ手段と、 該切り上げ手段で切り上げられた大きさの画像を前記ブ
   ロツクサイズでブロツク化するブロツク化手段と、 該ブロツク化手段でブロツク化されたブロツク単位で画
   像を圧縮し記憶する記憶手段とを備えることを特徴とす
   る画像記憶装置。
2. 【請求項２】 記憶手段よりのブロツク単位で圧縮され
   た画像を伸長する伸長手段と、 該伸長手段で伸長された画像をラスタ化するラスタ化手
   段と、 画像を元の大きさにマスクするマスク信号を発生するマ
   スク信号発生手段と、 前記ラスタ化手段でラスタ化された画像信号を該マスク
   信号発生手段での発生マスク信号によりマスクするマス
   ク手段とを備えることを特徴とする請求項１記載の画像
   記憶装置。
3. 【請求項３】 マスク信号発生手段はラスタ化手段によ
   る画像信号のラスタ化する速度に同期してマスク信号を
   発生し、マスク手段は該マスク信号でラスタ化された画
   像信号をマスクすることを特徴とする請求項２記載の画
   像記憶装置。