JPH0622211B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH0622211B2
JPH0622211B2 JP62058275A JP5827587A JPH0622211B2 JP H0622211 B2 JPH0622211 B2 JP H0622211B2 JP 62058275 A JP62058275 A JP 62058275A JP 5827587 A JP5827587 A JP 5827587A JP H0622211 B2 JPH0622211 B2 JP H0622211B2
Authority
JP
Japan
Prior art keywords
plasma
silicon
etching
thin film
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62058275A
Other languages
Japanese (ja)
Other versions
JPS63224329A (en
Inventor
武義 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP62058275A priority Critical patent/JPH0622211B2/en
Publication of JPS63224329A publication Critical patent/JPS63224329A/en
Publication of JPH0622211B2 publication Critical patent/JPH0622211B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコンをプラズマエッチングする工程を含む
半導体素子の製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor device including a step of plasma etching silicon.

〔従来の技術〕[Conventional technology]

シリコン半導体素子の製造においては、シリコン表面を
所定のパターンに従って選択的にエッチングする工程が
多いが、ICやLSIなどの製造に際しては、微細なパ
ターンに沿って精密な加工を行う必要があり、エッチン
グ精度を高めるためにプラズマエッチングが採用される
ことが多い。
In the manufacture of silicon semiconductor devices, there are many steps of selectively etching the silicon surface according to a predetermined pattern, but in the manufacture of ICs, LSIs, etc., it is necessary to perform precise processing along a fine pattern. Plasma etching is often employed to increase accuracy.

シリコンのプラズマエッチングは、反応管内を排気した
後ハロゲン系のガス,例えば CF4ガスを0.1〜10Torr
導入し、高圧の直流または高周波電圧を印加し気体放電
を発生させてガスプラズマをつくり、そのなかのハロゲ
ン系の活性化学種でシリコンやシリコン酸化膜をエッチ
ングするもので、横方向へのエッチングの進行が少な
く、微細パターンの加工に適している。
For plasma etching of silicon, after exhausting the inside of the reaction tube, a halogen-based gas such as CF 4 gas is used for 0.1 to 10 Torr.
Introduced, high voltage DC or high frequency voltage is applied to generate gas discharge to create gas plasma, in which silicon or silicon oxide film is etched by halogen-based active chemical species. It progresses little and is suitable for processing fine patterns.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ところが、放電の開始初期には放電が安定せずばらつ
き、プラズマが安定しないという欠点がある。このよう
なプラズマのばらつきのためにエッチング初期において
シリコンが均一にエッチングされず、シリコンウェハ内
の位置により、あるいはシリコンウェハごと,エッチン
グロットごとにシリコンのエッチングのされ方が異なっ
てばらつきが生じるという問題点があった。
However, there is a drawback that the discharge is not stable in the initial stage of the discharge and the plasma is not stable. Due to such plasma variations, silicon is not uniformly etched at the initial stage of etching, and variations occur in the way silicon is etched depending on the position within the silicon wafer, or for each silicon wafer, and for each etching lot. There was a point.

本発明は、上述の問題点を解消して、初期の放電のばら
つきによるプラズマエッチングのばらつきを回避して、
シリコンを均一にエッチングすることができる半導体素
子の製造方法を提供することを目的とする。
The present invention solves the above-mentioned problems and avoids plasma etching variations due to initial discharge variations,
It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of uniformly etching silicon.

〔問題点を解決するための手段〕[Means for solving problems]

上記の目的を達成するために、本発明においては、シリ
コンをプラズマエッチングする工程を含む半導体素子の
製造方法において、パターニングによりレジストの除去
されたエッチングされるべきシリコン表面の箇所にシリ
コン酸化薄膜を形成し、プラズマエッチング初期のプラ
ズマのばらつきがある時に前記シリコン酸化薄膜をプラ
ズマエッチングし、つづいて安定したプラズマ状態で前
記シリコンをプラズマエッチングする方法とする。
In order to achieve the above-mentioned object, in the present invention, in a method for manufacturing a semiconductor device including a step of plasma etching silicon, a silicon oxide thin film is formed on a portion of a silicon surface to be etched, where a resist is removed by patterning. Then, when there is variation in plasma at the initial stage of plasma etching, the silicon oxide thin film is plasma-etched, and then the silicon is plasma-etched in a stable plasma state.

〔作用〕[Action]

このように、エッチングすべきシリコン表面にシリコン
酸化薄膜を形成し、その上からプラズマエッチングを行
い、酸化薄膜からシリコンへと順次エッチングを行い、
プラズマエッチング開始初期で放電開始初期のプラズマ
の安定しないうちは酸化薄膜がエッチングされ、プラズ
マ安定後所望のシリコンがエッチングされるようにす
る。酸化薄膜はシリコンに比してプラズマエッチングス
ピードが遅く(1/10程度)、放電がばらついてもエッチ
ングのばらつきはほとんど発生せず、均一なエッチング
面となる。引き続いてのシリコンのエッチングは安定し
たプラズマで行われるから当然ばらつきのないエッチン
グとなり、この結果、初期の放電ばらつきを回避してシ
リコンを均一にプラズマエッチングすることが可能とな
る。
In this way, a silicon oxide thin film is formed on the silicon surface to be etched, plasma etching is performed from above, and the oxide thin film is sequentially etched into silicon,
The oxide thin film is etched at the beginning of plasma etching and before the plasma is stabilized at the beginning of discharge, and the desired silicon is etched after the plasma is stabilized. The oxide thin film has a slower plasma etching speed (about 1/10) than silicon, and even if the discharge varies, there is almost no variation in etching, and the etching surface is uniform. Subsequent etching of silicon is performed with stable plasma, so that etching naturally has no variation, and as a result, it is possible to uniformly plasma-etch silicon while avoiding initial variation in discharge.

〔実施例〕〔Example〕

第1図は本発明の一実施例の製造過程の半導体素子の要
部断面を示すもので、(a)はパターニング後でシリコン
1のレジスト2の除去されたエッチングされるべきA面
はシリコンが露出している。(b)はこのA面にシリコン
酸化薄膜3を形成したもので、(c)はこのA面にプラズ
マエッチングを行って、シリコン酸化薄膜3およびシリ
コン1の一部をエッチングアウトしたものであり、(d)
はレジスト2を除去後のものである。
FIG. 1 shows a cross section of a main part of a semiconductor device in the manufacturing process of one embodiment of the present invention. FIG. 1 (a) shows that after the patterning, the A-face to be etched of the resist 2 of the silicon 1 to be etched is silicon. Exposed. (b) shows the silicon oxide thin film 3 formed on the A surface, and (c) shows the silicon oxide thin film 3 and a part of the silicon 1 etched out by performing plasma etching on the A surface. (d)
Is after removing the resist 2.

周知の方法で所定のパターニングをされた第1図(a)の
シリコン1のA面にプラズマアッシャーと同様な方法
で、すなわち、反応管に酸素ガスを導入し高周波または
直流の電圧を印加して放電を起こして酸素プラズマを発
生させて、膜厚約 100オングストロームのシリコン酸化
薄膜を成長させて(b)とする。
In the same manner as the plasma asher, that is, by introducing oxygen gas into the reaction tube and applying a high-frequency or direct-current voltage to the A surface of the silicon 1 of FIG. An electric discharge is generated to generate oxygen plasma, and a silicon oxide thin film having a film thickness of about 100 angstroms is grown as shown in (b).

続いてCF4あるいはSF6などのハロゲン系のふっ素ガスの
プラズマにより(b)のA面をエッチングしてシリコン酸
化薄膜をエッチングし、連続してその下部のシリコン1
を所定の深さまでエッチングして(c)とする。このプラ
ズマエッチングにおいて、その初期には放電が不安定で
プラズマも不安定であるが、この時点でエッチングされ
るのは表面の酸化薄膜であり、そのエッチングスピード
は非常に遅いので、プラズマのばらつきによるエッチン
グスピードの差はほとんど問題とならず、ばらつきのな
い均一なエッチングが行われる。引き続いて必要なシリ
コンのエッチングがはじまる時点では、プラズマは安定
な状態となっておりばらつかないので、シリコンはばら
つきがなくエッチングされることになり、ウェハ内,ウ
ェハ間,処理ロット間でばらつきのない均一なシリコン
のエッチングを実現することができる。
Then, the silicon oxide thin film is etched by etching the surface A of (b) by plasma of halogen-based fluorine gas such as CF 4 or SF 6, and the silicon 1
Is etched to a predetermined depth to obtain (c). In this plasma etching, the discharge is unstable and the plasma is also unstable in the initial stage, but at this point, the oxide thin film on the surface is etched, and the etching speed is very slow. The difference in etching speed causes almost no problem, and uniform etching can be performed without variation. At the time when the required silicon etching starts, the plasma is in a stable state and does not fluctuate, so the silicon is etched without variations, and variations within wafers, between wafers, and between processing lots occur. No uniform silicon etching can be achieved.

その後、レジスト2を除去して(d)の状態とし、続い
て、所要の工程を経て半導体素子が作製されるが、本実
施例によるシリコン酸化薄膜の作用によりプラズマエッ
チングが常に均一に行われ、微細なパターンも精度良く
形成されるので、特性の優れた半導体素子を安定して得
ることができる。
After that, the resist 2 is removed to be in the state of (d), and subsequently, the semiconductor element is manufactured through the required steps, but the plasma etching is always performed uniformly by the action of the silicon oxide thin film according to the present embodiment, Since a fine pattern is also formed with high precision, a semiconductor element having excellent characteristics can be stably obtained.

これに対して、従来は第1図(b)に示したようなシリコ
ン酸化薄膜を形成することなく、シリコン露出面を最初
からプラズマエッチングしていた。
On the other hand, conventionally, the exposed silicon surface was plasma-etched from the beginning without forming a silicon oxide thin film as shown in FIG. 1 (b).

そのため、開始初期のプラズマのばらつきによりシリコ
ンがばらついてエッチングされてしまうという問題点が
発生していたが、本実施例では、シリコン表面にシリコ
ン酸化薄膜を形成しそのうえからプラズマエッチングす
ることにより、エッチング初期のプラズマのばらつきの
影響を回避して、均一なシリコンのエッチングを実現し
ている。
Therefore, there was a problem that silicon was scattered and etched due to variations in plasma at the initial stage of initiation, but in the present embodiment, by forming a silicon oxide thin film on the silicon surface and then performing plasma etching, etching was performed. The uniform plasma etching is realized by avoiding the influence of the initial plasma variation.

(b)のシリコン酸化薄膜3の膜厚は、放電開始初期のプ
ラズマが安定するまでの短時間シリコン酸化膜が存在す
ればよいので、極薄膜で十分であり200オングストロー
ム以下でよく、100オングストローム程度が好適であ
る。ハロゲン系ガスのプラズマによるエッチングではシ
リコン酸化膜のエッチングスピードは遅いので、必要以
上に厚いシリコン酸化膜を形成するとそれだけエッチン
グに要する時間が長くなることにより好ましくない。
As for the film thickness of the silicon oxide thin film 3 of (b), it is sufficient that the silicon oxide film exists for a short time until the plasma is stabilized at the initial stage of discharge, so an ultrathin film is sufficient, and it may be 200 angstroms or less, about 100 angstroms. Is preferred. Since the etching speed of the silicon oxide film is slow in the etching using the plasma of the halogen-based gas, it is not preferable to form a thicker silicon oxide film than necessary because the etching time becomes longer accordingly.

シリコン酸化膜を形成するには種々の方法があるが、上
述のような薄膜として形成するには、本実施例のように
酸素プラズマを利用する方法が望ましい。反応管に供給
する酸素ガス圧および放電電力を調節することにより膜
厚の制御が容易で、薄膜を所定の膜厚で均一に成長させ
ることが可能であること、同一装置で引き続いてプラズ
マエッチングを行うことが可能であるなど利点が多いか
らである。
Although there are various methods for forming the silicon oxide film, the method using oxygen plasma as in the present embodiment is desirable for forming the thin film as described above. By controlling the oxygen gas pressure supplied to the reaction tube and the discharge power, it is easy to control the film thickness, and it is possible to grow a thin film uniformly with a predetermined film thickness. This is because there are many advantages such as being possible.

〔発明の効果〕〔The invention's effect〕

本発明によれば、エッチングされるべきシリコンの表面
にシリコン酸化薄膜を形成し、プラズマエッチング初期
のプラズマのばらつきがある時にシリコン酸化薄膜をプ
ラズマエッチングし、つづいて安定したプラズマ状態で
シリコンをプラズマエッチングする。この酸化薄膜の作
用によりプラズマエッチング初期のプラズマのばらつき
に起因するシリコンのエッチングのばらつきを回避で
き、均一にエッチングすることが可能となり、特性の優
れた半導体素子を安定して作製することが可能となっ
た。
According to the present invention, a silicon oxide thin film is formed on the surface of silicon to be etched, the silicon oxide thin film is plasma-etched when there is a variation in plasma at the beginning of plasma etching, and then silicon is plasma-etched in a stable plasma state. To do. By the action of this oxide thin film, it is possible to avoid variations in etching of silicon due to variations in plasma at the initial stage of plasma etching, and it is possible to perform uniform etching, and it is possible to stably manufacture semiconductor elements with excellent characteristics. became.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の製造過程の半導体素子の要
部断面図である。 1……シリコン、3……シリコン酸化薄膜。
FIG. 1 is a sectional view of an essential part of a semiconductor device in a manufacturing process according to an embodiment of the present invention. 1 ... Silicon, 3 ... Silicon oxide thin film.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】シリコンをプラズマエッチングする工程を
含む半導体素子の製造方法において、パターニングによ
りレジストの除去されたエッチングされるべきシリコン
表面の箇所にシリコン酸化薄膜を形成し、プラズマエッ
チング初期のプラズマのばらつきがある時に前記シリコ
ン酸化薄膜をプラズマエッチングし、つづいて安定した
プラズマ状態で前記シリコンをプラズマエッチングする
ことを特徴とする半導体素子の製造方法。
1. A method of manufacturing a semiconductor device including a step of plasma-etching silicon, wherein a silicon oxide thin film is formed on a portion of a silicon surface to be etched where a resist is removed by patterning, and a variation in plasma at the initial stage of plasma etching. A method for manufacturing a semiconductor device, wherein the silicon oxide thin film is plasma-etched when there is a certain state, and then the silicon is plasma-etched in a stable plasma state.
【請求項2】特許請求の範囲第1項記載の製造方法にお
いて、シリコン表面に形成するシリコン酸化薄膜を酸素
プラズマによりシリコン上に成長させることを特徴とす
る半導体素子の製造方法。
2. A method of manufacturing a semiconductor device according to claim 1, wherein the silicon oxide thin film formed on the silicon surface is grown on silicon by oxygen plasma.
【請求項3】特許請求の範囲第1項または第2項記載の
製造方法において、形成されるシリコン酸化薄膜の膜厚
を200オングストローム以下とすることを特徴とする
半導体素子の製造方法。
3. A method of manufacturing a semiconductor device according to claim 1, wherein the thickness of the silicon oxide thin film to be formed is 200 angstroms or less.
JP62058275A 1987-03-13 1987-03-13 Method for manufacturing semiconductor device Expired - Lifetime JPH0622211B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62058275A JPH0622211B2 (en) 1987-03-13 1987-03-13 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62058275A JPH0622211B2 (en) 1987-03-13 1987-03-13 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS63224329A JPS63224329A (en) 1988-09-19
JPH0622211B2 true JPH0622211B2 (en) 1994-03-23

Family

ID=13079635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62058275A Expired - Lifetime JPH0622211B2 (en) 1987-03-13 1987-03-13 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0622211B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5181574A (en) * 1975-01-14 1976-07-16 Matsushita Electronics Corp HANDOTAISOCHINOSEIZOHOHO
JPS5567168A (en) * 1978-11-15 1980-05-21 Sony Corp Preparation of insulating gate type field-effect transistor
JPS5768033A (en) * 1980-10-16 1982-04-26 Toshiba Corp Manufacture of semiconductor device
JPS583230A (en) * 1981-06-30 1983-01-10 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS63224329A (en) 1988-09-19

Similar Documents

Publication Publication Date Title
JPH05247673A (en) Method for etching body to be treated incorporating oxide part and nitride part
JP2000133638A5 (en)
JP2000133638A (en) Plasma etching method and plasma etching apparatus
US5338703A (en) Method for producing a recessed gate field effect transistor
KR101337832B1 (en) Notch stop pulsing process for plasma processing system
KR100894300B1 (en) Dry etching method
JPH02156529A (en) Oxide layer inclined etching method of semiconductor wafer
JPH05251399A (en) Etching method for silicon nitriding film based on leaflet type etcher
JP2004259927A (en) Dry etching method
JPS63224329A (en) Manufacture of semiconductor element
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
US4514252A (en) Technique of producing tapered features in integrated circuits
JPS60120525A (en) Method for reactive ion etching
US20250299962A1 (en) Method for etching a layer through a patterned mask layer
JPH0770513B2 (en) Etching method and etching apparatus
JPH10177997A (en) In-situ BARC and nitride etching process
JPH08148468A (en) Etching method
JPH07135198A (en) Etching
JPS62249420A (en) plasma processing equipment
JP4473051B2 (en) Etching apparatus and etching method
KR20250039270A (en) Plasma processing method
JP2734748B2 (en) Reactive dry etching method
JPH06318576A (en) Dry etching
JPS6272129A (en) Manufacture of semiconductor device
JPH0353521A (en) Manufacture of semiconductor device