JPH06224259A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06224259A JPH06224259A JP5268718A JP26871893A JPH06224259A JP H06224259 A JPH06224259 A JP H06224259A JP 5268718 A JP5268718 A JP 5268718A JP 26871893 A JP26871893 A JP 26871893A JP H06224259 A JPH06224259 A JP H06224259A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- resin
- carrier
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/321—Structures or relative sizes of die-attach connectors
- H10W72/325—Die-attach connectors having a filler embedded in a matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子を高密度にて実装して半導体装置
を小型化し、かつ外部装置と半導体素子の電気的接続を
安定に確保する半導体装置を提供する。 【構成】 底面にメタライズ金属層よりなる外部電極端
子１５を格子状に備えた半導体キャリア１１に、Ａｕバ
ンプ９の形成された半導体素子１０が表面側を下にして
接合されている。半導体キャリア１１の上面には電極１
２が形成されており、この電極１２と半導体素子１０上
に形成されたＡｕバンプ９とが、導電性接着剤１３で接
合されている。そして、接合された半導体素子１０と半
導体キャリア１１との間の隙間と半導体素子１０の周辺
端部は、エポキシ系の封止樹脂１４により封止されてい
る。この構成により、半導体素子を接続するためのワイ
ヤーボンディングエリアが不必要となった。
を小型化し、かつ外部装置と半導体素子の電気的接続を
安定に確保する半導体装置を提供する。 【構成】 底面にメタライズ金属層よりなる外部電極端
子１５を格子状に備えた半導体キャリア１１に、Ａｕバ
ンプ９の形成された半導体素子１０が表面側を下にして
接合されている。半導体キャリア１１の上面には電極１
２が形成されており、この電極１２と半導体素子１０上
に形成されたＡｕバンプ９とが、導電性接着剤１３で接
合されている。そして、接合された半導体素子１０と半
導体キャリア１１との間の隙間と半導体素子１０の周辺
端部は、エポキシ系の封止樹脂１４により封止されてい
る。この構成により、半導体素子を接続するためのワイ
ヤーボンディングエリアが不必要となった。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の集積回路部
を保護し、かつ外部装置と半導体素子の電気的接続を安
定に確保し、さらにもっとも高密度な実装を可能とした
半導体装置に関するものである。本発明の半導体装置に
より、情報通信機器、事務用電子機器、家庭用電子機
器、測定装置、組み立てロボット等の産業用電子機器、
医療用電子機器、電子玩具等の小型化を容易にするもの
である。
を保護し、かつ外部装置と半導体素子の電気的接続を安
定に確保し、さらにもっとも高密度な実装を可能とした
半導体装置に関するものである。本発明の半導体装置に
より、情報通信機器、事務用電子機器、家庭用電子機
器、測定装置、組み立てロボット等の産業用電子機器、
医療用電子機器、電子玩具等の小型化を容易にするもの
である。
【０００２】
【従来の技術】以下、従来の半導体装置について図面を
参照しながら説明する。図１１はクワッドフラットパッ
ク（ＱＦＰ）と呼ばれる従来の半導体装置を示す断面図
である。図１１を参照しながら従来の半導体装置の構成
について説明する。従来の半導体装置としては、外部電
極端子が半導体パッケージの側面に設けられている半導
体装置を例として説明する。
参照しながら説明する。図１１はクワッドフラットパッ
ク（ＱＦＰ）と呼ばれる従来の半導体装置を示す断面図
である。図１１を参照しながら従来の半導体装置の構成
について説明する。従来の半導体装置としては、外部電
極端子が半導体パッケージの側面に設けられている半導
体装置を例として説明する。
【０００３】表面に電極（図示せず）を有した半導体素
子１が、セラミックなどを絶縁基体とした半導体パッケ
ージ２のくぼみ部３に搭載されている。半導体パッケー
ジ２の半導体素子１が搭載されているくぼみ部３の周辺
には、ワイヤボンドエリア４が形成されており、ワイヤ
ボンドエリア４には電極５が半導体素子１に形成されて
いる電極と対応して形成されている。そして、ワイヤボ
ンドエリア４の電極５と半導体素子１上に形成された電
極とがＡｕなどの細線６で接合されている。また、ワイ
ヤボンドエリア４の電極５と外部との導通のために、半
導体パッケージ２の側面には外部電極端子７が形成され
ている。そして、蓋体８が半導体素子１、ワイヤボンド
エリア４の電極５と半導体素子１上に形成された電極と
接合しているＡｕなどの細線６を保護する目的で取り付
けられている。
子１が、セラミックなどを絶縁基体とした半導体パッケ
ージ２のくぼみ部３に搭載されている。半導体パッケー
ジ２の半導体素子１が搭載されているくぼみ部３の周辺
には、ワイヤボンドエリア４が形成されており、ワイヤ
ボンドエリア４には電極５が半導体素子１に形成されて
いる電極と対応して形成されている。そして、ワイヤボ
ンドエリア４の電極５と半導体素子１上に形成された電
極とがＡｕなどの細線６で接合されている。また、ワイ
ヤボンドエリア４の電極５と外部との導通のために、半
導体パッケージ２の側面には外部電極端子７が形成され
ている。そして、蓋体８が半導体素子１、ワイヤボンド
エリア４の電極５と半導体素子１上に形成された電極と
接合しているＡｕなどの細線６を保護する目的で取り付
けられている。
【０００４】次に従来の半導体装置の製造方法について
図面を参照しながら説明する。図１２〜図１４は従来の
半導体装置の製造方法を示す断面図である。
図面を参照しながら説明する。図１２〜図１４は従来の
半導体装置の製造方法を示す断面図である。
【０００５】従来の半導体装置の製造方法は、ダイスボ
ンド工程と、ワイヤボンド工程と、封止工程とよりなる
ものである。
ンド工程と、ワイヤボンド工程と、封止工程とよりなる
ものである。
【０００６】まず図１２を参照して、ダイスボンド工程
について説明する。半導体素子１を、セラミックなどを
絶縁基体とした半導体パッケージ２のくぼみ部３に、導
電性接着剤により接着し搭載する。この工程はダイスボ
ンダーと呼ばれる装置で行なわれる。
について説明する。半導体素子１を、セラミックなどを
絶縁基体とした半導体パッケージ２のくぼみ部３に、導
電性接着剤により接着し搭載する。この工程はダイスボ
ンダーと呼ばれる装置で行なわれる。
【０００７】次に図１３を参照して、ワイヤボンド工程
について説明する。半導体パッケージ２に搭載した半導
体素子１の電極と、半導体パッケージ２に設けられてい
るワイヤボンドエリア４の電極５とを電気的接続を行な
うために、ＡｕまたはＡｌの細線６で接続する。この工
程はワイヤボンダーと呼ばれる装置で行なわれる。
について説明する。半導体パッケージ２に搭載した半導
体素子１の電極と、半導体パッケージ２に設けられてい
るワイヤボンドエリア４の電極５とを電気的接続を行な
うために、ＡｕまたはＡｌの細線６で接続する。この工
程はワイヤボンダーと呼ばれる装置で行なわれる。
【０００８】最後に図１４を参照して、封止工程につい
て説明する。ＡｕまたはＡｌの細線６で電極同士を接続
した後、細線６や半導体素子１の保護のために、蓋体８
により半導体パッケージ２のくぼみ部３を覆う形で封止
する。蓋体８は半導体パッケージ２に対して接着剤で取
り付け、封止する。
て説明する。ＡｕまたはＡｌの細線６で電極同士を接続
した後、細線６や半導体素子１の保護のために、蓋体８
により半導体パッケージ２のくぼみ部３を覆う形で封止
する。蓋体８は半導体パッケージ２に対して接着剤で取
り付け、封止する。
【０００９】また従来、半導体装置の半導体パッケージ
の種類は大きく二つに分けることができる。第１にセラ
ミックパッケージがある。セラミックパッケージはさら
に積層タイプのセラミックパッケージとガラス封止セラ
ミックパッケージとに大別される。積層タイプのセラミ
ックパッケージは、グリーンシートに、配線上必要な位
置に対して機械的な加工により微細な孔を設け、その孔
に導電性ペーストを充填し、さらに回路を印刷形成した
後積層を行ない、還元性雰囲気中において焼成すること
によりパッケージ本体を作る。ガラス封止タイプセラミ
ックパッケージはパッケージ本体の上面に低融点ガラス
を塗布し、リードフレームを取り付けた後、加熱炉内で
低融点ガラスを融解させることにより、パッケージ本体
とリードフレームとを接合し、さらに半導体素子が搭載
される中心部にはＡｕペースト等を塗布する。もっとも
一般的に用いられているのはプラスチックパッケージで
ある。このタイプのパッケージは、リードフレーム上に
半導体素子が搭載され、ワイヤーボンディング法にて電
気的接続がなされた後、金型の中空部分に保持し、エポ
キシ樹脂等の熱硬化性樹脂を主体とした樹脂を流入させ
た後に硬化させるものである。セラミックパッケージ、
プラスチックパッケージともに、半導体素子とパッケー
ジとの電気的接続にＡｕもしくはＡｌの微細線を用いる
ワイヤーボンディング法が主流である。このワイヤーボ
ンディング方法を用いた実装工法の場合、半導体素子が
取り付けられた周辺部にワイヤーを結線するための配線
領域を設ける必要があり、パッケージの小型化の阻害要
因となっていた。
の種類は大きく二つに分けることができる。第１にセラ
ミックパッケージがある。セラミックパッケージはさら
に積層タイプのセラミックパッケージとガラス封止セラ
ミックパッケージとに大別される。積層タイプのセラミ
ックパッケージは、グリーンシートに、配線上必要な位
置に対して機械的な加工により微細な孔を設け、その孔
に導電性ペーストを充填し、さらに回路を印刷形成した
後積層を行ない、還元性雰囲気中において焼成すること
によりパッケージ本体を作る。ガラス封止タイプセラミ
ックパッケージはパッケージ本体の上面に低融点ガラス
を塗布し、リードフレームを取り付けた後、加熱炉内で
低融点ガラスを融解させることにより、パッケージ本体
とリードフレームとを接合し、さらに半導体素子が搭載
される中心部にはＡｕペースト等を塗布する。もっとも
一般的に用いられているのはプラスチックパッケージで
ある。このタイプのパッケージは、リードフレーム上に
半導体素子が搭載され、ワイヤーボンディング法にて電
気的接続がなされた後、金型の中空部分に保持し、エポ
キシ樹脂等の熱硬化性樹脂を主体とした樹脂を流入させ
た後に硬化させるものである。セラミックパッケージ、
プラスチックパッケージともに、半導体素子とパッケー
ジとの電気的接続にＡｕもしくはＡｌの微細線を用いる
ワイヤーボンディング法が主流である。このワイヤーボ
ンディング方法を用いた実装工法の場合、半導体素子が
取り付けられた周辺部にワイヤーを結線するための配線
領域を設ける必要があり、パッケージの小型化の阻害要
因となっていた。
【００１０】また、半導体素子を直接回路基板に実装す
るフリップチップ実装工法を用いたパッケージの検討が
なされている。フリップチップ実装工法を用いたパッケ
ージは、特開昭６２−１１８５４９号公報にも示された
ように、セラミックをそのパッケージの基板材料とした
場合、および特開昭６３−６５６５６号公報に示された
ように樹脂基材を基板材料とした場合とが検討されてい
る。従来検討されているフリップチップ実装タイプパッ
ケージの形状的特徴として、従来のワイヤーボンディン
グ方式のセラミックパッケージと同様、半導体素子が取
り付けられる部分が空洞になっているために、半導体素
子が取り付けられた後に半導体素子を保護する目的で、
金属もしくはセラミック等で作られた蓋体が、はんだ、
低融点ガラス、またはＡｕ−Ｓｎ合金を接合材料として
用いるか、もしくは抵抗圧接等の方法を用いるかして取
り付けられる。前記半導体パッケージは電子機器の小型
化高性能化に伴い、外部電極の増大、半導体パッケージ
本体の小型化、薄型化が要求されている。また、半導体
素子より発生する熱のため、ヒートシンクを取り付けて
実装している。
るフリップチップ実装工法を用いたパッケージの検討が
なされている。フリップチップ実装工法を用いたパッケ
ージは、特開昭６２−１１８５４９号公報にも示された
ように、セラミックをそのパッケージの基板材料とした
場合、および特開昭６３−６５６５６号公報に示された
ように樹脂基材を基板材料とした場合とが検討されてい
る。従来検討されているフリップチップ実装タイプパッ
ケージの形状的特徴として、従来のワイヤーボンディン
グ方式のセラミックパッケージと同様、半導体素子が取
り付けられる部分が空洞になっているために、半導体素
子が取り付けられた後に半導体素子を保護する目的で、
金属もしくはセラミック等で作られた蓋体が、はんだ、
低融点ガラス、またはＡｕ−Ｓｎ合金を接合材料として
用いるか、もしくは抵抗圧接等の方法を用いるかして取
り付けられる。前記半導体パッケージは電子機器の小型
化高性能化に伴い、外部電極の増大、半導体パッケージ
本体の小型化、薄型化が要求されている。また、半導体
素子より発生する熱のため、ヒートシンクを取り付けて
実装している。
【００１１】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置では、半導体パッケージ１本体の配線層の
微細化、多層化ならびに外部電極端子７の取り付け部分
の多方向化、外部電極端子７の間隔の微細化に対応した
構造であるが、半導体素子１と半導体パッケージ２との
電気的接続方法として、一般的にワイヤーボンディング
法が用いられている。そのため、半導体素子１の周辺部
に細線６を配線するための電極５である内部電極端子を
形成する領域として、半導体素子１の周囲２.０ｍｍ以
上が、さらに蓋体８を取り付ける領域として、ワイヤボ
ンドエリア４の周囲２.０ｍｍ以上がそれぞれ必要とさ
れる。このため、半導体パッケージ２の面積を半導体素
子１の寸法と同等程度にすることは不可能であり、半導
体パッケージ本体の小型化、薄型化の要求を満たすこと
ができない。また、高密度に装置の回路基板に半導体素
子を搭載する目的で、半導体素子を半導体パッケージに
収納することなく直接回路基板に実装する方法において
は、半導体素子より発生する熱のためヒートシンクを取
り付けて実装しなければならないので、薄型化は実現で
きない。
の半導体装置では、半導体パッケージ１本体の配線層の
微細化、多層化ならびに外部電極端子７の取り付け部分
の多方向化、外部電極端子７の間隔の微細化に対応した
構造であるが、半導体素子１と半導体パッケージ２との
電気的接続方法として、一般的にワイヤーボンディング
法が用いられている。そのため、半導体素子１の周辺部
に細線６を配線するための電極５である内部電極端子を
形成する領域として、半導体素子１の周囲２.０ｍｍ以
上が、さらに蓋体８を取り付ける領域として、ワイヤボ
ンドエリア４の周囲２.０ｍｍ以上がそれぞれ必要とさ
れる。このため、半導体パッケージ２の面積を半導体素
子１の寸法と同等程度にすることは不可能であり、半導
体パッケージ本体の小型化、薄型化の要求を満たすこと
ができない。また、高密度に装置の回路基板に半導体素
子を搭載する目的で、半導体素子を半導体パッケージに
収納することなく直接回路基板に実装する方法において
は、半導体素子より発生する熱のためヒートシンクを取
り付けて実装しなければならないので、薄型化は実現で
きない。
【００１２】本発明は前記課題を解決するもので、半導
体素子の実装に必要な面積の小型化、薄型化ならびに半
導体パッケージの外部電極端子間隔の微細化を抑え、機
械的強度に問題のない外部電極形態を有し、ヒートシン
クなしでも正常動作を確保できる半導体装置を提供する
ことを目的としている。
体素子の実装に必要な面積の小型化、薄型化ならびに半
導体パッケージの外部電極端子間隔の微細化を抑え、機
械的強度に問題のない外部電極形態を有し、ヒートシン
クなしでも正常動作を確保できる半導体装置を提供する
ことを目的としている。
【００１３】
【課題を解決するための手段】前記課題を解決するため
本発明における半導体装置は、以下のような構成を有し
ている。すなわち、上面に複数の電極と底面に格子状に
配列された外部電極端子とを有した絶縁性基体からなる
半導体キャリアと、前記半導体キャリア上面の複数の電
極と導電性接着剤により周辺電極が接合された半導体素
子と、前記半導体素子と前記半導体キャリアとの間隔と
前記半導体素子周辺端部を充填被覆している樹脂とより
なることを特徴とする。
本発明における半導体装置は、以下のような構成を有し
ている。すなわち、上面に複数の電極と底面に格子状に
配列された外部電極端子とを有した絶縁性基体からなる
半導体キャリアと、前記半導体キャリア上面の複数の電
極と導電性接着剤により周辺電極が接合された半導体素
子と、前記半導体素子と前記半導体キャリアとの間隔と
前記半導体素子周辺端部を充填被覆している樹脂とより
なることを特徴とする。
【００１４】また上面に複数の電極と底面に格子状に配
列された外部電極端子とを有した絶縁性基体からなる半
導体キャリアと、前記半導体キャリア上面の複数の電極
と導電性接着剤により周辺電極が接合された半導体素子
と、前記半導体素子裏面に形成された導電性被膜と、前
記半導体素子と前記半導体キャリアとの間隔と前記半導
体素子の周辺端部を充填被覆している樹脂と、前記半導
体素子の周辺端部を充填している前記樹脂表面に部分的
に形成され、前記半導体素子裏面に形成された導電性被
覆膜と、前記半導体キャリア上面に形成された電極とを
接続している導電性膜とよりなることを特徴とする。そ
して半導体素子と半導体キャリアとの間隔と前記半導体
素子の周辺端部を充填被覆している樹脂が、フィラーと
して高熱伝導性セラミックを含有しているエポキシ系樹
脂であることを特徴とする。また半導体素子と半導体キ
ャリアとの間隔と前記半導体素子の周辺端部を充填被覆
している封止樹脂構造において、前記封止樹脂が前記半
導体キャリア上面と接する角度が６０度以下の傾斜面で
形成されていることを特徴とする。
列された外部電極端子とを有した絶縁性基体からなる半
導体キャリアと、前記半導体キャリア上面の複数の電極
と導電性接着剤により周辺電極が接合された半導体素子
と、前記半導体素子裏面に形成された導電性被膜と、前
記半導体素子と前記半導体キャリアとの間隔と前記半導
体素子の周辺端部を充填被覆している樹脂と、前記半導
体素子の周辺端部を充填している前記樹脂表面に部分的
に形成され、前記半導体素子裏面に形成された導電性被
覆膜と、前記半導体キャリア上面に形成された電極とを
接続している導電性膜とよりなることを特徴とする。そ
して半導体素子と半導体キャリアとの間隔と前記半導体
素子の周辺端部を充填被覆している樹脂が、フィラーと
して高熱伝導性セラミックを含有しているエポキシ系樹
脂であることを特徴とする。また半導体素子と半導体キ
ャリアとの間隔と前記半導体素子の周辺端部を充填被覆
している封止樹脂構造において、前記封止樹脂が前記半
導体キャリア上面と接する角度が６０度以下の傾斜面で
形成されていることを特徴とする。
【００１５】製造方法においては、半導体素子の周辺電
極上にＡｕバンプを形成し、前記Ａｕバンプに導電性接
着剤を供給する工程と、前記半導体素子上の前記導電性
接着剤が供給された前記Ａｕバンプと、底面に外部電極
端子が一定の間隔で格子状に形成されている半導体キャ
リア上面の対応する電極とを接合した後、前記導電性接
着剤を熱硬化する工程と、エポキシ系の封止樹脂を前記
半導体素子と前記半導体キャリアとの間に形成された隙
間と周辺部とに注入し、硬化させ樹脂封止を行なう工程
とを有することを特徴とする。
極上にＡｕバンプを形成し、前記Ａｕバンプに導電性接
着剤を供給する工程と、前記半導体素子上の前記導電性
接着剤が供給された前記Ａｕバンプと、底面に外部電極
端子が一定の間隔で格子状に形成されている半導体キャ
リア上面の対応する電極とを接合した後、前記導電性接
着剤を熱硬化する工程と、エポキシ系の封止樹脂を前記
半導体素子と前記半導体キャリアとの間に形成された隙
間と周辺部とに注入し、硬化させ樹脂封止を行なう工程
とを有することを特徴とする。
【００１６】また、裏面に導電性被膜の形成された半導
体素子の周辺電極上にＡｕバンプを形成し、前記Ａｕバ
ンプに導電性接着剤を供給する工程と、前記半導体素子
上の前記導電性接着剤が供給された前記Ａｕバンプと、
底面に外部電極端子が一定の間隔で格子状に形成されて
いる半導体キャリア上面の対応する電極とを接合した
後、前記導電性接着剤を熱硬化させる工程と、エポキシ
系の封止樹脂を前記半導体素子と前記半導体キャリアと
の間に形成された隙間と周辺部とに注入し、硬化させ樹
脂封止を行なう工程と、前記半導体素子の裏面と前記半
導体素子と前記半導体キャリアとの周辺部に形成された
封止樹脂の表面上に導電性インクを供給し、導電性膜を
形成する工程とを有することを特徴とする。
体素子の周辺電極上にＡｕバンプを形成し、前記Ａｕバ
ンプに導電性接着剤を供給する工程と、前記半導体素子
上の前記導電性接着剤が供給された前記Ａｕバンプと、
底面に外部電極端子が一定の間隔で格子状に形成されて
いる半導体キャリア上面の対応する電極とを接合した
後、前記導電性接着剤を熱硬化させる工程と、エポキシ
系の封止樹脂を前記半導体素子と前記半導体キャリアと
の間に形成された隙間と周辺部とに注入し、硬化させ樹
脂封止を行なう工程と、前記半導体素子の裏面と前記半
導体素子と前記半導体キャリアとの周辺部に形成された
封止樹脂の表面上に導電性インクを供給し、導電性膜を
形成する工程とを有することを特徴とする。
【００１７】
【作用】前記構成により、本発明にかかる半導体装置
は、半導体素子を接続するためにこれまで必要不可欠で
あったワイヤーボンディングエリアが不必要となり、か
つ半導体キャリアと半導体素子との間に熱硬化性樹脂を
浸透させ、熱硬化させることにより半導体素子の保護が
でき、蓋体を取り付ける必要性がないことより、蓋体取
り付け領域が削除できる。そして前記熱硬化性樹脂にエ
ポキシ系の樹脂に高熱伝導セラミックを添加した樹脂を
用いているので、熱膨張率が低減し、熱伝導率の向上に
より、ヒートシンクなしで半導体装置の正常動作を確保
することができる。
は、半導体素子を接続するためにこれまで必要不可欠で
あったワイヤーボンディングエリアが不必要となり、か
つ半導体キャリアと半導体素子との間に熱硬化性樹脂を
浸透させ、熱硬化させることにより半導体素子の保護が
でき、蓋体を取り付ける必要性がないことより、蓋体取
り付け領域が削除できる。そして前記熱硬化性樹脂にエ
ポキシ系の樹脂に高熱伝導セラミックを添加した樹脂を
用いているので、熱膨張率が低減し、熱伝導率の向上に
より、ヒートシンクなしで半導体装置の正常動作を確保
することができる。
【００１８】さらに、外部電極端子を取り付ける領域が
キャリア底面全体を利用し、かつ格子状電極の狭ピッチ
形成を可能とするはんだバンプ構造を用いることによ
り、半導体装置をきわめて小さくすることが容易とな
る。また、回路基板の取り付け電極をパッケージ本体領
域下に設ける構造であるため、有効的な面積の利用が可
能となる。
キャリア底面全体を利用し、かつ格子状電極の狭ピッチ
形成を可能とするはんだバンプ構造を用いることによ
り、半導体装置をきわめて小さくすることが容易とな
る。また、回路基板の取り付け電極をパッケージ本体領
域下に設ける構造であるため、有効的な面積の利用が可
能となる。
【００１９】また、半導体素子の裏面より半導体キャリ
アの電極に電気的接続が行なえることより、パワーＩＣ
トランジスタ等のように裏面を電極として用いる場合
や、ランダムアクセスメモリーやマイクロコンピュータ
ーのように半導体素子内で負電圧を作り基板電極等に接
続する、いわゆるバックバイアスを取ることが可能とな
り、半導体素子をフェースダウン実装する場合におい
て、半導体素子の種類を考慮する必要がなくなる。
アの電極に電気的接続が行なえることより、パワーＩＣ
トランジスタ等のように裏面を電極として用いる場合
や、ランダムアクセスメモリーやマイクロコンピュータ
ーのように半導体素子内で負電圧を作り基板電極等に接
続する、いわゆるバックバイアスを取ることが可能とな
り、半導体素子をフェースダウン実装する場合におい
て、半導体素子の種類を考慮する必要がなくなる。
【００２０】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００２１】まず第１の実施例について説明する。図１
は本実施例にかかる半導体装置の平面図である。図２は
本実施例にかかる半導体装置の底面図である。図３は本
実施例にかかる半導体装置の断面図であり、図１のＡ−
Ａ１線部分の断面を示している。
は本実施例にかかる半導体装置の平面図である。図２は
本実施例にかかる半導体装置の底面図である。図３は本
実施例にかかる半導体装置の断面図であり、図１のＡ−
Ａ１線部分の断面を示している。
【００２２】図１、図２および図３において、本実施例
にかかる半導体装置の構成について説明する。
にかかる半導体装置の構成について説明する。
【００２３】表面の電極（図示せず）に、Ａｕバンプ９
の形成された半導体素子１０が、その表面側を下にして
セラミックを絶縁基体とした多層回路基板である半導体
キャリア１１に接合されている。半導体キャリア１１の
上面には半導体素子１０との導通のための複数の電極１
２が形成されており、この電極１２と半導体素子１０上
に形成されたＡｕバンプ９とが導電性接着剤１３で接合
されている。導電性接着剤１３はＡｕバンプ９にあらか
じめ供給されている。そして、接合された半導体素子１
０と半導体キャリア１１との間の隙間と、半導体素子１
０の端部とはエポキシ系の封止樹脂１４により充填被覆
されている。封止樹脂１４はエポキシ系樹脂にフィラー
として高熱伝導セラミックである窒化アルミニウム（Ａ
ｌＮ）、もしくは窒化珪素（ＳｉＣ）を添加した樹脂を
用いる。多層回路基板である半導体キャリア１１の底面
には、メタライズ金属層としてＡｇ−Ｐｄよりなる外部
電極端子１５が一定の間隔で格子状に形成されている。
Ａｇ−Ｐｄ以外にもＣｕ，Ａｕをメタライズ金属層とし
て用いてもよい。さらに電極材料の表面酸化防止を目的
としてＡｕめっき、半導体素子１０のＡｕバンプ９と半
導体キャリア１１との接合に用いる導電性接着剤１３に
はんだを用いる場合には、メタライズのはんだ食われを
防止する目的でＮｉめっきを行なう。メタライズ金属層
よりなる格子状に形成された外部電極端子１５の間隔は
０.８ｍｍ程度である。それを１.０ｍｍよりも大きくす
ると小型化が実現できず、また０.６ｍｍ下であれば、
配線基板にキャリアを搭載する際に高い精度が必要にな
る。さらにバンプ高さを十分確保することが困難になる
ことより、配線基板表面反り等の問題より安定した接続
を得ることが困難になる。
の形成された半導体素子１０が、その表面側を下にして
セラミックを絶縁基体とした多層回路基板である半導体
キャリア１１に接合されている。半導体キャリア１１の
上面には半導体素子１０との導通のための複数の電極１
２が形成されており、この電極１２と半導体素子１０上
に形成されたＡｕバンプ９とが導電性接着剤１３で接合
されている。導電性接着剤１３はＡｕバンプ９にあらか
じめ供給されている。そして、接合された半導体素子１
０と半導体キャリア１１との間の隙間と、半導体素子１
０の端部とはエポキシ系の封止樹脂１４により充填被覆
されている。封止樹脂１４はエポキシ系樹脂にフィラー
として高熱伝導セラミックである窒化アルミニウム（Ａ
ｌＮ）、もしくは窒化珪素（ＳｉＣ）を添加した樹脂を
用いる。多層回路基板である半導体キャリア１１の底面
には、メタライズ金属層としてＡｇ−Ｐｄよりなる外部
電極端子１５が一定の間隔で格子状に形成されている。
Ａｇ−Ｐｄ以外にもＣｕ，Ａｕをメタライズ金属層とし
て用いてもよい。さらに電極材料の表面酸化防止を目的
としてＡｕめっき、半導体素子１０のＡｕバンプ９と半
導体キャリア１１との接合に用いる導電性接着剤１３に
はんだを用いる場合には、メタライズのはんだ食われを
防止する目的でＮｉめっきを行なう。メタライズ金属層
よりなる格子状に形成された外部電極端子１５の間隔は
０.８ｍｍ程度である。それを１.０ｍｍよりも大きくす
ると小型化が実現できず、また０.６ｍｍ下であれば、
配線基板にキャリアを搭載する際に高い精度が必要にな
る。さらにバンプ高さを十分確保することが困難になる
ことより、配線基板表面反り等の問題より安定した接続
を得ることが困難になる。
【００２４】封止樹脂１４にエポキシ系の樹脂を使用す
る目的の第１は、半導体素子１０と半導体キャリア１１
との熱応力差に起因する熱応力が、Ａｕバンプ９および
導電性接着剤１３に集中させないようにするためであ
る。硬化後、弾性係数の大きいエポキシ系樹脂にて半導
体素子１０と半導体キャリア１１とを強固に固定するこ
とにより、温度変化による半導体キャリア１１および半
導体素子１０の変形量の違いにもとづく応力を、バイメ
タルの原理による曲げ変形に変換することにより、バン
プに印加されるせん断応力を解消するためである。第２
には、エポキシ系の樹脂はノボラック系などの他の樹脂
よりも水分の透過が少ないためである。第３には、エポ
キシ系の樹脂に対してフィラーとし一般的に用いられて
いるシリカ（ＳｉＯ2 ）ではなく、窒化アルミニウム
（ＡｌＮ）、高熱伝導性セラミックとして、炭化珪素
（ＳｉＣ）を添加することにより、熱膨張率、熱伝導率
のコントロールが可能となり、半導体装置の動作にとも
なう熱発生による温度上昇の防止と半導体装置に発生す
る応力を緩和することができるためである。
る目的の第１は、半導体素子１０と半導体キャリア１１
との熱応力差に起因する熱応力が、Ａｕバンプ９および
導電性接着剤１３に集中させないようにするためであ
る。硬化後、弾性係数の大きいエポキシ系樹脂にて半導
体素子１０と半導体キャリア１１とを強固に固定するこ
とにより、温度変化による半導体キャリア１１および半
導体素子１０の変形量の違いにもとづく応力を、バイメ
タルの原理による曲げ変形に変換することにより、バン
プに印加されるせん断応力を解消するためである。第２
には、エポキシ系の樹脂はノボラック系などの他の樹脂
よりも水分の透過が少ないためである。第３には、エポ
キシ系の樹脂に対してフィラーとし一般的に用いられて
いるシリカ（ＳｉＯ2 ）ではなく、窒化アルミニウム
（ＡｌＮ）、高熱伝導性セラミックとして、炭化珪素
（ＳｉＣ）を添加することにより、熱膨張率、熱伝導率
のコントロールが可能となり、半導体装置の動作にとも
なう熱発生による温度上昇の防止と半導体装置に発生す
る応力を緩和することができるためである。
【００２５】続いて第２の実施例について図面を参照し
ながら説明する。図４は第２の実施例に係る半導体装置
を示す断面図である。
ながら説明する。図４は第２の実施例に係る半導体装置
を示す断面図である。
【００２６】図４に示すように、基本構成は前記第１の
実施例と同様であるが、半導体素子１０裏面にＡｕのよ
うな導電性被膜１６が形成されている点と、封止樹脂１
４上に部分的に導電性膜１７が形成されている点が異な
る。この構成により、半導体素子１０の裏面に形成され
た導電性被膜１６と半導体キャリア１１上の電極１８と
が導電性膜１７により接続され、半導体素子１０内で負
電圧を作り、基板電極等に接続するいわゆるバックバイ
アスを取ることができる。
実施例と同様であるが、半導体素子１０裏面にＡｕのよ
うな導電性被膜１６が形成されている点と、封止樹脂１
４上に部分的に導電性膜１７が形成されている点が異な
る。この構成により、半導体素子１０の裏面に形成され
た導電性被膜１６と半導体キャリア１１上の電極１８と
が導電性膜１７により接続され、半導体素子１０内で負
電圧を作り、基板電極等に接続するいわゆるバックバイ
アスを取ることができる。
【００２７】次に第３の実施例としての半導体装置の製
造方法について図面を参照しながら説明する。図５は、
Ａｕバンプ形成工程を示す図である。図６〜図９は本実
施例にかかる半導体装置の製造方法を工程別に示した部
分断面図である。
造方法について図面を参照しながら説明する。図５は、
Ａｕバンプ形成工程を示す図である。図６〜図９は本実
施例にかかる半導体装置の製造方法を工程別に示した部
分断面図である。
【００２８】まず、図５に示すように、ワイヤーボンデ
ィング法（ボールボンディング法）を用いて、半導体素
子１０の電極１９上にＡｕバンプ９（Ａｕ二段突起）を
形成する。この方法は、Ａｕワイヤー先端に形成したボ
ールをアルミニウム電極に熱圧接することにより、二段
突起の下段部を形成し、さらにキャピラリ２０を移動さ
せることにより形成したＡｕワイヤーループをもって、
二段突起の上段部を形成する。前記状態においては、Ａ
ｕ二段突起の高さは均一でなく、また頭頂部の平坦性に
も欠けているために、Ａｕ二段突起を加圧することによ
り高さの均一化ならびに頭頂部の平坦化、いわゆるレベ
リングを行なう。
ィング法（ボールボンディング法）を用いて、半導体素
子１０の電極１９上にＡｕバンプ９（Ａｕ二段突起）を
形成する。この方法は、Ａｕワイヤー先端に形成したボ
ールをアルミニウム電極に熱圧接することにより、二段
突起の下段部を形成し、さらにキャピラリ２０を移動さ
せることにより形成したＡｕワイヤーループをもって、
二段突起の上段部を形成する。前記状態においては、Ａ
ｕ二段突起の高さは均一でなく、また頭頂部の平坦性に
も欠けているために、Ａｕ二段突起を加圧することによ
り高さの均一化ならびに頭頂部の平坦化、いわゆるレベ
リングを行なう。
【００２９】次に回転する円盤上にドクターブレード法
を用いて適当な厚みにＡｇ−Ｐｄを導電物質として含有
する導電性接着剤１３を塗布する。この際、導電性接着
剤１３はつねに新鮮な表面を維持するためにスキージに
て円盤上で攪拌される。導電性接着剤１３にＡｕバンプ
９を設けた半導体素子１０を押し当てた後に引き上げる
方法、いわゆる転写法によって、図６に示すように、Ａ
ｕバンプ９に導電性接着剤１３を供給する。導電性接着
剤１３としては、信頼性、熱応力などを考慮してたとえ
ばバインダーとしてエポキシレジン、導体フィラーとし
てＡｇ−Ｐｄ合金によりなる接着剤を用いている。
を用いて適当な厚みにＡｇ−Ｐｄを導電物質として含有
する導電性接着剤１３を塗布する。この際、導電性接着
剤１３はつねに新鮮な表面を維持するためにスキージに
て円盤上で攪拌される。導電性接着剤１３にＡｕバンプ
９を設けた半導体素子１０を押し当てた後に引き上げる
方法、いわゆる転写法によって、図６に示すように、Ａ
ｕバンプ９に導電性接着剤１３を供給する。導電性接着
剤１３としては、信頼性、熱応力などを考慮してたとえ
ばバインダーとしてエポキシレジン、導体フィラーとし
てＡｇ−Ｐｄ合金によりなる接着剤を用いている。
【００３０】次に図７に示すように、半導体素子１０の
表面を下にして実装する方法であるフリップチップ方式
によって、半導体素子１０上の導電性接着剤１３が供給
されたＡｕバンプ９と、底面に外部電極端子１５が一定
の間隔で格子状に形成されている半導体キャリア１１上
の電極１２とを位置精度よく合わせて接合した後、一定
の温度にて熱硬化させる。導電性接着剤１３として、た
とえばバインダーとしてエポキシレジン、導体フィラー
としてＡｇ−Ｐｄ合金よりなる導電性接着剤を用いた場
合、１００℃の温度で１時間、さらに１２０℃の温度で
２時間加熱することにより接合を完了する。
表面を下にして実装する方法であるフリップチップ方式
によって、半導体素子１０上の導電性接着剤１３が供給
されたＡｕバンプ９と、底面に外部電極端子１５が一定
の間隔で格子状に形成されている半導体キャリア１１上
の電極１２とを位置精度よく合わせて接合した後、一定
の温度にて熱硬化させる。導電性接着剤１３として、た
とえばバインダーとしてエポキシレジン、導体フィラー
としてＡｇ−Ｐｄ合金よりなる導電性接着剤を用いた場
合、１００℃の温度で１時間、さらに１２０℃の温度で
２時間加熱することにより接合を完了する。
【００３１】そして、最後に図８に示すように、エポキ
シ系の封止樹脂１４を半導体素子１０の周辺端部と、半
導体素子１０と半導体キャリア１１との間に形成された
隙間に注入し、一定の温度にて硬化させて樹脂モールド
する。この樹脂モールドの方法としては、封止樹脂１４
を注入ノズルを用いて一方向から半導体素子１０と半導
体キャリア１１との間に形成された隙間に注入し、隙間
を埋めてから半導体素子１０の周辺端部を封止する。封
止樹脂１４としてエポキシ系樹脂に高熱伝導セラミック
である窒化アルミニウム（ＡｌＮ）もしくは窒化珪素
（ＳｉＣ）等をフィラーとして添加したものを用いる。
半導体素子１０の周辺端部に供給する際に樹脂が十分半
導体素子１０の背面に到達し、さらに半導体キャリア１
１と樹脂１４との接触角度が６０゜以下の小さな角度と
なるようにする。封止樹脂１４の供給後、オーブン中で
加熱をすることにより封止樹脂１４を硬化させる。
シ系の封止樹脂１４を半導体素子１０の周辺端部と、半
導体素子１０と半導体キャリア１１との間に形成された
隙間に注入し、一定の温度にて硬化させて樹脂モールド
する。この樹脂モールドの方法としては、封止樹脂１４
を注入ノズルを用いて一方向から半導体素子１０と半導
体キャリア１１との間に形成された隙間に注入し、隙間
を埋めてから半導体素子１０の周辺端部を封止する。封
止樹脂１４としてエポキシ系樹脂に高熱伝導セラミック
である窒化アルミニウム（ＡｌＮ）もしくは窒化珪素
（ＳｉＣ）等をフィラーとして添加したものを用いる。
半導体素子１０の周辺端部に供給する際に樹脂が十分半
導体素子１０の背面に到達し、さらに半導体キャリア１
１と樹脂１４との接触角度が６０゜以下の小さな角度と
なるようにする。封止樹脂１４の供給後、オーブン中で
加熱をすることにより封止樹脂１４を硬化させる。
【００３２】なお、樹脂封止する工程において、従来知
られた工法の問題点であった、狭隙間に樹脂を注入する
際に発生するボイド、ならびに注入時間の長時間化を改
善する目的で、樹脂注入時に半導体キャリア１１を固定
するテーブルに超音波振動子を取り付け、樹脂注入中は
超音波を印加するという封止樹脂注入方法を用いてい
る。超音波印加により、樹脂硬化したときにボイドとな
る樹脂中の気泡を除去することができる。
られた工法の問題点であった、狭隙間に樹脂を注入する
際に発生するボイド、ならびに注入時間の長時間化を改
善する目的で、樹脂注入時に半導体キャリア１１を固定
するテーブルに超音波振動子を取り付け、樹脂注入中は
超音波を印加するという封止樹脂注入方法を用いてい
る。超音波印加により、樹脂硬化したときにボイドとな
る樹脂中の気泡を除去することができる。
【００３３】次に第４の実施例について図面を参照しな
がら説明する。図９は本実施例に係る半導体装置の製造
方法の工程を示す断面図である。
がら説明する。図９は本実施例に係る半導体装置の製造
方法の工程を示す断面図である。
【００３４】前記第３の実施例に示すように、樹脂封止
するまでの工程は、図５〜図８に示すものと同様である
が、本実施例では、あらかじめ半導体素子１０の裏面に
導電性被膜１６を形成し、そして樹脂封止の工程の次
に、導電性膜１７の形成工程を有している。図９に示す
ように、ディスペンサーもしくはオフセット印刷法を用
いて、導電性紫外線硬化インクを半導体素子１０の背面
から封止樹脂１４表面を経て半導体キャリア１１上の封
止樹脂１４で被覆されていない電極１８に至るまで塗布
し、硬化させて、導電性膜１７を形成する。導電性紫外
線硬化インクをオフセット印刷法により塗布して、導電
性膜１７を形成するには、半導体キャリア１１と封止樹
脂１４との接触角度を６０゜以下の角度に保持して、樹
脂封止する必要がある。接触角度を６０゜以下と設定し
ているのは、６０゜よりも大きな角度では、導電性紫外
線硬化インクを塗布し、導電性膜１７を形成できないた
めである。
するまでの工程は、図５〜図８に示すものと同様である
が、本実施例では、あらかじめ半導体素子１０の裏面に
導電性被膜１６を形成し、そして樹脂封止の工程の次
に、導電性膜１７の形成工程を有している。図９に示す
ように、ディスペンサーもしくはオフセット印刷法を用
いて、導電性紫外線硬化インクを半導体素子１０の背面
から封止樹脂１４表面を経て半導体キャリア１１上の封
止樹脂１４で被覆されていない電極１８に至るまで塗布
し、硬化させて、導電性膜１７を形成する。導電性紫外
線硬化インクをオフセット印刷法により塗布して、導電
性膜１７を形成するには、半導体キャリア１１と封止樹
脂１４との接触角度を６０゜以下の角度に保持して、樹
脂封止する必要がある。接触角度を６０゜以下と設定し
ているのは、６０゜よりも大きな角度では、導電性紫外
線硬化インクを塗布し、導電性膜１７を形成できないた
めである。
【００３５】また、半導体キャリア１１の作製は、まず
セラミック粉末をガラス粉末と溶剤とともに混合ミルに
投入して、回転混合粉砕を行なう。さらに有機をバイン
ダーを添加し、さらに混合する。このセラミック粉末
は、通常、アルミナを主体とするが、特に熱伝導性を向
上させるために窒化アルミニウム（ＡｌＮ）、炭化珪素
（ＳｉＣ）等の粉末も添加する。十分混合を行なった
後、得られる泥しょう、いわゆるスラリーは、グリーン
シート成型のために搬送シート上に任意の厚みで塗布さ
れる。厚みの調整にはドクターブレード法等を用いる。
搬送シート上のスラリーは赤外線および熱風を用いて溶
剤を乾燥することにより、弾力性に富み、導電ペースト
印刷時のペースト溶剤の浸透性に優れたグリーンシート
が得られる。このグリーンシートに対して、位置合わせ
手法として配線ルール２００μｍ以上の場合には、直接
にガイド穴を設け、２００μｍ未満の場合には、ガイド
穴を有した保持枠に張り付ける。次に、グリーンシート
の表裏の電気的導通が必要な部分に機械的加工法にて穴
を設ける。この穴に印刷法にてＣｕ粉末を主成分とした
導電性ペーストを充填する。次に、グリーンシート表面
に必要な回路を印刷した後乾燥させ、印刷された回路を
適当な荷重にてグリーンシート中に埋没させる。この目
的は回路が印刷されたグリーンシート表面を平坦にする
ことにより、次の工程である積層工程における積層不
良、いわゆるデラミネーションを防止するためである。
積層工程においては、グリーンシートに設けられたガイ
ド穴もしくは保持枠のガイド穴によって精度よく積層さ
れたグリーンシートを加圧することで強固に接着する。
セラミック粉末をガラス粉末と溶剤とともに混合ミルに
投入して、回転混合粉砕を行なう。さらに有機をバイン
ダーを添加し、さらに混合する。このセラミック粉末
は、通常、アルミナを主体とするが、特に熱伝導性を向
上させるために窒化アルミニウム（ＡｌＮ）、炭化珪素
（ＳｉＣ）等の粉末も添加する。十分混合を行なった
後、得られる泥しょう、いわゆるスラリーは、グリーン
シート成型のために搬送シート上に任意の厚みで塗布さ
れる。厚みの調整にはドクターブレード法等を用いる。
搬送シート上のスラリーは赤外線および熱風を用いて溶
剤を乾燥することにより、弾力性に富み、導電ペースト
印刷時のペースト溶剤の浸透性に優れたグリーンシート
が得られる。このグリーンシートに対して、位置合わせ
手法として配線ルール２００μｍ以上の場合には、直接
にガイド穴を設け、２００μｍ未満の場合には、ガイド
穴を有した保持枠に張り付ける。次に、グリーンシート
の表裏の電気的導通が必要な部分に機械的加工法にて穴
を設ける。この穴に印刷法にてＣｕ粉末を主成分とした
導電性ペーストを充填する。次に、グリーンシート表面
に必要な回路を印刷した後乾燥させ、印刷された回路を
適当な荷重にてグリーンシート中に埋没させる。この目
的は回路が印刷されたグリーンシート表面を平坦にする
ことにより、次の工程である積層工程における積層不
良、いわゆるデラミネーションを防止するためである。
積層工程においては、グリーンシートに設けられたガイ
ド穴もしくは保持枠のガイド穴によって精度よく積層さ
れたグリーンシートを加圧することで強固に接着する。
【００３６】こうして完成したセラミックキャリアの背
面に形成された格子状電極に、Ｓｎ−Ｐｂの共晶はんだ
クリームを塗布する。そして、整列治具を用いて高融点
はんだボールが、塗布されたはんだクリームに供給した
後、リフロー炉等を用いて加熱溶融させることによりは
んだ突起バンプを形成し、半導体キャリア１１を形成す
る。
面に形成された格子状電極に、Ｓｎ−Ｐｂの共晶はんだ
クリームを塗布する。そして、整列治具を用いて高融点
はんだボールが、塗布されたはんだクリームに供給した
後、リフロー炉等を用いて加熱溶融させることによりは
んだ突起バンプを形成し、半導体キャリア１１を形成す
る。
【００３７】図１０は封止樹脂１４としてエポキシ系樹
脂にフィラーとしてシリカ（ＳｉＯ 2）を添加した場合
と、高熱伝導性セラミックである窒化アルミニウム（Ａ
ｌＮ）を添加した場合と炭化珪素（ＳｉＣ）を添加した
場合の封止樹脂を用いて封止した半導体装置に対して、
１Ｗ（５Ｖ×０.２Ａ）の電力を印加して駆動させ、発
熱させた場合の半導体素子の温度上昇の比較を示した図
である。フィラーとして添加したシリカ、窒化アルミニ
ウムまたは炭化珪素は、それぞれ粒径５μｍ、添加量４
０ｗｔ％である。温度測定は半導体装置を駆動させ、温
度上昇が起こり、温度が一定になった時点で行ない、室
温は２５℃、無風状態である。
脂にフィラーとしてシリカ（ＳｉＯ 2）を添加した場合
と、高熱伝導性セラミックである窒化アルミニウム（Ａ
ｌＮ）を添加した場合と炭化珪素（ＳｉＣ）を添加した
場合の封止樹脂を用いて封止した半導体装置に対して、
１Ｗ（５Ｖ×０.２Ａ）の電力を印加して駆動させ、発
熱させた場合の半導体素子の温度上昇の比較を示した図
である。フィラーとして添加したシリカ、窒化アルミニ
ウムまたは炭化珪素は、それぞれ粒径５μｍ、添加量４
０ｗｔ％である。温度測定は半導体装置を駆動させ、温
度上昇が起こり、温度が一定になった時点で行ない、室
温は２５℃、無風状態である。
【００３８】図１０より、窒化アルミニウムおよび炭化
珪素をフィラーとして添加すると、８０℃程度までは上
昇するが、半導体装置が誤動作、故障および周辺装置へ
の熱による悪影響を及ぼす可能性のある１００℃以上に
は達しないことがわかる。もし、フィラーとして窒化ア
ルミニウムを添加しなければ、シリカを添加した場合の
ように約１３０℃まで温度が上昇してしまい、ヒートシ
ンクなしでは誤動作、故障を起こしてしまう。添加する
フィラーとしては、窒化アルミニウム以外にも、他の高
熱伝導セラミックである炭化珪素などを用いても同様の
効果がある。
珪素をフィラーとして添加すると、８０℃程度までは上
昇するが、半導体装置が誤動作、故障および周辺装置へ
の熱による悪影響を及ぼす可能性のある１００℃以上に
は達しないことがわかる。もし、フィラーとして窒化ア
ルミニウムを添加しなければ、シリカを添加した場合の
ように約１３０℃まで温度が上昇してしまい、ヒートシ
ンクなしでは誤動作、故障を起こしてしまう。添加する
フィラーとしては、窒化アルミニウム以外にも、他の高
熱伝導セラミックである炭化珪素などを用いても同様の
効果がある。
【００３９】また、添加するフィラーの粒径を１０μ
ｍ、量を７０ｗｔ％とした場合には、熱伝導率がさらに
向上するが、封止の際に流動性が悪くなってしまうの
で、粒径５μｍ、量４０ｗｔ％程度が望ましい。
ｍ、量を７０ｗｔ％とした場合には、熱伝導率がさらに
向上するが、封止の際に流動性が悪くなってしまうの
で、粒径５μｍ、量４０ｗｔ％程度が望ましい。
【００４０】
【発明の効果】本発明は、従来必要であったワイヤーボ
ンディングに必要な半導体素子周辺の電極面積ならびに
パッケージの蓋体の取り付けに必要な領域が不必要とな
り、さらに狭い面積のパッケージの底面全体を有効に利
用することが可能となることより、半導体パッケージ本
体の小型化、薄型化を実現して高密度実装ができる。ま
た、エポキシ系の樹脂にフィラーとして高熱伝導セラミ
ックである窒化アルミニウムを添加した封止樹脂で封止
したので、熱膨張率も低減できるので、半導体装置に発
生する応力を緩和でき、熱伝導率の向上により半導体装
置を駆動させ、熱が発生してもヒートシンクなしで正常
動作を確保することができる。また、半導体素子裏面と
半導体キャリア上の電極とを接続する導電性膜を設けて
いるので、バックバイアスを取ることができる。
ンディングに必要な半導体素子周辺の電極面積ならびに
パッケージの蓋体の取り付けに必要な領域が不必要とな
り、さらに狭い面積のパッケージの底面全体を有効に利
用することが可能となることより、半導体パッケージ本
体の小型化、薄型化を実現して高密度実装ができる。ま
た、エポキシ系の樹脂にフィラーとして高熱伝導セラミ
ックである窒化アルミニウムを添加した封止樹脂で封止
したので、熱膨張率も低減できるので、半導体装置に発
生する応力を緩和でき、熱伝導率の向上により半導体装
置を駆動させ、熱が発生してもヒートシンクなしで正常
動作を確保することができる。また、半導体素子裏面と
半導体キャリア上の電極とを接続する導電性膜を設けて
いるので、バックバイアスを取ることができる。
【図１】本発明の一実施例にかかる半導体装置の平面図
【図２】本発明の一実施例にかかる半導体装置の底面図
【図３】本発明の一実施例にかかる半導体装置の断面図
【図４】本発明の一実施例にかかる半導体装置の断面図
【図５】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図
法を示す断面図
【図６】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図
法を示す断面図
【図７】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図
法を示す断面図
【図８】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図
法を示す断面図
【図９】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図
法を示す断面図
【図１０】本発明の一実施例にかかる半導体装置の動作
時の温度上昇を示す図
時の温度上昇を示す図
【図１１】従来の半導体装置を示す断面図
【図１２】従来の半導体装置の製造方法を示す断面図
【図１３】従来の半導体装置の製造方法を示す断面図
【図１４】従来の半導体装置の製造方法を示す断面図
１ 半導体素子 ２ 半導体パッケージ ３ くぼみ部 ４ ワイヤボンドエリア ５ 電極 ６ 細線 ７ 外部電極端子 ８ 蓋体 ９ Ａｕバンプ １０ 半導体素子 １１ 半導体キャリア １２ 電極 １３ 導電性接着剤 １４ 封止樹脂 １５ 外部電極端子 １６ 導電性被膜 １７ 導電性膜 １８ 電極 １９ 電極 ２０ キャピラリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚本 勝秀 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 中谷 誠一 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 佐伯 啓二 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 北山 喜文 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (9)
- 【請求項１】 上面に複数の電極と底面に格子状に配列
された外部電極端子とを有した絶縁性基体からなる半導
体キャリアと、前記半導体キャリア上面の複数の電極と
導電性接着剤により周辺電極が接合された半導体素子
と、前記半導体素子と前記半導体キャリアとの間隔と前
記半導体素子周辺端部を充填被覆している樹脂とよりな
ることを特徴とする半導体装置。 - 【請求項２】 上面に複数の電極と底面に格子状に配列
された外部電極端子とを有した絶縁性基体からなる半導
体キャリアと、前記半導体キャリア上面の複数の電極と
導電性接着剤により周辺電極が接合された半導体素子
と、前記半導体素子裏面に形成された導電性被膜と、前
記半導体素子と前記半導体キャリアとの間隔と前記半導
体素子の周辺端部を充填被覆している樹脂と、前記半導
体素子の周辺端部を充填している前記樹脂表面に部分的
に形成され、前記半導体素子裏面に形成された導電性被
覆膜と、前記半導体キャリア上面に形成された電極とを
接続している導電性膜とよりなることを特徴とする半導
体装置。 - 【請求項３】 半導体素子と半導体キャリアとの間隔と
前記半導体素子の周辺端部を充填被覆している樹脂が、
フィラーとして高熱伝導性セラミックを含有しているエ
ポキシ系樹脂であることを特徴とする請求項１記載の半
導体装置。 - 【請求項４】 半導体素子と半導体キャリアとの間隔と
前記半導体素子の周辺端部を充填被覆している樹脂が、
フィラーとして高熱伝導性セラミックを含有しているエ
ポキシ系樹脂であることを特徴とする請求項２記載の半
導体装置。 - 【請求項５】 半導体素子と半導体キャリアとの間隔と
前記半導体素子の周辺端部を充填被覆している封止樹脂
構造において、前記封止樹脂が前記半導体キャリア上面
と接する角度が６０度以下の傾斜面で形成されているこ
とを特徴とする請求項２記載の半導体装置。 - 【請求項６】 半導体素子の周辺電極上にＡｕバンプを
形成し、前記Ａｕバンプに導電性接着剤を供給する工程
と、前記半導体素子上の前記導電性接着剤が供給された
前記Ａｕバンプと、底面に外部電極端子が一定の間隔で
格子状に形成されている半導体キャリア上面の対応する
電極とを接合した後、前記導電性接着剤を熱硬化する工
程と、エポキシ系の封止樹脂を前記半導体素子と前記半
導体キャリアとの間に形成された隙間と周辺部とに注入
し、硬化させ樹脂封止を行なう工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項７】 樹脂封止を行なう工程において、樹脂注
入中は半導体キャリアに超音波を印加することを特徴と
する請求項６記載の半導体装置の製造方法。 - 【請求項８】 裏面に導電性被膜の形成された半導体素
子の周辺電極上にＡｕバンプを形成し、前記Ａｕバンプ
に導電性接着剤を供給する工程と、前記半導体素子上の
前記導電性接着剤が供給された前記Ａｕバンプと、底面
に外部電極端子が一定の間隔で格子状に形成されている
半導体キャリア上面の対応する電極とを接合した後、前
記導電性接着剤を熱硬化させる工程と、エポキシ系の封
止樹脂を前記半導体素子と前記半導体キャリアとの間に
形成された隙間と周辺部とに注入し、硬化させ樹脂封止
を行なう工程と、前記半導体素子の裏面と前記半導体素
子と前記半導体キャリアとの周辺部に形成された封止樹
脂の表面上に導電性インクを供給し、導電性膜を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項９】 樹脂封止を行なう工程において、樹脂注
入中は半導体キャリアに超音波を印加することを特徴と
する請求項８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5268718A JP2826049B2 (ja) | 1992-11-18 | 1993-10-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-308589 | 1992-11-18 | ||
| JP30858992 | 1992-11-18 | ||
| JP5268718A JP2826049B2 (ja) | 1992-11-18 | 1993-10-27 | 半導体装置およびその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10137973A Division JP3130287B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置 |
| JP13797498A Division JP3184491B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224259A true JPH06224259A (ja) | 1994-08-12 |
| JP2826049B2 JP2826049B2 (ja) | 1998-11-18 |
Family
ID=26548447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5268718A Expired - Fee Related JP2826049B2 (ja) | 1992-11-18 | 1993-10-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826049B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724289A3 (en) * | 1995-01-30 | 1996-12-04 | Matsushita Electric Industrial Co Ltd | Package of a semiconductor unit, packaging method of a semiconductor unit and encapsulation compound for a package of a semiconductor unit |
| WO1996042106A1 (en) * | 1995-06-12 | 1996-12-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit package, semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging |
| US6049128A (en) * | 1996-03-19 | 2000-04-11 | Hitachi, Ltd. | Semiconductor device |
| US6122177A (en) * | 1997-03-31 | 2000-09-19 | Hitachi, Ltd. | Semiconductor device-mounted on a printed circuit board having solder bumps with excellent connection reliability |
| US6465876B1 (en) | 1996-11-20 | 2002-10-15 | Hitachi, Ltd. | Semiconductor device and lead frame therefor |
| US6639315B2 (en) | 2000-09-19 | 2003-10-28 | Hitachi, Ltd. | Semiconductor device and mounted semiconductor device structure |
| JP2006278906A (ja) * | 2005-03-30 | 2006-10-12 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7141874B2 (en) | 2003-05-14 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Electronic component packaging structure and method for producing the same |
| US7247508B2 (en) | 2001-04-25 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with intermediate connector |
| JP2011014812A (ja) * | 2009-07-06 | 2011-01-20 | Casio Computer Co Ltd | 電力半導体装置及びその製造方法 |
| US7940146B2 (en) | 2006-11-13 | 2011-05-10 | Murata Manufacturing Co., Ltd. | Boundary acoustic wave element, boundary acoustic wave device, and manufacturing methods for the same |
| JP2018518824A (ja) * | 2015-06-17 | 2018-07-12 | インテル・コーポレーション | ２つの材料の高ｋ熱封入剤システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3184491B2 (ja) | 1998-05-20 | 2001-07-09 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57204154A (en) * | 1981-06-09 | 1982-12-14 | Nec Corp | Structure of chip carrier |
| JPS60244512A (ja) * | 1984-05-21 | 1985-12-04 | Hitachi Ltd | 成形方法 |
| JPS6135542A (ja) * | 1984-07-27 | 1986-02-20 | Nec Corp | 樹脂封止型半導体装置 |
| JPS62118266U (ja) * | 1986-01-21 | 1987-07-27 | ||
| JPS6395638A (ja) * | 1986-10-13 | 1988-04-26 | Hitachi Ltd | Ｌｓｉチツプ実装構造体 |
| JPH04127548A (ja) * | 1990-09-19 | 1992-04-28 | Fujitsu Ltd | 半導体チップの実装方法 |
-
1993
- 1993-10-27 JP JP5268718A patent/JP2826049B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57204154A (en) * | 1981-06-09 | 1982-12-14 | Nec Corp | Structure of chip carrier |
| JPS60244512A (ja) * | 1984-05-21 | 1985-12-04 | Hitachi Ltd | 成形方法 |
| JPS6135542A (ja) * | 1984-07-27 | 1986-02-20 | Nec Corp | 樹脂封止型半導体装置 |
| JPS62118266U (ja) * | 1986-01-21 | 1987-07-27 | ||
| JPS6395638A (ja) * | 1986-10-13 | 1988-04-26 | Hitachi Ltd | Ｌｓｉチツプ実装構造体 |
| JPH04127548A (ja) * | 1990-09-19 | 1992-04-28 | Fujitsu Ltd | 半導体チップの実装方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0878839A1 (en) * | 1995-01-30 | 1998-11-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit package and semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging |
| EP0724289A3 (en) * | 1995-01-30 | 1996-12-04 | Matsushita Electric Industrial Co Ltd | Package of a semiconductor unit, packaging method of a semiconductor unit and encapsulation compound for a package of a semiconductor unit |
| EP1154470A3 (en) * | 1995-01-30 | 2001-12-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit packaging method |
| WO1996042106A1 (en) * | 1995-06-12 | 1996-12-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit package, semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging |
| US6049128A (en) * | 1996-03-19 | 2000-04-11 | Hitachi, Ltd. | Semiconductor device |
| US6297073B1 (en) | 1996-03-19 | 2001-10-02 | Hitachi, Ltd. | Semiconductor device |
| US6465876B1 (en) | 1996-11-20 | 2002-10-15 | Hitachi, Ltd. | Semiconductor device and lead frame therefor |
| US6844219B2 (en) | 1996-11-20 | 2005-01-18 | Renesas Technology Corp. | Semiconductor device and lead frame therefor |
| US6122177A (en) * | 1997-03-31 | 2000-09-19 | Hitachi, Ltd. | Semiconductor device-mounted on a printed circuit board having solder bumps with excellent connection reliability |
| US6448646B1 (en) | 1997-03-31 | 2002-09-10 | Hitachi, Ltd. | Semiconductor device-mounting construction and inspection method therefor |
| US6639315B2 (en) | 2000-09-19 | 2003-10-28 | Hitachi, Ltd. | Semiconductor device and mounted semiconductor device structure |
| US7247508B2 (en) | 2001-04-25 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with intermediate connector |
| US7141874B2 (en) | 2003-05-14 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Electronic component packaging structure and method for producing the same |
| US7443021B2 (en) | 2003-05-14 | 2008-10-28 | Matsushita Electric Industrial Co., Ltd. | Electronic component packaging structure and method for producing the same |
| JP2006278906A (ja) * | 2005-03-30 | 2006-10-12 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8143718B2 (en) | 2005-03-30 | 2012-03-27 | Oki Semiconductor Co., Ltd. | Semiconductor device having stress relaxation sections |
| US7940146B2 (en) | 2006-11-13 | 2011-05-10 | Murata Manufacturing Co., Ltd. | Boundary acoustic wave element, boundary acoustic wave device, and manufacturing methods for the same |
| JP2011014812A (ja) * | 2009-07-06 | 2011-01-20 | Casio Computer Co Ltd | 電力半導体装置及びその製造方法 |
| JP2018518824A (ja) * | 2015-06-17 | 2018-07-12 | インテル・コーポレーション | ２つの材料の高ｋ熱封入剤システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2826049B2 (ja) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436503A (en) | Semiconductor device and method of manufacturing the same | |
| US5550408A (en) | Semiconductor device | |
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| US5461197A (en) | Electronic device having a chip with an external bump terminal equal or smaller than a via hole on a board | |
| EP1463104A2 (en) | Overmolded electronic package including circuit-carrying substrate | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2826049B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
| JP3307207B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2000208675A (ja) | 半導体装置およびその製造方法 | |
| JP3130287B2 (ja) | 半導体装置 | |
| JP3184491B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001176908A (ja) | 半導体装置の製造方法 | |
| JP2001102409A (ja) | 半導体装置およびその製造方法 | |
| JPH11340352A (ja) | 実装構造体 | |
| JPH09181120A (ja) | 半導体装置およびその製造方法 | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| JP3153755B2 (ja) | 半導体装置の製造方法 | |
| JP2000156386A (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
| JP3397201B2 (ja) | 半導体装置 | |
| JPH07273244A (ja) | 半導体パッケージ | |
| JP2005150179A (ja) | 半導体装置およびその製造方法 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JPH09181210A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090911 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090911 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100911 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110911 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |