JPH06224885A - パイプラインによる区分された復調手順を使用するデジタルセルベース局用多重プロセッサ復調器 - Google Patents

パイプラインによる区分された復調手順を使用するデジタルセルベース局用多重プロセッサ復調器

Info

Publication number
JPH06224885A
JPH06224885A JP5256176A JP25617693A JPH06224885A JP H06224885 A JPH06224885 A JP H06224885A JP 5256176 A JP5256176 A JP 5256176A JP 25617693 A JP25617693 A JP 25617693A JP H06224885 A JPH06224885 A JP H06224885A
Authority
JP
Japan
Prior art keywords
data
symbol
demodulator
demodulation
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5256176A
Other languages
English (en)
Inventor
Yezdi Antia
イェツデイ・アンティア
Youngky Kim
ヤンキー・キム
Hiep Pham
ヒープ・ファム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH06224885A publication Critical patent/JPH06224885A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03184—Details concerning the metric
    • H04L25/03197—Details concerning the metric methods of calculation involving metrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Radio Transmission System (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Peptides Or Proteins (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)

Abstract

(57)【要約】 【目的】 本発明は、比較的複雑な変調アルゴリズム手
順を効率的に実行するセル通信システムのベース局受信
機用復調器を提供することを目的とする。 【構成】 多重状態最大尤度シーケンス推定器ＭＬＳＥ
を使用する復調手順を実行し、データフレームの連続す
る各スロットの連続したデータグループを復調するため
に繰返し実行する複数のデジタル信号プロセッサDSP1〜
4 とそれらプロセッサ間のデータリンク52,54,56とを備
え、ＭＬＳＥは各データグループのデータを復調するた
めに各シンボルにおいて予め定められた順序で実行さ
れ、予め定められた方法でプロセッサDSP1〜4 間を区分
する分岐距離、通路距離、トレースバックおよびチャン
ネル推定部分を含んでいる多重計算部分を有し、第１の
プロセッサDSP1の入力にデータ信号が供給され、分岐距
離計算を行い、プロセッサの１出力は次の復調のために
復調された出力を生成することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、通信システムに関し、
特にそれに使用されるセル通信システムおよび復調器に
関する。
【０００２】
【従来の技術】アナログセル通信システムにおいて、各
時間フレームは単一のチャンネル周波数、すなわち単一
の移動無線装置に制限される。アナログセルシステムの
使用者容量は、利用できる周波数の数に応じて厳しく制
限される。
【０００３】セルシステム容量の顕著な増加がデジタル
技術の使用によって達成されている。デジタルセル通信
のために提案されたデジタルシステムにおいて、各時間
フレームは６つの時間スロット中に再分割され、時分割
多重アクセス（ＴＤＭＡ）の原理は各時間フレーム内に
多重通信チャンネルを生成するために使用される。
【０００４】全て音声の信号をコード化する場合、２つ
の時間スロットは各チャンネルに使用され、合計３つの
通信チャンネルはそれに応じて各時間フレームにおいて
供給される。半分が音声の信号をコード化する場合、単
一の時間スロットは各チャンネルに使用され、合計６つ
の通信チャンネルはそれに応じて各時間フレームに供給
される。通常、各デジタルチャンネルは連続する時間フ
レームにおける同じ時間スロットに指定される。
【０００５】ＴＤＭＡデジタルシステムにおける結果的
な使用者容量は、使用される音声コード率に依存するア
ナログシステムの使用者容量の３倍あるいは６倍であ
る。
【０００６】さらに、最近開発されたデジタルシステム
は、各時間フレームにおける標準的な６つの時間スロッ
ト内に付加的な通信チャンネルを形成するために不活性
のチャンネル時間、すなわち無声時間あるいはデジタル
スピーチ補間法（ＤＳＩ）の使用によってさらに大きな
システム利用者容量を達成する。この改善されたデジタ
ルシステムは、デジタルシステムの使用者容量を拡張す
る。
【０００７】通常、ＤＳＩシステムは活性および無声ス
ピーチ期間を決定するために音声付勢検出を使用する。
スピーチの発声部分だけが伝送されるので、結果として
移動無線装置はスピーチの持続時間に確定されるデジタ
ルチャンネルの割当（フレーム内に１以上のスロット）
を有する。半分の割合のＤＳＩシステムにおいて、各移
動無線装置は移動無線装置からの実際の音声の付勢に応
じた連続した伝送時間フレームにおいて異なる時間スロ
ットに割り当てられることができる。
【０００８】デジタルベース局の動作において移動無線
装置から変調された搬送信号が受信される。受信された
信号はベース帯域に逓降変換され、アナログからデジタ
ルに変換される。復調器は、公共電話システムに結合さ
れる音声信号に次に変換するために受信される信号から
情報ビットを引き出す。
【０００９】
【発明が解決しようとする課題】変調された搬送信号
は、雑音、干渉、ドップラーおよび多重経路その他のエ
ラー信号を含む。セル通信の品質は、復調手順がチャン
ネル誘導エラーがなく、もとの変調信号に忠実な復調さ
れた信号を生成するという有効性に依存する。
【００１０】セル通信システムに対するデジタル技術の
適用から生じる増加したシステムの複雑さによって、高
品質で優れた実時間復調を生成することができるさらに
強力でさらに精巧な復調装置の開発が必要である。
【００１１】次の米国特許出願は本発明の適用に関連し
た事項を開示しているので、参考文献としてここに記載
している。
【００１２】1992年５月12日、Youngky Kim 氏による07
/881,938号明細書（Demodulator for Symbols Transmit
ted Over a Cellular Channel ）。
【００１３】1992年５月12日、Youngky Kim 氏による07
/881,937号明細書（Diversity Combiner with MLSE for
Digital Cellular Radio ）。
【００１４】最大尤度の一連の推定手段として機能する
実際的に改善されたアルゴリズム変調手順は、上記参照
した特許明細書に開示されている。そのアルゴリズム
は、従来技術に関連した減少した計算の要求によって改
善した変調実行を供給する。しかしながら、それによっ
て減少した計算の要求レベルは、依然として現在利用で
きるデジタル信号プロセッサの計算容量を越えるもので
ある。
【００１５】本発明は、前記の復調アルゴリズム手順あ
るいは同様の比較的複雑な復調アルゴリズム手順を実行
する効率的で市販の実際的なシステムを開発することを
目的とする。
【００１６】
【課題を解決するための手段】本発明によって変調器は
セル通信システムにおけるベース局受信機が提供され、
それは多重状態の最大尤度シーケンス推定装置（ＭＬＳ
Ｅ）を使用して復調手順を実時間で実行し、データフレ
ームにおける連続した各スロットにおける連続したデー
タグループを復調するために繰返し実行する送信伝送ダ
イバーシティ信号を受信し、瀘波する手段および複数の
デジタル信号プロセッサを具備する。ＭＬＳＥは、分岐
距離、通路距離、トレースバックおよびチャンネル推定
部分を含んでいる多重計算部分を有し、それらは各デー
タグループにおけるデータを復調するために各シンボル
において予め定められた順序で実行され、予め定められ
た方法でプロセッサ間を区分する。予め定められた部分
からの出力データが復調手順による時間順序の計算のた
めの他の予め定められた部分への入力データとして供給
されることを可能にするプロセッサをデータリンクする
手段が設けられる。少なくとも第１のプロセッサはそれ
への入力として供給される瀘波されたダイバーシティ信
号の少なくとも１つを有し、分岐距離の計算を行うため
に分岐距離部分を実行する手段を有する。少なくともプ
ロセッサの出力は、次のデコードのために復調された１
出力を生成する。
【００１７】
【実施例】本発明の好ましい形態のセル通信システム10
が図１に示されている。システム10は、都市領域の全部
あるいは一部のような限定された地理的範囲において動
作する。
【００１８】セルシステム10は、４つの移動無線装置12
Ａ乃至12Ｄによって表されるような多数の移動電話装置
を含む。通信リンクは、移動無線装置12Ａ乃至12Ｄと移
動無線装置が位置している通信セル用のベース局との間
に設定される。図面においては２つのベース局14Ａおよ
び14Ｂが示されている。
【００１９】ダイバーシティアンテナＡ１，Ｂ１および
Ａ２，Ｂ２の各対は、送信移動無線装置からダイバーシ
ティ信号を受信するためにベース局に設けられている。
この実施例において、ダイバーシティ信号はエラーを除
去するように処理され、本発明による高品質の復調され
た音声信号を発生する。
【００２０】ベース局制御装置16は、ベース局14Ａおよ
び14Ｂの動作の調節および公共電話システム18と通信リ
ンクを設定することによってシステム操作機能を行う。
【００２１】図２に示されるように、ベース局14Ａある
いは14Ｂの回路は、ダイバーシティアンテナＡおよびＢ
から信号を受信する低雑音増幅器20を有するＲＦ受信機
を含む。次に、逓降変換モジュール22はＲＦからベース
帯域への信号逓降変換を供給し、信号サンプリング手順
によってアナログ対デジタル変換を行う。
【００２２】逓降変換モジュール22からの出力デジタル
信号は、もとの変調された信号が復調される復調器手段
すなわち復調器モジュール24に供給される。もとの送信
された信号はπ／４シフトされた差コード化された直角
位相シフトキーを使用して変調される。
【００２３】復調器手段24は、優れた比較的複雑な復調
アルゴリズムが現在の技術のプロセッサハードウェアに
よって実時間で費用に対して効果的に実行されるという
点で改善された復調を行うために本発明によって構成さ
れる。結果として、セルベース局製品が製造され、競争
的な価格で市場に供給され、同時に優れた復調特性、高
品質の音声チャンネル、および拡張したシステム通信カ
バー範囲および使用者容量を提供する。
【００２４】復調器手段24は、前述されたＴＤＭＡシス
テムのようなデジタルセル通信システムにおいて使用さ
れることができる。半分割合のＤＳＩ ＴＤＭＡシステ
ムは、フレームスロットにおける伝送時間の使用を処理
することにおける音声付勢検出の使用によってシステム
容量を効果的に増加する。
【００２５】復調器24の出力は、ビットエラーが検出さ
れ、前方エラー補正が復調された信号に供給されるデコ
ーダ／制御装置モジュール26に結合される。復調され、
補正された信号は、ベース局制御装置16において音声処
理するために生成されて送られる。デコーダ／制御装置
モジュール26はまたハイレベル制御およびシステム操作
をベース局回路に対して行う。
【００２６】前述されたように、音声信号（特に接続さ
れた移動無線装置から発生される）は、任意の他の電話
あるいは移動無線装置への接続のために公共電話システ
ム18に結合される。接続された電話からの戻り音声信号
は、もとの接続された移動無線装置への伝送のためにベ
ース局送信回路（図示されていない）によって処理され
る。
【００２７】［時分割多重化システム用デジタル信号構
造］図９のＡに示されるように、好ましい実施例におい
て使用可能なＴＤＭＡシステム用のデジタル信号におけ
る各デジタルフレーム30は４０ミリ秒の持続時間を有
し、それぞれ６．６７ミリ秒の持続時間を有する６つの
スロットを含む。合計で１９４４のビットあるいは９７
２のシンボルはフレーム30において供給される。
【００２８】各シンボルは位相信号を表し、それに応じ
て位相信号のｘおよびｙの値を限定する１対のビットを
含む。
【００２９】データは、図９のＢに示されるようにデジ
タルフレーム30にフォーマット化される。データフィー
ルドは、上記されたデータフィールドに含まれるシンボ
ルによって示されるようにフレーム30の時間線に沿って
連続して配置される。
【００３０】例えば、第１のデータフィールドは、列挙
されたデータフィールドコードに示されるような監視時
間を供給するように作用する１乃至３と符号がつけられ
た第１の３つのシンボルを含む。利用者情報は、６７の
シンボル29乃至95を有するデータフィールドに含まれ
る。
【００３１】［復調器回路］好ましい実施例の復調器手
段24は、図３に詳細に示されている。２つのアンテナか
ら発生するダイバーシティ信号は、信号サンプリング手
順によってアナログ形式からデジタル形式に変換され
る。サンプルは、１シンボルにつき４つのサンプルを供
給するために４倍のシンボル率で生成されることが好ま
しい。
【００３２】結果として生ずるダイバーシティサンプル
信号はフィルタプロセッサ40の入力に供給され、整合さ
れたフィルタ処理が信号の値に適用される。
【００３３】複数の現在の現在のデジタル信号プロセッ
サ（ＤＳＰ）は、本発明による改善された信号復調に必
要とされる多量で複雑な調整されたデータ処理を提供す
るために集合的に使用されることが好ましい。例えば、
モトローラ９６００２プロセッサのような合計で４つの
ＤＳＰ42，44，46および48が使用される。本発明の他の
適用において、他のＤＳＰハードウェア構成は、特別な
適用の必要性および本発明の適用時の技術状態によって
使用される。
【００３４】ＤＳＰ42乃至48は、共用する２重ポートＲ
ＡＭメモリ50によって結合されることが好ましい。さら
に、ＤＳＰ42乃至48はデータバスリンク52，54および56
によって互いに連鎖されている。結果として、各ＤＳＰ
はデータバスリンクあるいは２重ポートＲＡＭ50を介し
て互いにＤＳＰに直接結合される。
【００３５】フィルタＤＳＰ40は、入力としてデータリ
ンク58および60によってＤＳＰ42および46にそれぞれ転
送されるアンテナＡおよびＢ用のそれぞれ整合されフィ
ルタされた出力信号を生成する。一般に、ＤＳＰ42乃至
48は機能的に区分され、パイプラインによる実行手順に
よって共同してプログラムされ、本発明の特徴である経
済的な製品特性利点へ導く実時間復調を生ずる。復調さ
れた出力信号は、図２に記載されるようにモジュール26
によってデコードするために出力バス62上に生成され
る。
【００３６】［アルゴリズム復調手順］図４において、
復調器手段24によって実行されることが好ましい基本的
なアルゴリズム復調手順70を示す概観フローチャートが
示されている。手順70は、多重状態のビタビトレリスア
ルゴリズムに基づいた最大尤度シーケンス推定装置を構
成し、さらに参照された別出願明細書に開示された４状
態ビタビアルゴリズムの形態でＭＬＳＥを構成すること
が好ましい。
【００３７】ＭＬＳＥの動作において、好ましい４状態
のビタビアルゴリズムは、１６状態のビタビアルゴリズ
ムのような従来の通常のＭＬＳＥモジュールよりも可成
り小さい計算パワーが必要であるに過ぎない。しかしな
がら、前述されたように、好ましい４状態のビタビアル
ゴリズムは現在のＤＳＰ装置によって供給される以上の
計算パワーを必要とする。本発明は、通常、現在のＤＳ
Ｐハードウェアを有する多重状態（すなわち、４状態、
１６状態、６４状態およびそれ以上）のＭＬＳＥあるい
はビタビアルゴリズムを実行し、特に現在入手可能なＤ
ＳＰハードウェアを有する好ましい４状態ビタビアルゴ
リズムを商業上競争的な価格で実行することを可能にす
る。
【００３８】復調手順70は、共に得られるＤＳＰ42乃至
48によって実行される手順ステップの一般的な説明であ
る。手順70は、復調されるデータを含む連続して受信さ
れたシンボルグループに対して繰返して実行される。手
順70における反復計算は、現在のシンボルグループ内の
連続的なシンボルに関して行われる。
【００３９】チャンネル推定値はブロック72において初
期化され、各シンボルにおいてブロック74はアンテナＡ
およびＢによって受信されるダイバーシティ信号に対す
る整合され瀘波されたサンプル値の現在のセットを得
る。
【００４０】次に、分岐距離（ＢＭ）はブロック76にお
いてアンテナＡおよびＢに対するビタビトレリスの全分
岐に対する尤度を基準として計算される。ＢＭの計算
は、本質的に、１シンボル期間における各状態から次の
シンボル期間における他の状態への可能な移行の重みづ
けである。このステップは整合されたフィルタサンプル
値およびチャンネル推定値を入力するときに使用し、４
状態のトレリスにおけるすべての可能な分岐距離を計算
する。したがって、ステップ76は復調器手段24上の非常
に実質的な処理負荷を強要する。
【００４１】それから通路距離（ＰＭ）がブロック78に
おける２つの分岐距離出力から計算され、トレースバッ
ク（ＴＢ）が４つの可能な状態の最良のものをＰＭ出力
から決定するためにブロック80によって実行される。Ｐ
Ｍの計算は、本質的に、トレリスにおけるそれぞれ可能
な通路の最後のＰＭおよび現在の分岐距離の各ノードの
重みづけである。最良の通路距離は最低の通路距離であ
る。
【００４２】トレースバック手順は、フェーディングチ
ャンネルの考慮のための２つのシンボルの深さによって
実行されることが好ましい。ハード決定ビットは、最良
の通路距離にわたる２つのシンボルのトレースバックに
よって定められる。
【００４３】グループとしてステップ76，78および80は
４状態のビタビ等化器を構成する。記載された計算の実
行において、等化器は多重通路の歪みを補正する。
【００４４】トレースバックの後、トレースバックされ
たシンボル期間の整合され、瀘波されたサンプルおよび
現在のシンボル期間におけるＴＢステップ80によって計
算されたハード決定ビットは、新しいチャンネル推定値
の計算のためにブロック82に供給される。チャンネル推
定値は、チャンネルの性質が予測され、特に補償がチャ
ンネルの物理的な状態における変化から生じるチャンネ
ルの性質における変化によって生じられる変化に対して
行われることを可能にするチャンネルパラメータの推定
値を提供する。周波数および位相の歪みから生じるチャ
ンネルの障害は、歪みパラメータの計算された値によっ
て補償される。
【００４５】新しいチャンネル推定値は、復調手順70内
のビタビトレリス計算の次の反復における分岐距離の計
算におけるチャンネルの性質の変化の補償における使用
のためにブロック82からブロック76にフィードバックさ
れる。
【００４６】ブロック80からのトレースバック出力は、
ソフトな決定（ＳＤ）ブロック84への入力としてブロッ
ク78からの通路距離出力と共に付加的に供給される。通
常、ＳＤブロック84は、トレースバック80によって生成
される確かな０および１のビットから予め定められた値
の範囲内で比例した値を生成する。通常、ソフトな決定
手順は、それに適用可能な決定された信頼係数によって
それぞれ確かなビットに比例する。
【００４７】復調手順70は、連続するデータシンボルが
処理されるときにソフトな決定出力をデコーダモジュー
ル26に送る出力ブロック84を有する。各データグループ
が処理された後、復調手順70は終了され、次のデータグ
ループが受信され始めるまで次の実行を待つ。
【００４８】［区分］現在の技術のプロセッサハードウ
ェアによる復調手順70の実行は、手順70における手順機
能の区分およびステップの実行のパイプラインを組合わ
せた実行により多重デジタル信号プロセッサの使用によ
って前述されたような特性および経済的な改善を行うこ
とによって可能にされる。好ましい実施例におけるＤＳ
Ｐ42乃至48の手順70の効果的な実行に関して、要求され
た全処理パワーは減少される。
【００４９】区分され、パイプラインによる手順機能の
実行による多重ＤＳＰの使用は、復調手順70の実時間の
実行に必要とされる全処理パワーを供給する。単一の現
在の技術のプロセッサチップでこの目的のために必要と
される処理パワーのレベルを有するものはない。
【００５０】機能の区分は多重ＤＳＰ間の処理負荷を平
衡にし、データ転送の量および周波数を制限するために
実行されることが好ましい。
【００５１】以下の表および図５は、本実施例における
好ましい区分を供給する。
【００５２】 ＤＳＰ１ ＤＳＰ２ ＤＳＰ３ ＤＳＰ４ ＢＭ−Ａ ＰＭ ＢＭ−Ｂ ＳＤ ＣＥ−Ａ ＴＢ ＣＥ−Ｂ 入力サンプル信号ＡおよびＢはＤＳＰ１ 42 およびＤＳ
Ｐ３ 46 にそれぞれ供給され、各ＢＭの計算に使用され
る。ＰＭおよびＴＢの手順は共に、ＤＳＰ２ 44 におい
て実行される。ＳＤの計算は、出力値がバス62によって
デコーダに直接供給されることを可能にするＤＳＰ４ 4
8 において実行される。
【００５３】［パイプライン］復調手順70の効果的で実
時間の実行を行い、復調手順70の処理パワー要求を満た
すために現在の技術のプロセッサハードウェアの使用の
実現に貢献するため、手順70におけるステップの実行は
パイプラインによることが好ましい。ビタビトレリスの
成長は開始状態、定常状態および最終状態に対して異な
るので、複数のパイプラインの相違が３状態に対して使
用される。
【００５４】実時間復調手順70は、各フレームスロット
における３つのデータグループあるいはフィールドのそ
れぞれに対して行われる。したがって、手順は各ＴＤＭ
Ａフレーム（図９のＡおよびＢ）において合計１８回実
行される。それぞれのランにおいて、復調手順70は開
始、定常および最終状態を通る。さらに、それぞれの流
れの間、計算ステップは連続する刻々の時間、すなわち
連続するシンボルにわたって繰返し実行される。
【００５５】パイプラインシステムは連続するシンボル
期間にわたって各シンボルに対する様々な計算作業を分
配し、論理的方法で実時間実行のために必要とされ、多
重ＤＳＰの処理パワーの平衡にされた効果的な使用を同
時に行う時に計算結果が利用できるようにする。復調手
順70のパイプラインの実行は図６乃至８における棒グラ
フによって示され、復調手順70の開始位相、定常位相お
よび最終位相90，92および94がそれぞれ示されている。
【００５６】棒グラフにおいて、時間は水平方向に伸
び、プロセッサ割込みによってマークされる連続するシ
ンボル期間に垂直な線で分割される。４つの行は、プロ
セッサＤＳＰ１，ＤＳＰ２，ＤＳＰ３およびＤＳＰ４に
対応して設けられる。各行において、棒は様々に標識付
けされ、区分された作業が４つのＤＳＰにおいて互いに
関連して実行される時を示すために変化する時間にわた
って伸びる。
【００５７】開始位相の主な特異な特徴は、開始状態が
開始時間において知られるので、分岐距離は既知の状態
から次のシンボルにおける４つのそれぞれの状態までを
計算されることだけが必要であることである。最終位相
において、主な特異な特徴は尾部のトレースバックが既
知の状態から行われることである。
【００５８】開始位相90はシンボル（ｎ−２）で始ま
り、次の先行するシンボル（ｎ−３）から生じる分岐距
離出力値は作業時間の棒96および98によって示されるよ
うにプロセッサＤＳＰ１およびＤＳＰ３における２つの
ダイバーシティチャンネルに対して初期化される。
【００５９】シンボル（ｎ−２）における残りの時間内
で、分岐距離ＢＭ１およびＢＭ２は作業時間の棒100 お
よび102 によって示されるように現在のシンボル（ｎ−
２）に対してプロセッサＤＳＰ１およびＤＳＰ３によっ
て計算される。同じ残りの期間において、通路距離ＰＭ
が作業時間の棒104 によって示されるようにシンボル
（ｎ−３）に対してプロセッサＤＳＰ２によって計算さ
れる。
【００６０】次のシンボル（ｎ−１）において、分岐距
離の計算ＢＭ１およびＢＭ２は作業時間の棒106 および
108 によって示されるようにプロセッサＤＳＰ１および
ＤＳＰ３における現在のシンボル（ｎ−１）に対して計
算される。さらに、シンボル（ｎ−２）に対する通路距
離ＰＭがプロセッサＤＳＰ２によって計算される。
【００６１】開始位相90の最終シンボル（ｎ）におい
て、分岐距離は棒112 および114 によって示されるよう
に現在のシンボル（ｎ）に対してプロセッサＤＳＰ１お
よびＤＳＰ３によって計算される。プロセッサＤＳＰ２
はシンボル（ｎ−１）に対する通路距離を計算し、シン
ボル（ｎ−１）に対するトレースバックＴＢを計算し、
連続する作業時間の棒116 ，118 および120 によって示
されるようにトレースバックの計算から生じるハード決
定ビットＨＤを記録する。
【００６２】有効な（ｎ−１）のトレースバック出力に
よって、チャンネル推定計算ＣＥ１およびＣＥ２は、棒
122 および124 によって示されるように残り（ｎ）のシ
ンボル期間におけるプロセッサＤＳＰ１およびＤＳＰ３
によってシンボル（ｎ−１）に対して実行される。次の
シンボル（ｎ＋１）において使用されるチャンネル推定
パラメータは、シンボル（ｎ）の期間にシンボル（ｎ−
１）に対して計算されたチャンネル推定パラメータから
ほぼ予測される。
【００６３】復調手順70の開始位相は、シンボル（ｎ）
で終了する。定常位相92において、多重シンボルが生じ
るが、２つのシンボル（ｎ＋１）および（ｎ＋２）のみ
が復調手順70の定常状態の区分およびパイプラインを示
すために図７に表されている。
【００６４】シンボル（ｎ＋１）および（ｎ＋２）期間
中のプロセッサＤＳＰ１，ＤＳＰ２およびＤＳＰ３に関
する作業時間棒は、シンボル（ｎ）に関して記載された
パターンに従う。加えて、シンボル（ｎ＋１）における
ソフト決定の計算ＳＤはプロセッサＤＳＰ４によってシ
ンボル（ｎ−２）のハードビットから行われ、出力値は
前述されたように復調のために生成される。同様に、シ
ンボル（ｎ＋２）におけるソフト決定の計算はシンボル
（ｎ−１）のプロセッサＤＳＰ４によって実行される。
【００６５】復調手順70の最終位相94において、分岐距
離の計算は棒126 および128 によって示されるようにシ
ンボル（ｎ＋３）に対してシンボル（ｎ＋３）において
行われる。加えて、通路距離およびトレースバックの計
算は、それぞれ棒130 ，132，134 および136 によって
示されるようにシンボル（ｎ＋２）および（ｎ＋３）に
対してプロセッサＤＳＰ２によるシンボル（ｎ＋３）に
おいて行われる。最終のトレースバックの計算は、残り
のビットが既知の状態からトレースバックされることを
意味する尾部の計算である。
【００６６】プロセッサＤＳＰ４は、棒138 および140
によって示されるように両シンボル（ｎ−１）および
（ｎ）に対してソフト決定の計算を行う。最終シンボル
（ｎ＋４）において、プロセッサＤＳＰ４はシンボル
（ｎ＋１），（ｎ＋２）および（ｎ＋３）に関するソフ
ト決定の計算を行う。プロセッサＤＳＰ１，ＤＳＰ２お
よびＤＳＰ３はシンボル（ｎ＋４）においては未使用状
態（アイドル）ではなく、プロセッサＤＳＰ４が復調手
順70の次の実行の開始位相の第１のシンボルにおいて未
使用状態であるので、計算がパイプラインによるので終
了する実行の最終位相が次の実行の開始位相と重複され
ることは好ましい。換言すると、図６における棒96乃至
104 に対応する次の開始位相における第１のシンボルに
おいて実行される作業は、シンボル（ｎ＋４）における
プロセッサＤＳＰ１，ＤＳＰ２およびＤＳＰ３によって
実行される。
【００６７】図６乃至８に示されるグラフによって示さ
れるように、変調手順ステップは実時間の適切な時間順
序およびＤＳＰに対する合理的に平衡にされた計算負荷
によって実行される。改善された復調特性および改善さ
れたベース局の動作は、現在の技術のデジタル信号プロ
セッサによって費用に対して効果的に進歩的復調アルゴ
リズムを実行するために提供される可能出力の結果とし
て本発明によって提供される。
【００６８】好ましい実施例の前述の記載は本発明を示
すために説明されたものであり、開示した形態に本発明
を限定するものではない。
【００６９】本発明の適用において、変形および変化は
本発明の技術的範囲から逸脱することなしに当業者によ
って行われることができる。本発明の技術的範囲は、特
許請求の範囲の記載によって限定される。
【図面の簡単な説明】
【図１】本発明が好ましい形態で実施されるセル通信シ
ステムのブロック図。
【図２】図１のシステムに含まれるベース局の回路のサ
ブシステムのブロック図。
【図３】図２のベース局回路に含まれ、本発明によるプ
ロセッサ間通信リンクを多重プロセッサハードウェア構
造を使用している復調器回路の好ましい実施例のブロッ
ク図。
【図４】本発明の好ましい実施例における図３の復調器
によって使用される復調手順によって実行される基本的
な機能を表しているフローチャート。
【図５】図２に示される復調器の多重プロセッサ間の実
行に関する復調手順の好ましい区分を示す図。
【図６】全てのシンボル期間における開始状態、定常状
態および最終状態中に復調器によって使用されるパイプ
ラインの概略図。
【図７】全てのシンボル期間における開始状態、定常状
態および最終状態中に復調器によって使用されるパイプ
ラインの概略図。
【図８】全てのシンボル期間における開始状態、定常状
態および最終状態中に復調器によって使用されるパイプ
ラインの概略図。
【図９】ＴＤＭＡ時間フレームの構造の概略図および移
動無線局とベース局との間の通信に関する各スロットに
おいて使用されるデータフィールドフォーマットを示す
図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヤンキー・キム アメリカ合衆国、メリーランド州、ノー ス・ポトマック、セトラーズ・ランディン グ・ウエイ 14505 (72)発明者 ヒープ・ファム アメリカ合衆国、メリーランド州、ゲイザ ーズバーグ、ビリングスゲイト・コート 10

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 多重状態最大尤度シーケンス推定器を使
    用する復調手順を実行し、データフレームにおいて連続
    した各スロットにおける連続したデータグループを復調
    するために繰返し実行する複数のデジタル信号プロセッ
    サを具備し、 前記多重状態最大尤度シーケンス推定器は各データグル
    ープにおけるデータを復調するために各シンボルにおい
    て予め定められた順序で実行され、予め定められた方法
    で前記デジタル信号プロセッサ間を区分する分岐距離、
    通路距離、トレースバックおよびチャンネル推定部分を
    含んでいる多重計算部分を有しており、 さらに、予め定められた部分からの出力データが復調手
    順にしたがった時間順序による計算に対して他の予め定
    められた部分への入力データとして供給されることを可
    能にする前記プロセッサをデータリンクする手段を備
    え、 前記プロセッサの少なくとも第１のものは入力として供
    給されるデータ信号を有し、分岐距離計算を行うために
    分岐距離部分を実行する手段を有し、 少なくとも前記プロセッサの１出力は次の復調のために
    復調された出力を生成することを特徴とする通信システ
    ムにおけるベース局受信機用復調器。
JP5256176A 1992-10-13 1993-10-13 パイプラインによる区分された復調手順を使用するデジタルセルベース局用多重プロセッサ復調器 Pending JPH06224885A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US960343 1992-10-13
US07/960,343 US5390215A (en) 1992-10-13 1992-10-13 Multi-processor demodulator for digital cellular base station employing partitioned demodulation procedure with pipelined execution

Publications (1)

Publication Number Publication Date
JPH06224885A true JPH06224885A (ja) 1994-08-12

Family

ID=25503067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5256176A Pending JPH06224885A (ja) 1992-10-13 1993-10-13 パイプラインによる区分された復調手順を使用するデジタルセルベース局用多重プロセッサ復調器

Country Status (11)

Country Link
US (1) US5390215A (ja)
EP (1) EP0593404B1 (ja)
JP (1) JPH06224885A (ja)
KR (2) KR100105052B1 (ja)
AT (1) ATE174166T1 (ja)
AU (1) AU653901B2 (ja)
CA (1) CA2108238A1 (ja)
DE (1) DE69322364T2 (ja)
FI (1) FI934506A7 (ja)
NO (1) NO933679L (ja)
TW (1) TW241423B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790606A (en) * 1994-01-11 1998-08-04 Ericsson Inc. Joint demodulation using spatial maximum likelihood
US5566209A (en) * 1994-02-10 1996-10-15 Telefonaktiebolaget Lm Ericsson Transceiver algorithms of antenna arrays
FI96259C (fi) * 1994-03-28 1996-05-27 Nokia Telecommunications Oy Dekoodausmenetelmä
US6137843A (en) * 1995-02-24 2000-10-24 Ericsson Inc. Methods and apparatus for canceling adjacent channel signals in digital communications systems
US5729558A (en) * 1995-03-08 1998-03-17 Lucent Technologies Inc. Method of compensating for Doppler error in a wireless communications system, such as for GSM and IS54
US5822341A (en) * 1995-04-06 1998-10-13 Advanced Hardware Architectures, Inc. Multiport RAM for use within a viterbi decoder
US6035007A (en) * 1996-03-12 2000-03-07 Ericsson Inc. Effective bypass of error control decoder in a digital radio system
GB2333014A (en) * 1997-12-31 1999-07-07 Samsung Electronics Co Ltd Virerbi equalizer using dsp's
US6535497B1 (en) * 1998-05-11 2003-03-18 Telefonaktiebolaget Lm Ericsson (Publ) Methods and systems for multiplexing of multiple users for enhanced capacity radiocommunications
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US7027786B1 (en) 1998-10-21 2006-04-11 Parkervision, Inc. Carrier and clock recovery using universal frequency translation
US6560301B1 (en) 1998-10-21 2003-05-06 Parkervision, Inc. Integrated frequency translation and selectivity with a variety of filter embodiments
US7039372B1 (en) * 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US6542722B1 (en) * 1998-10-21 2003-04-01 Parkervision, Inc. Method and system for frequency up-conversion with variety of transmitter configurations
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US6813485B2 (en) * 1998-10-21 2004-11-02 Parkervision, Inc. Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same
US6347124B1 (en) * 1998-10-29 2002-02-12 Hughes Electronics Corporation System and method of soft decision decoding
US6853690B1 (en) * 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US6873836B1 (en) * 1999-03-03 2005-03-29 Parkervision, Inc. Universal platform module and methods and apparatuses relating thereto enabled by universal frequency translation technology
US6879817B1 (en) * 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US7110435B1 (en) 1999-03-15 2006-09-19 Parkervision, Inc. Spread spectrum applications of universal frequency translation
US7693230B2 (en) * 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US7110444B1 (en) * 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US7072390B1 (en) 1999-08-04 2006-07-04 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments
KR100346152B1 (ko) 1999-09-17 2002-08-01 주식회사 하이닉스반도체 코드 분할 다중 접속방식의 이동통신 기지국 시스템
US7082171B1 (en) * 1999-11-24 2006-07-25 Parkervision, Inc. Phase shifting applications of universal frequency translation
US7292835B2 (en) 2000-01-28 2007-11-06 Parkervision, Inc. Wireless and wired cable modem applications of universal frequency translation technology
US7010286B2 (en) * 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
AU2001259767A1 (en) 2000-05-15 2001-11-26 Virginia Tech Intellectual Properties, Inc. Method and system for overloaded array processing
US7554508B2 (en) 2000-06-09 2009-06-30 Parker Vision, Inc. Phased array antenna applications on universal frequency translation
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7010559B2 (en) 2000-11-14 2006-03-07 Parkervision, Inc. Method and apparatus for a parallel correlator and applications thereof
JP3992952B2 (ja) 2001-09-10 2007-10-17 株式会社日立製作所 記憶制御装置およびその運用方法
US7072427B2 (en) * 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7085335B2 (en) * 2001-11-09 2006-08-01 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7321640B2 (en) * 2002-06-07 2008-01-22 Parkervision, Inc. Active polyphase inverter filter for quadrature signal generation
US7379883B2 (en) * 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
GB2395871B (en) 2002-11-28 2006-01-11 Toshiba Res Europ Ltd Signal estimation methods and apparatus
JP5105834B2 (ja) * 2006-11-17 2012-12-26 キヤノン株式会社 制御装置及びその制御方法、通信装置及びその制御方法、通信システム、及び、プログラム
US8369356B2 (en) * 2007-03-21 2013-02-05 Qualcomm Incorporated Dynamic management of receiver resources

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885757A (en) * 1987-06-01 1989-12-05 Texas Instruments Incorporated Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks
US5010558A (en) * 1988-09-29 1991-04-23 Harris Corporation Data overlap decoder
US5272726A (en) * 1990-07-31 1993-12-21 Nec Corporation Blind type sequence estimator for use in communications system
US5151904A (en) * 1990-09-27 1992-09-29 The Titan Corporation Reconfigurable, multi-user viterbi decoder

Also Published As

Publication number Publication date
AU4891893A (en) 1994-05-05
DE69322364T2 (de) 1999-06-17
EP0593404A1 (en) 1994-04-20
KR960007810B1 (ko) 1996-06-12
FI934506A0 (fi) 1993-10-12
NO933679D0 (no) 1993-10-12
KR940010561A (ko) 1994-05-26
DE69322364D1 (de) 1999-01-14
CA2108238A1 (en) 1994-04-14
TW241423B (ja) 1995-02-21
FI934506L (fi) 1994-04-14
KR100105052B1 (en) 2000-11-01
EP0593404B1 (en) 1998-12-02
US5390215A (en) 1995-02-14
FI934506A7 (fi) 1994-04-14
NO933679L (no) 1994-04-14
ATE174166T1 (de) 1998-12-15
AU653901B2 (en) 1994-10-13

Similar Documents

Publication Publication Date Title
JPH06224885A (ja) パイプラインによる区分された復調手順を使用するデジタルセルベース局用多重プロセッサ復調器
EP0952711B1 (en) Joint maximum likelihood sequence estimator with dynamic channel description
JP5070368B2 (ja) 周波数を過剰使用して２以上のユーザからの同時送信を可能とする方法
CN101056130B (zh) 在无线接收机中进行信号处理的方法和系统
US5901185A (en) Systems and methods for data-augmented, pilot-symbol-assisted radiotelephone communications
JP5367165B2 (ja) 直交周波数分割多重−マルチ入力マルチ出力システムの復調方法及び復調器
US6151484A (en) Communications apparatus and methods for adaptive signal processing based on mobility characteristics
US5319677A (en) Diversity combiner with MLSE for digital cellular radio
CA2252664C (en) Method and apparatus for data transmission using multiple transmit antennas
US5235621A (en) Receiver systems
US6947715B2 (en) VOFDM receiver correlation matrix processing using factorization
KR0137129B1 (ko) 정보신호 전송 및 수신방법
CN101491045A (zh) 干扰消除接收器及方法
EP0477183B1 (en) Space-diversity digital radio mobile receiver and relevant process
US6353630B1 (en) Method for the parameterization of a reception means as well as a corresponding reception means and radio station
US7340016B2 (en) Equalizers for multi-branch receiver
CN101630961A (zh) 频偏估计设备、方法和通信装置
US7277380B2 (en) Synchronization of an orthogonal frequency division multiplexing (OFDM) receiver
CN103501218B (zh) 一种基于资源复用的多载波自适应解调方法
JPH05335893A (ja) 等化方法及び装置
CN119070865A (zh) 一种适用于xl-mimo系统的混合分布式基带处理架构及方法
JPH05152893A (ja) 適応等化器
Smith et al. Implementation of an experimental modem for cellular mobile radio channels
JPH0918396A (ja) 無線通信装置およびその送信ダイバーシチ回路
JPH09233006A (ja) フェージング等化器