JPH06230979A - 改良されたシステム管理方法および装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 システム管理機能を改善する。 【構成】 システム管理ルーチンのためのアドレス範囲
をプログラム時に定義する。システム管理割り込みを受
けると、マイクロプロセッサ１２は、システム管理ルー
チンの開始に際して常に影響を受けるそのプロセッサの
状態情報を格納し、その他の情報は、システム管理ルー
チンに付随する時間的オーバヘッドが最小となるように
格納される。また、付加的機能として次の機構を有す
る。（ａ）システム管理モード（ＳＭＭ）動作中におけ
るマスク不可機割込み（ＮＭＩ）の処理を可能にするＮ
ＭＩ ＥＮＡＢＬＥ機構；（ｂ）ハッカーやビールス等
によるＳＭＭ空間またはＳＭＭルーチンへの不正なアク
セスを防ぐＳＭＩ ＬＯＣＫ機構；（ｃ）周辺装置のパ
ワーアップのため等、ＳＭＩルーチンへのトラップに帰
結するＩ／Ｏ動作のトランスペアレントなリトライをＩ
／Ｏ情報（オペランド、サイズ、及びポートアドレス）
で容易にすることを可能にするＩ／Ｏバッファリング機
構；

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、一般に電子回路に関
し、特に、システム管理モード（ＳＭＭ）中におけるＮ
ＭＩの認識、Ｉ／Ｏトラップに応答してのＳＭＭ空間Ｉ
／Ｏポート情報におけるバッファリング、ソフトウェア
命令によるＳＭＭの起動、およびＳＭＭコンフィギュレ
ーション制御のロッキングのための付加機能を含むシス
テム管理機能を備えたマイクロプロセッサに関する。

【０００２】

【従来の技術】コンピュータシステムにおけるアプリケ
ーションプログラムの実行中に、そのアプリケーション
プログラムとは無関係に特定のファンクションを行うこ
とが望ましい場合がある。例えば、ラップトップシステ
ムにおいては、あるアプリケーションプログラムの実行
中に、そのアプリケーションプログラムの動作にまった
く影響せずに行われることを必要とする電源管理ファン
クションがある場合がある。

【０００３】これに関して、（例えば Austin, Texasの
Advanced Micro Devices 社製 Am3865 SXLV や、 Sant
a Clara, Californiaのインテル社製 Intel 386SLマイ
クロプロセッサ・スーパーセットのように）、システム
管理割込み（System Management Interrupt:ＳＭＩ）を
備えたマイクロプロセッサがある。このＳＭＩは、マス
クできないものであり、一般にマスク不可割込み（non-
maskable interrupt：ＮＭＩ）よりも高いプライオリテ
ィを有している。 Intelのマイクロプロセッサ・スーパ
ーセットは、ＳＭＩを受けると、システム管理ＲＡＭ
（ＳＭ−ＲＡＭ）アドレス空間を０３００００Ｈ−０３
ＦＦＦＦＨのメモリ空間にマップする。マイクロプロセ
ッサの現在の状態に関するすべての情報は、アドレス３
ＦＦＦＦＨに始まりスタック状に続くＳＭ−ＲＡＭ領域
に退避される。そして、 Intelマイクロプロセッサ・ス
ーパーセットは、アドレス０３００００Ｈにおいて実モ
ードでの実行を開始する。再開（ＲＳＭ）命令が実行さ
れると、プロセッサの以前の状態が復元され、プログラ
ムの実行が継続する。

【０００４】ＳＭ−ＲＡＭは、専用のＲＡＭであって
も、主記憶装置の一部であってもよい。しかしながら、
Intelマイクロプロセッサ・スーパーセットにおいて
は、ＳＭ−ＲＡＭは、３００００Ｈと３ＦＦＦＦＨとの
間のアドレス空間を占めなければならない。このアドレ
ス空間は、ＳＭＩ割込みが生じたとき、または、ビット
（ＯＭＤＣＲレジスタのビット３）が所定の値に設定さ
れた場合にのみ、アクセス可能である。専用のアドレス
空間を設けるのは、アプリケーションプログラム、ＢＩ
ＯＳ、オペレーティングシステム、または他の並行して
実行されているプログラムによる不注意な重ね書きから
ＳＭＩプログラムを保護するためである。ＳＭＩハンド
ラが実行を終了すると、 Intel SL マイクロプロセッサ
・スーパーセットは、システム管理メモリからＣＰＵの
状態を復元し、通常のメモリをアクセス可能にし、ＳＭ
−ＲＡＭをアクセス不可能にする。

【０００５】

【発明が解決しようとする課題】従来技術のＳＭＩシス
テムには、幾つかの本質的な問題点がある。まず、ＳＭ
Ｉアドレス空間の管理に対する柔軟性が、開始ロケーシ
ョンについてもまたＳＭ−ＲＡＭの大きさについても備
わっていない。結果として、ＳＭＩに割り当てられたア
ドレス空間が大きすぎてＲＡＭの記憶場所を無駄にした
り、または、小さすぎてＳＭＩハンドラの有用性を限ら
れたものにしてしまう場合がある。また、従来技術の解
決策においては、ＳＭＩ割込みを受けると、自動的にＣ
ＰＵの全状態を格納する。結果として、そのＳＭＩルー
チンがマイクロプロセッサの全状態を退避することを必
要とするかどうかに関わらず、各ＳＭＩが、情報を退避
するための大きな時間的オーバヘッドを要することにな
る。

【０００６】従来技術のＳＭＩシステムには、他にもい
くつかの問題点がある。まず、ＳＭＩルーチンがアクテ
ィブな間、ＮＭＩは認識されず、マイクロプロセッサ
は、通常、ＲＳＭをもちいてＳＭＩルーチンを出た後に
処理される１つ以上のＮＭＩ事象を格納することにな
る。しかし、状況によっては、パリティエラー等の破局
的障害をもたらすＮＭＩを認識することが望ましい場合
がある。第２に、周辺装置のパワーダウン／アップを実
現するためにＳＭＩを用いる際に、パワーダウンされた
周辺装置へのＩ／Ｏ命令が、その周辺装置をパワーアッ
プするＳＭＩハンドラへのトラップとなる。ストリング
命令等の場合に、トラップされたＩ／Ｏ命令のリトライ
は、プログラマにとって問題となりうる。第３に、ＳＭ
Ｉコンフィギュレーションは、例えば、ＳＭＩを可能に
し、記憶装置および／またはＳＭＩ空間の読みだし／書
込みを可能にする制御レジスタ値によって制御される。
ＳＭＩ動作は通常の動作システム保護機構の対象とはな
らないことから、ハッカーやビールス等のＳＭＩコンフ
ィギュレーション制御レジスタへの不正なアクセスが、
重大な保護欠陥をもたらす。そして第４に、従来技術の
システムにおいては、ＳＭＩは、ハードウェアＳＭＩ割
り込みによってのみ呼び出すことができる。

【０００７】したがって、高速で柔軟性があり、かつ便
利なＳＭＩの動作を実現したシステムの必要性が、当業
界において高まってきている。

【０００８】

【課題を解決するための手段】本発明による改良された
システム管理回路を有するマイクロプロセッサは従来の
マイクロプロセッサに関連した本質的な欠点を解消す
る。本発明において、マイクロプロセッサは公知のアド
レス空間内の外部メモリにアクセスする回路を有する。
アドレス空間内のアドレス範囲はシステム管理メモリを
特定するためにプログラム的に定義される。

【０００９】システム管理メモリ（ＳＭＭ）のためのア
ドレス範囲をプログラム的に定義することによって、Ｓ
ＭＭはＳＭＩルーチンに合わせて作られているので、過
剰なメモリ空間はＳＭＭによって浪費されないし、また
ＳＭＭは他のシステムやアプリケーション・プログラム
に影響しないマイクロプロセッサのアドレス空間の領域
において与えられることができる。

【００１０】本発明の第２の特徴において、プロセッサ
状態情報はＳＭＩリクエストをを受けるとプログラム的
に格納されるので、プログラマはどんなプロセッサ状態
情報がセーブされたかを制御することができる。好まし
い実施例においては、ＳＭＩサービスルーチンの開始に
常に影響されるあるプロセッサ状態情報は自動的に格納
される。本発明のこの特徴はＳＭＩサービスに関して係
わっている最小時間オーバヘッドを意味あるように減少
する。

【００１１】本発明は、マイクロプロセッサと記憶装置
とを含むコンピュータシステムであり、マイクロプロセ
ッサは通常モードまたはシステム管理モード（ＳＭＭ）
のいずれにおいても動作可能である。ＳＭＭモード動作
は、（ａ）ＳＭＭ動作中におけるＮＭＩの処理、（ｂ）
ＳＭＭ制御情報へのアクセスのロッキング、（ｃ）Ｉ／
Ｏトラップ情報の退避、および／または（ｄ）ソフトウ
ェア命令によるＳＭＭ動作の起動の特徴のうちの１つ以
上を選択的に含むものである。

【００１２】このマイクロプロセッサは、ＳＭＭ動作を
行うため、ＳＭＭルーチンを実行する際にもちいる記憶
装置の選択されたアドレス空間内にＳＭＭアドレス空間
を定義する回路と、ＳＭＩ信号に応答して、選択された
ＳＭＭ動作を行い、そしてマイクロプロセッサを通常動
作モードに戻すＳＭＭルーチンを呼び出すマイクロプロ
セッサ内の回路とを含んでいる。

【００１３】本発明の態様において、マイクロプロセッ
サは、ＳＭＭ動作中にＮＭＩの認識を選択的に可能にす
る回路を含んでおり、ＮＭＩが可能にされると、ＳＭＭ
ルーチンは対応するＮＭＩハンドラルーチンを実行する
が、ＮＭＩが可能にされないと、ＳＭＭルーチンはＮＭ
Ｉに応答せず、したがって、ＮＭＩ割り込みは、通常動
作への復帰後にのみ処理され得る。

【００１４】本発明の別の態様において、マイクロプロ
セッサは、ＳＭＭ動作を行うため、ＳＭＭルーチンを実
行する際にもちいる、記憶装置の選択されたアドレス空
間内のＳＭＭアドレス空間を含むＳＭＭ動作のためのＳ
ＭＭコンフィギュレーション情報を定義する回路と、Ｓ
ＭＭロック状態が可能にされた場合に、ＳＭＭルーチン
以外のアクティビティーＳＭＭコンフィギュレーション
情報を変えることを防ぐ回路とを含んでいる。

【００１５】本発明の別の態様において、マイクロプロ
セッサは、通常モード動作中に、一時レジスタに現在の
Ｉ／Ｏ動作についてのＩ／Ｏ情報を格納する回路と、Ｓ
ＭＩ信号に応答して、前記一時レジスタからのＩ／Ｏ情
報を含むＳＭＭアドレス空間内の選択されたマイクロプ
ロセッサ状態情報の格納を含む選択されたＳＭＭ動作を
行うＳＭＭルーチンを呼び出す回路とを含んでいる。こ
のＩ／Ｏ情報は、付随するオペランド、オペランドサイ
ズ、およびＩ／Ｏ動作のためのポートアドレスを含むこ
とが好ましい。

【００１６】本発明の別の態様において、マイクロプロ
セッサは、（ｉ）マイクロプロセッサ外部のＳＭＩ信
号、または（ii）通常モード動作中にマイクロプロセッ
サによって実行されているソフトウェアによって設定さ
れたＳＭＩ信号に応答して、選択されたプロセッサ状態
情報をプログラム可能に格納することを含む選択された
ＳＭＭ動作を行い、そしてマイクロプロセッサを通常モ
ード動作に復帰させるＳＭＭルーチンを呼び出す回路を
含んでいる。ＳＭＭルーチン中に退避されるマイクロプ
ロセッサ状態情報は、そのＳＭＭ動作がソフトウェアに
よって開始されたかどうかを示す情報を含むことが好ま
しい。

【００１７】本発明の技術的効果には、以下のことが含
まれる。ＮＭＩを処理する特徴が、破局的障害につなが
るかもしれないＮＭＩをＳＭＭ動作中に処理する柔軟性
をもたらしている。ＳＭＭをロッキングする特徴は、ハ
ッカーまたはビールス等によるＳＭＭ空間またはＳＭＭ
ルーチンへの不正なアクセスを防ぐ。Ｉ／Ｏバッファリ
ングの特徴が、周辺装置のパワーアップのため等のＳＭ
Ｍ動作後のＩ／Ｏ動作のトランスペアレントなりトライ
を容易にする。そして、ソフトウェアＳＭＭ命令が、Ｓ
ＭＭ動作の利用における付加的柔軟性をもたらしてい
る。

【００１８】本発明のより完全な理解のため、またさら
なる特徴および効果について、本発明の１つの実施例を
添付の図面と照らし合わせて詳細に説明する。なお、本
発明は、その請求の範囲内にあるすべての変更または変
化例を包含するものである。

【００１９】

【実施例】本発明の好ましい実施例およびその効果は、
図１−図７を参照することによって最もよく理解される
ものであり、各図において、同様または対応する部分は
同様の数字を用いて示す。図１は、コンピュータシステ
ムのブロック図である。コンピュータシステム１０は、
主記憶装置１４と、システム管理メモリ（ＳＭＭ）１５
（上述したＳＭ−ＲＡＭに類似したもの）と、ＢＪＯＳ
ＲＯＭ１６と、論理素子１８（一般に“チップセッ
ト”と呼ばれるもの）とに電気的に接続するマイクロプ
ロセッサ１２を備えている。マイクロプロセッサ１２
は、バス２０に接続している。バス２０は、図１におい
てキーボードコントローラ２２、ビデオコントローラ２
４、Ｉ／Ｏ回路機構２６およびディスクコントローラ２
８として示される幾つかの装置と通信するために用いら
れる。キーボードコントローラ２２は、キーボード２９
に接続している。ディスクコントローラ２８は、ハード
ディスク３０およびフロッピーディスク３２に接続して
いる。ビデオコントローラ２４は、表示装置３４に接続
している。任意の双対プロセッサ３５が、マイクロプロ
セッサ１２およびＢＩＯＳ１６に接続している。

【００２０】図１に示したコンピュータシステム１０
は、ＩＢＭパーソナルコンピュータおよびその互換機等
のパーソナルコンピュータに共通な汎用構造のものであ
る。ＢＩＯＳ１６（basic input／output system)は、
一般に、コンピュータシステム１０の基本的制御および
監視動作を行うための一連のプログラムを含む読みだし
専用メモリである。ＢＩＯＳ１６は、コンピュータ回路
機構と、ＣＰＵ１２によって実行されているアプリケー
ションソフトウェアとのインタフェースとして動作す
る。重要なことは、電力消費の観点から、電力消費削減
手続きを呼び出すかどうかを決定するために、ＢＩＯＳ
１６および論理機構１８が回路機構を監視することであ
る。例えば、ＢＩＯＳ１６および／または論理素子１８
は、素子装置３４を監視して、所定の時間にわたってそ
の出力に変化があったかどうかを監視することができ
る。無かった場合、（コンピュータシステム１０がポー
タブルコンピュータであるなら）、ＢＩＯＳ１６は、エ
ネルギーを節約するために、表示装置３４への電力を不
能にするための手続きを呼び出すことができる。また、
ＢＩＯＳ１６は、コンピュータシステム１０の動作に影
響を与えずにマイクロプロセッサをアイドル状態に置く
ことができるかどうかを判断するために、マイクロプロ
セッサ１２を監視する。例えば、マイクロプロセッサ１
２は、キーボードからの文字を待つためのルーチンを実
行している場合がある。この場合、マイクロプロセッサ
１２の動作を、キーが押されるまで中断することができ
る。

【００２１】ＳＭＭ１５は、主記憶装置の一部であって
もよいし、あるいは、図１に示すような別個の記憶装置
であってもよい。ＳＭＭ１５が別個の記憶装置である場
合、主記憶装置の対応するアドレス空間を、ＳＭＩ以外
の目的に使用することができる。図２は、マイクロプロ
セッサ１２の好ましい実施例における各サブ回路の詳細
なブロック図である。理解を容易にするために、マイク
ロプロセッサ１２を、 Intel社の８０Ｘ８６ファミリー
のプロセッサに対してピンコンパチブルかつインストラ
クションコンパチブルなマイクロプロセッサに関連させ
て説明する。しかし、本発明は、他のプロセッサにおい
ても、同様に用いることができる。

【００２２】マイクロプロセッサ１２は、コア回路機構
３６と、メモリ回路機構３８と、バスコントローラ４０
とからなる３個の主要な機能群を備えている。コア回路
機構３６は、内部データバス４４に接続する命令キュー
４２を含んでいる。命令キュー４２の出力端は、デコー
ド／シーケンス回路４７のデコーダ４６に接続してい
る。デコード／シーケンス回路４７は、シーケンサ５０
およびエクセプション・プロセッサ８６も含んでいる。
デコーダ４６は、マイクロコードＲＯＭ４８、エクセプ
ション・プロセッサ８６およびシーケンサ５０に接続し
ている。シーケンサ５０は、また、マイクロコードＲＯ
Ｍ４８と実行ユニット５２とに接続している。この実行
ユニットは、制限ユニット５４、乗算器ユニット５６、
加算器ユニット５８、シフトユニット６０、およびレジ
スタファイル６２を含んでいる。実行ユニット５２は、
マイクロコードＲＯＭ４８と、マルチプレクサ兼Ｉ／Ｏ
レジスタ回路機構６４とに接続している。メモリ回路機
構３８は、やはり実行ユニット５２に接続する線形アド
レスバス６８に結合するメモリ管理ユニット６６と、命
令／データキャッシュメモリ７０とを備えている。メモ
リ管理ユニット６６は、さらに内部データバス４４に接
続している。メモリ管理ユニット６６とキャッシュ７０
との間には、先取りユニット７２が接続している。バス
コントローラ４０は、データバッファ７４と、アドレス
バッファ７６と、制御回路機構７８とを含んでいる。デ
ータバッファ７４はデータＩ／ＯピンＤ３１−Ｄ０に接
続しており、アドレスバッファ７６はアドレスピンＡ３
１−Ａ２およびＢＥ３＃−ＢＥ０＃に接続している（こ
れは図示した３８６ＤＸバス構造に対してであり、３８
６ＳＸバス構造ではアドレスピンＡ２４−Ａ１およびＢ
Ｅ〔１：０〕を含むことになる）。データアドレスバス
８０は、メモリ管理ユニット６６と、キャッシュ７０
と、アドレスバッファ７６とを接続している。命令アド
レスバス８２は、先取りユニット７２と、キャッシュ７
０と、アドレスバッファ７６とを接続している。データ
バッファ７４は、内部データバス４４に接続している。
ＳＭＩ（システム管理割込み）およびＳＭＡＤＳ（シス
テム管理アドレス）ピンは、バス制御回路機構７８に接
続している。

【００２３】好ましい実施例においては、クロックモデ
ュール８４は、外部クロック信号（ＣＬＫ２）を受けと
り、ＣＬＫＡ（バスコントローラ４０に接続）と、ＣＬ
ＫＢ（メモリ回路機構３８およびコア回路機構３６に結
合）とを生成する。ＣＬＫＡおよびＣＬＫＢはともに、
ＣＬＫ２の２分の１の周波数のクロック信号である。ク
ロックモデュール８４は、バスコントローラ４０から制
御信号を受ける。この構造は、任意のプロセッサ動作の
中断に備えるためのものであり、１９９２年３月２７日
出願の Robert Maher 他による米国特許出願 Ser_- No.
０７／８５8,５７９“Microprocessor with Hardware C
ontrolled Power Management" に関連してより詳細に記
述されており、これをここにおいて本願に一体のものと
する。

【００２４】動作においては、命令は、メモリ管理ユニ
ット６６の制御のもとに、外部記憶装置から、マイクロ
プロセッサ１２によって受けとられる。よりよいパフォ
ーマンスのためには、命令／データ・キャッシュ７０
が、バスコントローラ４０を介して受けとった命令およ
びデータを保存する。各命令は、命令キューに格納さ
れ、それからデコード回路４６によってマイクロコード
に変換される。シーケンサは、デコーダ４６および実行
ユニット５２の制御のもとに、マイクロコードＲＯＭ４
８の次のアドレスをポイントする。実行ユニット５２
は、マイクロコードＲＯＭ４８の制御のもとに、情報を
処理する。

【００２５】図２のマイクロプロセッサ１２の、ＳＭＩ
リクエストに関連する動作を、図３のフローチャートに
基づいて説明する。ブロック８６において、ＳＭＩピン
がアクティブであることをサンプリングし、ＳＭＩサー
ビスルーチンに対するリクエストが示される。好ましい
実施例において、ＳＭＩピンにおける信号は、マイクロ
プロセッサ１２によって有効なリクエストとして認識さ
れるためには、少なくとも４ＣＬＫ２周期の間アクティ
ブでならなければならない。マイクロプロセッサ１２
は、以下の場合にのみ、ＳＭＩ割込み入力を認識する。
（１）ＡＭＩ入力ピンがアクティブであるとサンプリン
グされる。（２）後に説明するＳＭＭアクセスビットが
不能にされる。（３）プロセッサが、現在、ＳＭＩサー
ビスルーチンを実行していない。（４）ＳＭ４ビット
（表１）が、アドレス領域４をＳＭＭメモリ空間として
定義するように設定される。（５）アドレス領域４の大
きさが定義される（不能にされない）。ＳＭＩサービス
ルーチンの実行中においては、ＳＭＩピンは、ＲＳＭ命
令の実行まで、マイクロプロセッサ１２によって“Ｌ”
にされる。したがって、現在のＳＭＩサービスルーチン
が完了するまでは、外部ソースは、第２のＳＭＩを生成
することができない。

【００２６】ＳＭＩハンドシェークのタイミングを図４
に示す。このハンドシェークに際して、５つの有意な事
象が起こる。“ａ”において、ＳＭＩ＃入力ピンがアク
ティブ（Ｌ）になる。“ｂ”において、マイクロプロセ
ッサは、ＣＬＣＫフェーズ１の上昇端においてＳＭＩ＃
のアクティブをサンプリングする。“ｃ”において、Ｓ
ＭＩ＃アクティブをサンプリングした２ＣＬＫ２後に、
マイクロプロセッサは、ＳＭＩ＃ピンを出力端に切り換
え、それを“Ｌ”にする。“ｄ”において、マイクロプ
ロセッサは、ＲＳＭ命令が実行されてＳＭＩサービスル
ーチンの完了が示された後に、ＳＭＩ＃ピンを“Ｈ”に
する。“ｅ”において、マイクロプロセッサは、ＳＭＩ
＃ピンを“Ｌ”に駆動するのをやめ、次のＳＭＩ割込み
にそなえるために、ＳＭＩ＃ピンを入力端に切り換え
る。このシステムは、このピンが出力に換わった後にお
いて、ＳＭＩ＃ピンを非活動レベルに維持するようにさ
れている。

【００２７】このマイクロプロセッサは、図５のタイミ
ング図に関連して説明されるＩ／Ｏ周辺装置の電源管理
を容易にするために用いることのできるＳＭＩ Ｉ／Ｏ
トラップ機構を備えている。Ｉ／Ｏバスサイクルが発せ
られると、Ｉ／Ｏアドレスがアドレスバス上にもたらさ
れる。このアドレスは、外部論理素子によって復号する
ことができる。ＳＭＩハンドラに対するトラップが必要
な場合は、このＩ／ＯサイクルのＲＥＡＤＹ＃入力に戻
るすくなくとも３ＣＬＫ２エッジ以前に、ＳＭＩ＃入力
をアクティブにしなければならない。マイクロプロセッ
サは、Ｉ／Ｏ命令の実行に続いてＳＭＩ割込みハンドラ
に直ちにトラップし、Ｉ／Ｏ命令の完了と、ＳＭＩサー
ビスルーチンの入るのとの間においては、他の命令が実
行されることはない。Ｉ／Ｏトラップ機構は、双対プロ
セッサのアクセス中はアクティブではない。ＳＭＡＤＳ
＃ファンクショナル・タイミング、出力遅延時間および
フロート遅延時間は、主メモリ・アドレスストローブ
（ＡＤＳ＃）タイミングと同一である。ＳＭＩ＃入力セ
ットアップおよびホールド時間は、ＮＭＩおよびＩＮＴ
Ｒ入力のタイミングと同一である。ＳＭＩ＃出力フロー
ト遅延時間は、アドレスバス出力のタイミングと同一で
ある。

【００２８】再び図３において、マイクロプロセッサ１
２は、有効なＳＭＩリクエストを受けとると、ブロック
８８において、ＳＭＩピンを“Ｌ”に駆動する。このサ
ービスルーチン中には、マイクロプロセッサ１２からの
ＳＭＡＤＳ出力がアクティベート（“Ｌ”に保持）され
て、現在のバスサイクルがＳＭＭアクセスであること
と、ＳＭＭアドレスがＣＰＵアドレスバス上にあること
（３８６ＤＸバス構造についてはＡ３１−Ａ２およびＢ
Ｅ〔３：０〕、または３８６ＳＸバス構造についてはＡ
２３−Ａ１およびＢＥ〔１：０〕）とを示す。

【００２９】ＳＭＩ入力の下降端を検出すると、マイク
ロプロセッサ１２は、ブロック９０においてプログラム
されたアドレス空間（以下において表１に関連して説明
される）にＳＭＭをマップし、現在および以前の命令ポ
インタ（ＥＩＰ）、ＣＲ０レジスタ、ＥＦＬＡＧレジス
タ、ＤＲ７、コードセグメント（ＣＳ）およびＣＳ記述
子キャッシュ値現在命令ＲＥＰ接頭標識（Ｐ）、読みだ
し／書き込みストリング命令標識（Ｉ）、およびＥＳＩ
（ソースメモリ）またはＥＤＩ（先行メモリ）を、ブロ
ック９２において、自動的に退避させる。上述の各値
は、図６に示すプログラムされたＳＭＭアドレス空間の
トップに格納される。これらのレジスタ値は、ＳＭＩサ
ービスルーチンへのエントリに際してマイクロプロセッ
サ１２がこれらの値を常に変更することから、ＳＭＩサ
ービスルーチンが開始されると、自動的に退避される。
ＣＲ０、ＥＦＬＡＧＳおよびＤＲ７は、それらのリセッ
ト値に設定され、ＣＳレジスタは、ベースアドレスおよ
び以下で説明するＳＭＭコンフィギュレーションレジス
タによって定義される範囲でロードされる。

【００３０】プロセッサ状態情報の一部はブロック９２
においてＳＭＭアドレス域のトップに格納されるが、マ
イクロプロセッサ１２の完全な内部状態は、通常のＭＯ
Ｖ命令および３８６および４８６命令セットへの改良で
あるところのＳＶＤＣ、ＳＶＬＤＴおよびＳＶＴＳ命令
の実行を介して、ＳＭＭに退避させることができる。Ｓ
ＶＤＣ、ＳＶＬＤＴおよびＳＶＴＳ命令は、セグメント
レジスタ、局部記述語テーブル、およびタスク状態をそ
れぞれ格納するため、また、ＭＯＶコマンドを用いるプ
ログラマにはアクセス可能でない８０ビット記憶場所に
おけるこれらに関連する記述語キャッシュの内容を格納
するために用いられる。退避命令のフォーマットは、以
下の通りである。

【００３１】SVDC mem 80, Reg SVLDT mem 80 SVTS mem 80 ここで、“mem 80" は、レジスタ値が退避されることろ
の８０ビット記憶場所を指す。“Reg"は、どのレジスタ
を退避させるか（ＤＳ，ＥＳ，ＦＳ，ＧＳ，ＳＳまたは
ＣＳ）を特定する。

【００３２】ＳＶＤＣ，ＳＶＬＤＴおよびＳＶＴＳ命令
は、ＳＭＩ割り込みの開始とＳＭＩサービスルーチンの
実行の始まりとの間における遅延に対するプログラマの
より広範な制御を可能にしている。好ましい実施例にお
いては、マイクロプロセッサ１２はスタティックデバイ
スであるため、クロック入力が停止してもマイクロプロ
セッサの状態が内部的に保持されることから、マイクロ
プロセッサの全状態を退避することは多くの場合は必要
ない、しかし、システムデザイナが、ＣＰＵ電源を完全
にとめることを意図する場合、実行し残したところから
動作を再開するためには、全ＣＰＵ状態が必要とされ
る。

【００３３】ブロック９４において、マイクロプロセッ
サは、ＳＭＩサービスルーチンを実モードで開始する。
プログラマは、このサービスルーチンに用いられるすべ
てのレジスタの値を退避しなければならない。ＳＭＩエ
ントリ直後のデータアクセスのために、プログラマは、
ＣＳをセグメントオーバライドとして用いなければなら
ない。ルーチンの開始においてはＩ／Ｏポートアクセス
が可能であるが、プログラマは、Ｉ／Ｏ命令によって変
更されたレジスタ退避するようにしなければならない。
セグメントレジスタをもちいるために、そのレジスタお
よびそのレジスタの記述子キャッシュ内容を、ＳＶＤＣ
命令をもちいて退避させることができる。サービスルー
チンの実行が一旦始まると、メモリおよびＩ／Ｏアクセ
スが起こり得る。定義されたＳＭＭメモリ空間外の記憶
場所へのデータアクセスは、ＳＭＭＤＳ＃ではなくＡＤ
Ｓ＃をアクティブにすることで発せられる。ＳＭＭメモ
リへのアクセスは、自動的に保存されないようになって
いる。プロセッサは、必要に応じて実モードから保護モ
ードに変わることができ、実または保護モードデバイス
ドライバを呼び出すことができる。

【００３４】ブロック９４におけるＳＭＩサービスルー
チンの実行の後、ＭＯＶ、ＳＶＤＣ、ＳＶＬＤＣ、ＳＶ
ＬＤＴおよびＳＶＴＳ命令をもちいて退避された（ブロ
ック９２）各レジスタ値は、ＭＯＶ、ＲＳＤＣ、ＲＳＬ
ＤＴおよびＲＳＴＳ命令をもちいてそれぞれ復元され
る。ＲＳＤＣ、ＲＳＬＤＴおよびＲＳＴＳ命令は、セグ
メントレジスタ、ＬＤＴ（局部記述子テーブル）および
ＴＳ（タスク状態）をそれぞれ再ローディングし、ま
た、ＳＶＤＣ、ＳＶＬＤＴおよびＳＶＴＳ命令をもちい
て退避された関連する記述子キャッシュ値を再ローディ
ングすることを可能にするために設けられている。復元
命令のフォーマットは、以下の通りである。

【００３５】RSDC Reg, mem 80 RSLDT, mem 80 RSTS, mem 80 ここで、Reg および mem 80 は、ＳＶＤＣ，ＳＶＬＤＴ
およびＳＶＴＳ命令に関連して上述した選択されたレジ
スタおよび８０ビット記憶場所である。ブロック９８に
おいて、ＳＭＩサービスルーチンは、ＲＳＭ命令によっ
て終了する。ＲＳＭ命令を受けとると、ＳＭＩ入力に応
答して自動的に退避された各値、すなわち、ＥＩＰ，Ｃ
ＲＯレジスタ、ＥＦＬＡＧＳレジスタ、ＤＲ７，ＣＳ，
ＣＳ記述子キャッシュ値現在命令ＲＥＰ接頭標識
（Ｐ）、読出し／書込みストリング命令標識（Ｊ）、お
よびＥＳＩまたはＥＤＩレジスタが復元され、ブロック
１００において通常の実行処理が再開される。

【００３６】マイクロプロセッサ１２の重要な特徴の１
つは、ＳＭＭのベースアドレスおよびＳＭＭブロックサ
イズをプログラム可能に選択する機能にある。マイクロ
プロセッサ１２は、マイクロプロセッサ１２のコンフィ
ギュレーションデータを格納するために、複数のコンフ
ィギュレーションレジスタを備えている。コンフィギュ
レーションレジスタは、システム管理機能について、以
下のものを備えている。（１）システム管理メモリアド
レス空間を定義するためにもちいられるシステム管理メ
モリベースアドレスおよびＳＭＭブロックサイズセレク
ション。（２）一般に初期化およびテストの目的でＳＭ
Ｉを実行することなしにＳＭＭへのアクセスを可能にす
るためにもちいられるシステム管理メモリアクセスビッ
ト。（３）ＳＭＩおよびＳＭＡＤＳピンを使用可能にす
るためにもちいられるＳＭＩイネーブルビット。（４）
ＳＭＩサービスルーチンがアクティブな間またはＳＭＭ
アドレス空間がＳＭＡＣＣ制御ビットを介して使用可能
にされている場合に、ＳＭＭと同じアドレスを使用する
主記憶装置へのそしてそこからのデータの転送を可能に
するためにもちいられる主記憶装置アクセスビット。

【００３７】表１は、ＳＭＩ動作の制御に関連するレジ
スタに格納されるコンフィギュレーションデータを、記
述するものである。ここで、レジスタ標識とは、図７に
ついて以下で説明するレジスタファイルにおけるレジス
タのアドレスを指す。

【００３８】

【表１】 レジスタレジスタ名 指標 ビット 記 述 コンフィギュ C1h ７ SM4 ：If=0, アドレス領域４は保存不 レーション 可能領域を定義する。If=1、アドレス 制御レジスタ１ 領域４はシステム管理メモリアドレス (CCR1) 領域を定義する。リセット状態＝０。 ６ WP3 ：If=0, アドレス領域３は保存不 可能領域を定義する。If=1、アドレス 領域３は保存可能なしかし書き込み禁 止されたアドレス領域を定義する。リ セット状態＝０。 ５ WP2 ：If=0, アドレス領域２は保存不 可能領域を定義する。If=1、アドレス 領域２は保存可能なしかし書き込み禁 止されたアドレス領域を定義する。リ セット状態＝０。 ４ WP1 ：If=0, アドレス領域１は保存不 可能領域を定義する。If=1、アドレス 領域１は保存可能なしかし書き込み禁 止されたアドレス領域を定義する。リ セット状態＝０。 ３ MMACC ：If=1, SMI サービスルーチン 内またはSMACC ビットが設定されてい る間に生じたすべてのデータアクセス はSMメモリではなく主メモリにアクセ スする。リセット状態=0。 ２ SMACC ：If=1, システム管理メモリ領 域が使用可能にされ、定義されたシス テム管理メモリ領域内へのすべてのア クセスがSMADS#出力をアクティブにし て外部パスサイクルを発行させる。リ セット状態＝０。 １ SMIEN ：If=1, SMI#およびSMADS#ピン を使用可能にする。使用可能で無い場 合、SMI#は認識されず、SMADS#はフロ ートする。リセット状態＝０。 ０ RPL ：If=1, 出力ピンRPLSETおよびRP LVAL# を使用可能にする。リセット状 状態＝０。 アドレス領域４ CDh 7-0 領域４開始アドレスのアドレスビット A31-A24 。リセット状態＝OOh 。 CEh 7-0 領域４開始アドレスのアドレスビット A23-A16 。リセット状態＝OOh 。 CFh 7-4 領域４開始アドレスのアドレスビット A15-A12 。リセット状態＝Oh。 3-0 領域４ブロックサイズ： 0000＝使用禁止 0001＝4 KBytes 0010＝6 KBytes 0011＝16 KBytes 0100＝32 KBytes 0101＝64 KBytes 0110＝128 KBytes 0111＝256 KBytes 1000＝512 KBytes 1001＝1 MByte 1010＝2 MBytes 1011＝4 MBytes 1100＝8 MBytes 1101＝16 MBytes 1110＝32 MBytes 1111＝予備 リセット状態＝0h

【００３９】コンフィギュレーション制御レジスタ１の
ビット７は、“アドレス領域４”がシステム管理メモリ
アドレス領域を定義するかどうかを指定する。このビッ
トが“１”に設定されると、アドレス領域４がＳＭＭア
ドレス領域を定義する。アドレス領域のアドレス空間の
各境界は、指標ＣＤＨ−ＣＦＨを有するアドレス領域４
の各レジスタに関連してさらに定義されている。レジス
タＳＤＨは領域４のアドレスビットＡ３１−Ａ２４を指
定し、レジスタＣＥＨは領域４開始アドレスのアドレス
ビットＡ２３−Ａ１６を指定し、レジスタＣＦＨのビッ
ト７−４はアドレス領域４の開始アドレスのアドレスビ
ットＡ１５−Ａ１２を指定する。レジスタ指標ＣＦＨの
ビット３−０は、表１で指定されるようにブロックサイ
ズを指定する。

【００４０】例えば、アドレス１０００００Ｈにおいて
開始される１２８ kbyte ＳＭＭを定義することをシス
テムデザイナが欲した場合、レジスタＣＤＨは２進値
“００００００００”を格納し、レジスタＣＥＨは値
“０００１００００”を格納し、レジスタＣＦＨはビッ
ト７−４に値“００００”およびビット３−０に値“０
１１０”を格納することになる。レジスタＣ１Ｈのビッ
ト７は、“１”に設定されることになる。

【００４１】本発明のこの一面は、必要に応じてＳＭＭ
を望ましい開始場所およびブロックサイズに構成する柔
軟性を、システムデザイナに与えている。コンフィギュ
レーション制御レジスタ１（Ｃ１Ｈ）は、ＳＭＩサービ
スルーチンの動作に影響をあたえる３つの付加ビットを
備えている。コンフィギュレーション制御レジスタ１の
ビット３は、ＭＭＡＣＣ（主メモリアクセス）ビットで
ある。ＭＭＡＣＣビットが１に設定されている間、ＳＭ
Ｉサービスルーチン内で生じるかまたはＳＭＡＣＣビッ
ト設定されている間のすべてのデータアクセスは、ＳＭ
Ｍではなく主記憶装置にアクセスする（コードフェッチ
はＳＭＭにアクセスし続ける）。ＳＭＡＣＣ（システム
メモリアクセス）ビット（コンフィギュレーション制御
レジスタ１のビット２）は、“１”に設定された場合
に、ＳＭＭアドレス空間を使用可能にする。これが使用
可能の間、定義されたＳＭＭアドレス空間内のアドレス
へのすべてのアクセス（データまたはコードフェッチ）
は、ＳＭＡＤＳ出力をアクティブにして外部バスサイク
ルを発行させる。コンフィギュレーション制御レジスタ
１のビット１は、ＳＭＩＥＮ（ＳＭＩイネーブル）ビッ
トである。ＳＭＩＥＮビットが“１”に設定されている
場合、ＳＭＩおよびＳＭＡＤＳピンが使用可能となる。
ＳＭＩＥＮが“０”に設定されている場合、ＳＭＩおよ
びＳＭＡＤＳピンはプロセッサ回路機構から切断され、
すなわち、ＳＭＩ入力は認識されず、ＳＭＡＤＳ出力は
フロートする。本発明のこの一面を以下においてより詳
細に説明する。

【００４２】図７は、表１において説明したコンフィギ
ュレーションデータを格納するためのレジスタファイル
を、そのレジスタファイルの読みだしおよび書き込みの
ための回路機構と合わせて示す図である。レジスタファ
イル１０２は、指標レジスタ１０４およびデータレジス
タ１０６に接続している。指標およびデータレジスタ
は、内部データバス４４にも接続している。内部データ
バス４４は、内部アドレスバス８０および８２とともに
バスコントローラ４０に接続している。レジスタファイ
ル１０２からの出力、すなわち、ＳＭＩＥＮ信号は、ト
ライステートデバイス１０８および１１０の制御入力に
接続している。トライステートデバイス１０８は、バス
コントローラとＳＭＡＤＳピンとの間に接続されてい
る。双方向トライステートデバイス１１０は、バスコン
トローラとＳＭＩピンとの間に接続されている。

【００４３】動作において、ＳＭＩＥＮ信号は、ＳＭＩ
ＥＮビット、すなわち、レジスタファイル１０２のレジ
スタＣ１のビット１に対応する。ＳＭＩＥＮビットが
“１”に等しい場合、トライステートデバイス１０８−
１１０は使用可能となり、そうでない場合は、ＳＭＩお
よびＳＭＡＤＳピンが使用不能となる。８０３８６ＤＸ
および８０３８６ＳＸピンアウトを含む多くのプロセッ
サピンアウトがチップパッケージ上の利用可能なピンの
すべてを利用するのではないことから、チップパッケー
ジのピンアウトを変更することなしにマイクロプロセッ
サチップ上にＳＭＩおよびＳＭＡＤＳピンを設けて、既
存の技術との互換性を維持することができる。しかし、
好ましい実施例においては、これらのピンをＳＭＩＥＮ
ビットによって使用不能にして、既存のシステムデザイ
ンとの互換性を確保することができる。好ましい実施例
においては、ＳＭＩおよびＳＭＡＤＳピンは、マイクロ
プロセッサの起動に際して最初は不能とされ、望ましい
場合には、ＢＩＯＳ１６をそのスタートアップルーチン
においてこれらのピンを使用可能にするように構成しな
ければならない。

【００４４】レジスタファイル１０２のレジスタへのア
クセスは、レジスタのアドレス（指標という）をＩ／Ｏ
ポート２２Ｈに書き込むことによって達成される。Ｉ／
Ｏポート２３Ｈは、このレジスタからデータを読みだ
し、または、そこにデータを書き込むために用いられ
る。Ｉ／Ｏポート２３Ｈの各動作には、Ｉ／Ｏポート２
２Ｈの動作が先行することが必要であり、そうでない場
合は、第２および後のＩ／Ｏポート２３の動作は、チッ
プの外に向けられる。

【００４５】例えば、値“０００００１１０”をレジス
タＣＦＨに書き込むためには、１６進値“ＣＦ”がＩ／
Ｏポート２２Ｈに書き込まれることになる。この動作に
続いて、２進値“０００００１１０”がＩ／Ｏポート２
３Ｈに書き込まれる。本発明は、従来のシステム管理技
術よりも著しく優れたものである。ＳＭＭの開始アドレ
スおよびブロックサイズをプログラム可能に構成するこ
とができることから、メモリリソースを無駄にせず、ま
た、他のシステムファンクションまたはアプリケーショ
ンプログラムを妨害しないようにマイクロプロセッサの
アドレス空間に設けることのできる任意のＳＭＭアドレ
ス空間を定義することができる。

【００４６】また、ＳＭＩサービスルーチンリクエスト
の開始に際して、本発明においては、ＳＭＩサービスル
ーチンの開始にしたがって常に影響を受けるプロセッサ
状態情報のみを自動的に格納する。このＳＭＩサービス
ルーチン中に影響を受けないかもしれない他のプロセッ
サ状態情報は、改良された命令をもちいてプログラマに
よって選択的に退避される。したがって、ＳＭＩサービ
スルーチン中に影響を受けない情報は、格納されるとは
限らず、これによって、ＳＭＩサービスルーチンを行う
際の時間的オーバヘッドが削減される。

【００４７】従来のシステム管理技法にない付加的なＳ
ＭＩ機能をもたらすために、本発明の他の態様にしたが
って、マイクロプロセッサ１２（図１）は、ＮＭＩ Ｅ
ＮＡＢＬＥ，ＳＭＩ ＬＯＣＫ，Ｉ／Ｏ Trap Buffer
およびＳＭＩＮＴを設定するための付加的な機構を実装
している。ＳＭＩ機能を向上する付加的な制御機構を設
定するために、マイクロプロセッサ１２は、付加のコン
フィギュレーション制御レジスタＣＣＲ３を含んでい
る。ＣＣＲ３は、（ａ）ＮＭＩ ＥＮＡＢＬＥおよび
（ａ）ＳＭＩ ＬＯＣＫをプログラム可能に選択するた
めに用いることができる。ＣＣＲ３のビット割り当てを
表２に示す。

【００４８】

【表２】ビット キャッシュコンフィギュレーションレジスタＣＣＲ３：記述 ７：２ 予備 １ ＮＭＩ ＥＮＡＢＬＥ：Ｉｆ＝１，ＮＭＩは認識されシステム管理 モード動作中において処理される。Ｉｆ＝０，ＮＭＩはＳＭＭ中に おいてマスクされる。パワーオンリセット状態＝０。 ０ ＳＭＩ ＬＯＣＫ：Ｉｆ＝１，ＳＭＭ制御ビットはロックされる。 制御レジスタＣＣＲ１のビット１：３，７の値、またはレジスタＣ ＣＲ１３，ＣＣＲ１４およびＣＣＲ１５の値、またはコンフィギュ レーションレジスタＣＣＲ３のビット０および１を変更することは 不可能ではない。デバイスがＳＭＩ割り込みルーチンを実行してい て、したがってＳＭＩハンドラのみがＳＭＭ制御情報を変更できる ようにされた場合に、このロックは不能にされる。このロックは、 ＲＳＭ命令が実行されると何時でも再び可能にされる。このロック はデバイスがパワーオフされるまで設定されたままであり、一旦設 定されるとロックをリセットすることはできない。パワーオンリセ ット状態＝０。

【００４９】ＮＭＩ ＥＮＡＢＬＥ このプログラム可
能なＮＭＩ可能機構は、ＳＭＭにおいて（すなわち、Ｓ
ＭＭルーチンがアクティブな間に）、ＮＭＩ事象を処理
することを可能にしている。すなわち、ＮＭＩを、この
実施例においてはコンフィギュレーション制御レジスタ
ＣＣＲ３のビット１であるＮＭＩ ＥＮＡＢＬＥビット
の利用を通じて可能とすることができる。このビット
は、ＳＭＭルーチンがアクティブな間のみ、ＮＭＩに影
響し、そうでない場合は、この制御ビットの状態は、Ｎ
ＭＩ事象の処理にいかなる影響も与えない。パワーオン
リセットにおいて、ＮＭＩ ＥＮＡＢＬＥビットは
“０”（不能）に設定される。

【００５０】ＳＭＭに入る以前にＮＭＩ ＥＮＡＢＬＥ
が設定された場合、ＮＭＩ事象は、どのようなＳＭＭア
クティビティーとも無関係に直ちに処理される。ＮＭＩ
ＥＮＡＢＬＥが設定されていない場合、マイクロプロ
セッサがＳＭＭルーチンのマイクロコードを実行し始め
ると、ＮＭＩは処理されることが不可能になる。この例
のマイクロプロセッサは、ＳＭＩルーチンの実行中にお
いて１つのＮＭＩ事象を格納することができるが、この
事象は、ＲＳＭ命令が実行されるかまたはＮＭＩ ＥＮ
ＡＢＬＥ制御ビットが設定されるまでは処理されない。

【００５１】ＳＭＩ ＬＯＣＫ プログラム可能なＳＭ
Ｉ ＬＯＣＫ機構は、プログラマがＳＭＭ制御情報への
アクセスをロックすることを可能にしている。ＣＣＲ３
のＳＭＩ ＬＯＣＫビットが設定されると、ＳＭＭ制御
情報は非ＳＭＭ動作による後の変更からロックされる。
すなわち、ＳＭＩ ＬＯＣＫは、以下のＳＭＭコンフィ
ギュレーション制御値への変更を防ぐ。（ａ）ＣＲＲ１
ビット１：３，７，すなわち、ＳＭＩイネーブル（ＳＭ
ＩＥＮ），ＳＭＭメモリアクセス（ＳＭＡＣＣ）、主メ
モリアクセス（ＭＭＡＣＣ）およびＳＭＭアドレス領域
（ＳＭ４）；（ｂ）ＳＭＭアドレス空間を定義するレジ
スタ；（ｃ）ＣＣＲ３ビット１，すなわち、ＳＭＩ Ｌ
ＯＣＫ。したがって、ＳＭＩ ＬＯＣＫが設定されてい
ると、非ＳＭＭアクティビティーは、ＳＭＭ空間にアク
セスすることも、ＳＭＩ ＬＯＣＫビットを変更するこ
ともできない。

【００５２】一旦設定されると、ＳＭＩ ＬＯＣＫは、
マイクロプロセッサがパワーダウンされるまでアクティ
ブなままであり、一旦設定されたロックがＣＣＲ３への
書き込みアクセスによってリセット可能とならないよう
になっている。一旦設定されると、ＳＭＩ ＬＯＣＫは
ＳＭＭハンドラの実行中に不能となり、そして、ＲＳＭ
命令の完了によって再び使用可能にされる。

【００５３】Ｉ／Ｏトラップバッファ パワーダウンさ
れた装置へのトラップされたＩ／Ｏ動作に応答しての、
その装置のトランスペアレントなパワーアップを容易に
するため、マイクロプロセッサは、最新のＩ／Ｏ動作に
ついての選択された情報を、ＳＭＭ空間に自動的に退避
する。すなわち、ＳＭＩ割り込みに応答して、マイクロ
プロセッサは、ＣＰＵ状態情報の一部として、データ
（オペランド）、サイズおよびポートアドレスを自動的
に退避する。データサイズは、 opsize ＝０１Ｈがパイ
トサイズデータを示し、 opsize ＝０ＢＨがワードサイ
ズデータを示し、opsize ＝０ＦＨが dwordサイズデー
タを示すように符号化される。

【００５４】この機構を支持するため、各Ｉ／Ｏ動作に
ついて、マイクロプロセッサは、このＩ／Ｏ情報を一時
レジスタにバッファリングする。したがって、あるＩ／
Ｏ動作がコンピュータシステムをＳＭＩ割り込みに戻す
場合、マイクロプロセッサは、その周辺装置をパワーア
ップするためのＳＭＭルーチンにトラップする。ＳＭＭ
空間に自動的に退避される状態情報の一部として、ＳＭ
Ｍルーチンは、一時レジスタに保持されるポートアドレ
スおよびデータサイズに関わるデータのＩ／Ｏ情報も退
避する。

【００５５】これにより、プログラマは、ＲＳＭ命令の
実行の前にこのＩ／Ｏ情報を問い合わせることができ、
この実施例においては、退避されたＩ／Ｏ情報は、ＲＳ
Ｍに応答して復元される状態情報の一部ではない。この
機構が、ＳＭＭ電源管理動作をトランスペアレントに実
施することをより容易にしている。状態情報として退避
されるＩ／Ｏ情報は、Ｉ／Ｏ書き込みアクセスについて
のみ有効である（すなわち、読みだしアクセスについて
は、読みだしデータが知られることはない）。しかし、
例えば、（その周辺装置がパワーダウンされているかど
うかに関わらず）すべてのＩ／Ｏ動作についてＳＭＭハ
ンドラを呼び出し、つぎに電源管理パワーダウン後のデ
バイスのパワーアップを容易にするためにもちいられる
退避されたＩ／Ｏ状態情報を収集することによって、こ
のＩ／Ｏトラップバッファ機構を、総合的なＳＭＭ電源
管理動作を容易にするためにもちいることができる。

【００５６】Ｉ／Ｏ状態情報をふくむ、ＳＭＩ割り込み
に応答してＳＭＭメモリのトップに退避される状態情報
のマップを、表３に示す。

【００５７】

【表３】 ＤＲ７ −４ｈ ＥＦＬＡＧＳ −３ｈ ＣＲ０ −Ｃｈ ＣＯＲＥＩＰ（Current IP) −１０ｈ ＲＯＭＩＰ（Next IP) −４ｈ 予備（３１：１６）：：ＣＳセレクタ −１８ｈ ＣＳ記述子（６３：３２） −１Ｃｈ ＣＳ記述子（３１：０） −２０ｈ 予備（３１：４）：：Ｓ：：Ｐ：：Ｉ：：Ｃ −２４ｈ ＯＰサイズ：：ポートアドレス −２８ｈ ポートデータ −２Ｃｈ ＥＳＩまたはＥＤＩ −３０ｈＳＭＩＮＴ ＳＭＭの利用における付加的な柔軟性をも
たらすために、本発明は、ＳＭＭを呼び出すためにもち
いることのできるソフトウェアＳＭＩ命令ＳＭＩＮＴを
実現している。この命令は、０Ｆ７Ｅに符号化されて、
２バイトのオプコードマップにマッピングされる。

【００５８】ＳＭＩＮＴは、現在特権レベル（ＣＰＬ）
＝０（最高特権）で、ＳＭＩＥＮが使用可能かつＳＭＡ
ＣＣが設定されている場合にのみ実行可能である。な
お、ＳＭＩを使用可能にするための判定基準には、アド
レス領域４をＳＭＩ空間に指定し、またこのＳＭＭ領域
サイズがＤより大きくなるようにＳＭ４ビット（ＣＣＲ
１のビット７）を設定させることが含まれる。

【００５９】ＳＭＩＮＴ命令は、ＳＭＩ割り込みと同様
にＳＭＭを呼び出し、マイクロプロセッサは、チップの
状態をＳＭＭメモリ空間のトップに自動的に退避し、Ｓ
ＭＭ空間のボトムから先取りを開始する。ＲＳＭ命令が
実行されると、チップは、ソフトウェアＳＭＩ命令が実
行された地点に戻り、そこから動作を継続する。ＳＭＩ
ＮＴをもちいてＳＭＭ事象が開始された場合、現在のＳ
ＭＭハンドラがソフトウェアによって起動された割り込
みに応答して実行されていることを示すために、ＳＭＭ
メモリマップの状態ビットが設定される。すなわち、図
６に示したＳＭＭメモリマップのＰＩＣフィールドがＳ
ＰＩＣフィールドに拡張され（上述のメモリマップ参
照）、ここで、Ｓビットは、ＳＭＭ事象がソフトウェア
によって起動されたか、ハードウェアによって起動され
たかを識別するためにもちいられる。

【００６０】ソフトウェアによって起動されたＳＭＭ事
象中において、外部ハードウェアＳＭＩ割り込みの受信
はラッチされ、そのソフトウェアによって起動されたＳ
ＭＭルーチンがＲＳＭを実行した後に、ハードウェアに
よって起動されたＳＭＭ動作をトリガする。通常のＳＭ
Ｉ動作にしたがって、ＳＭＩハンドシェークが認めら
れ、ハードウェアによって起動されたＳＭＩハンドラが
完了し、ＲＳＭ命令を実行するまで、ＳＭＩピンは
“Ｌ”に駆動される。

【００６１】下記の表４において、ＳＭＩＮＴを含む本
発明にしたがった各ＳＭＭ命令の概要を示す。なお、こ
れらのオプコードのいずれかを実行するためには、ＳＭ
Ｉが使用可能となり、（ａ）マイクロプロセッサがＳＭ
Ｉ割り込みルーチンを実行しているか、または（ｂ）Ｓ
ＭＭメモリ空間を起動するのにもちいることのできるＳ
ＭＡＣＣが設定されることが必要である。

【００６２】

【表４】命令 オプコード フォーマット 記 述 "reg" 内容および付随する記述子キャッ SVDC 0F78 SVDC mem 80. シュを"mem 80"に退避する。"mem 80"は reg 80ビット記憶場所であり、 "reg"＝DS, ES, PS, GS, SSまたはCS。 "reg" 内容および付随する記述子キャッ RSDC 0F79 RSDC reg. シュを"mem 80"から復元する。"mem 80" mem 80 は80ビット記憶場所であり、"reg"=DS, ES, PS, GS, またはSS。なお、CSはRSDC では可能ではなく、SVDCで可能である。 LDTR、局部記述子テーブルレジスタを80 SVLDT 0F7A SVLDT mem 80 ビット記憶場所である"mem 80"に退避す る。 LDTR、局部記述子テーブルレジスタを80 RSLDT 0F7B RSLDT mem 80 ビット記憶場所である"mem 80"から復元 する。 TSR 、タスク状態レジスタを80ビット記SVTS 0F7C SVTS mem 80 憶場所である"mem 80"に退避する。 TSR 、タスク状態レジスタを80ビット記RSTS 0F7D RSTS mem 80 憶場所である"mem 80"から復元する。 SMI サービスルーチンをでる。CPU 状態 RSM 0FAA RSM がSMM 空間のトップから復元され、割り 込まれた地点において実行を再開する。 SMI サービスルーチンを呼び出す。CPU SMINT 0F7E SMINT 状態がSMM 空間のトップに退避し、SMM 空間のベースから実行を開始する。 本発明およびその効果を詳細に説明してきたが、添付の
請求の範囲によって定義される本発明の本旨および範囲
を逸脱することなしに、多様な変更、置き換え、変化を
なし得ることを理解すべきである。

【図面の簡単な説明】

【図１】コンピュータシステムのブロック図である。

【図２】図１のコンピュータシステムにおいてもちいら
れるマイクロプロセッサの好ましい実施例のブロック図
である。

【図３】ＳＭＩサービスルーチンの全体動作を説明する
フローチャートである。

【図４】ＳＭＩハンドシェークプロトコルのタイミング
図である。

【図５】ＳＭＭ Ｉ／Ｏトラップ機構のタイミング図で
ある。

【図６】ＳＭＩリクエストに応答してマイクロプロセッ
サ値を格納するための、ＳＭＭメモリ空間の利用を示す
図である。

【図７】ＳＭＩコンフィギュレーションデータを格納す
るためのレジスタファイルおよびそれと通信するための
回路機構のブロック図である。

【符号の説明】

１０ コンピュータシステム １２ マイクロプロセッサ １４ 主記憶装置 １５ システム管理メモリ（ＳＭＭ） １６ ＢＩＯＳ ＲＯＭ １８ 論理素子 ２０ バス ２２ キーボード・コントローラ ２４ ビデオ・コントローラ ２６ Ｉ／Ｏ回路 ２８ ディスク・コントローラ ２９ キーボード ３０ ハードディスク ３２ フロッピーディスク ３４ 表示装置 ３５ 双対プロセッサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーガレット アール ヘルビン アメリカ合衆国 テキサス州 75019 コ ッペル エディンバラ レーン 540 (72)発明者 マーク ダブリュー ハーヴィン アメリカ合衆国 テキサス州 75252 ダ ラスプレストン ロード 17601 アパー トメント 156

Claims (21)

【特許請求の範囲】
1. 【請求項１】 記憶装置に接続するマイクロプロセッサ
   を含む電子回路において、前記マイクロプロセッサは、
   システム管理ルーチンを格納するための前記記憶装置の
   選択されたアドレス空間内のアドレスの範囲をプログラ
   ム可能に定義する回路と、システム管理ルーチンをリク
   エストする信号に応答して前記選択されたアドレス空間
   内の前記記憶装置にアクセスする回路とを有することを
   特徴とする前記電子回路。
2. 【請求項２】 前記マイクロプロセッサおよび記憶装置
   は、相互に接続する別個の装置を有することを特徴とす
   る請求項１に記載の電子回路。
3. 【請求項３】 前記定義する回路は、複数のレジスタを
   備えることを特徴とする請求項１記載のマイクロプロセ
   ッサ。
4. 【請求項４】 前記複数のレジスタは、前記アドレスの
   範囲の開始アドレスを格納するための１個以上のレジス
   タを含むことを特徴とする請求項２に記載のマイクロプ
   ロセッサ。
5. 【請求項５】 前記複数のレジスタは、前記アドレスの
   範囲の大きさを格納するための１個以上のレジスタをさ
   らに含むことを特徴とする請求項２または３に記載のマ
   イクロプロセッサ。
6. 【請求項６】 システム管理ルーチンのリクエストに応
   じて選択されたプロセッサ状態情報をプログラム可能に
   格納する回路をさらに備えることを特徴とする請求項１
   ないし５のいずれかに記載のマイクロプロセッサ。
7. 【請求項７】 記憶装置に接続するマイクロプロセッサ
   を含む電子回路において、前記マイクロプロセッサは、
   システム管理ルーチンを格納するための前記記憶装置の
   選択されたアドレス空間内においてアドレスの範囲をプ
   ログラム可能に定義する回路と、システム管理ルーチン
   をリクエストする信号に応答して前記選択されたアドレ
   ス空間にアクセスする回路と、システム管理ルーチンを
   リクエストする前記信号に応答して選択されたプロセッ
   サ状態情報をプログラム可能に格納する回路とを有する
   ことを特徴とする前記電子回路。
8. 【請求項８】 システム管理ルーチンに対する前記リク
   エストに応じて所定のプロセッサ状態情報を自動的に格
   納する回路をさらに備えることを特徴とする請求項６ま
   たは７に記載のマイクロプロセッサ。
9. 【請求項９】 前記プログラム可能に格納する回路は、
   プログラム可能に選択されたアドレスに選択されたプロ
   セッサ情報をプログラム可能に格納する回路を含むこと
   を特徴とする請求項８に記載のマイクロプロセッサ。
10. 【請求項１０】 前記プログラム可能に格納する回路
    は、選択されたレジスタに関連する情報をプログラム可
    能に格納する回路を含むことを特徴とする請求項７に記
    載のマイクロプロセッサ。
11. 【請求項１１】 前記受けとる回路を選択的に使用不能
    にする回路をさらに備えることを特徴とする請求項１な
    いし１０のいずれかに記載のマイクロプロセッサ。
12. 【請求項１２】 マイクロプロセッサと記憶装置とを含
    み、前記マイクロプロセッサは通常モードまたはシステ
    ム管理モード（ＳＭＭ）のいずれにおいても動作可能で
    あり、通常モードで動作中の前記マイクロプロセッサが
    マスク不可能割り込み（ＮＭＩ）に対して対応するＮＭ
    Ｉハンドラルーチンを実行することによって応答するコ
    ンピュータシステムにおいて、 ＳＭＭ動作を行うためのＳＭＭルーチンを実行する際に
    もちいられる前記記憶装置の選択されたアドレス空間内
    にＳＭＭアドレス空間を定義する前記マイクロプロセッ
    サの回路と、 ＳＭＭ割り込みに応答して、選択されたＳＭＭ動作を行
    ってからマイクロプロセッサを通常モード動作に戻すＳ
    ＭＭルーチンを呼び出す前記マイクロプロセッサの回路
    と、 ＮＭＩが可能にされるとＳＭＭルーチンが対応するＮＭ
    Ｉハンドラルーチンを実行するが、ＮＭＩが可能にされ
    ないとＳＭＭルーチンがＮＭＩ割り込みに応答せず、し
    たがってＮＭＩ割り込みが通常モード動作への復帰の後
    にのみ処理されるように、ＳＭＭ動作中においてＮＭＩ
    の認識を選択的に可能にする前記マイクロプロセッサの
    回路とを備えることを特徴とする前記コンピュータシス
    テム。
13. 【請求項１３】 ＳＭＭルーチンは、システム管理ルー
    チンに対するリクエストに応答して所定のマイクロプロ
    セッサ状態情報を自動的に格納することを特徴とする請
    求項１２に記載のシステム。
14. 【請求項１４】 ＳＭＭアドレス空間を定義する回路
    は、ＳＭＭコンフィギュレーション情報をプログラム可
    能に格納するレジスタを含むことを特徴とする請求項１
    ２に記載のシステム。
15. 【請求項１５】 マイクロプロセッサと記憶装置とを含
    み、前記マイクロプロセッサは通常モードまたはシステ
    ム管理モード（ＳＭＭ）で動作することができるコンピ
    ュータシステムにおいて、 ＳＭＭ動作を行うためのＳＭＭルーチンを実行する際に
    もちいられる前記記憶装置の選択されたアドレス空間内
    のＳＭＭアドレス空間を含むＳＭＭ動作のＳＭＭコンフ
    ィギュレーション情報を定義する前記マイクロプロセッ
    サの回路と、 ＳＭＭ信号に応答して、選択されたＳＭＭ動作を行って
    からマイクロプロセッサを通常モード動作に戻すＳＭＭ
    ルーチンを呼び出す前記マイクロプロセッサの回路と、 ＳＭＭロック状態が可能にされた場合に、ＳＭＭルーチ
    ン以外のアクティビティーがＳＭＭコンフィギュレーシ
    ョン情報を変更することを防ぐ前記マイクロプロセッサ
    の回路とを備えることを特徴とする前記コンピュータシ
    ステム。
16. 【請求項１６】 ＳＭＭロックは、一旦可能にされる
    と、ＳＭＭルーチンによってＳＭＭロックが不能にされ
    た場合を除いて、マイクロプロセッサのパワーダウンま
    で可能にされたままであることを特徴とする請求項１５
    に記載のシステム。
17. 【請求項１７】 マイクロプロセッサと記憶装置とを含
    み、前記マイクロプロセッサは通常モードまたはシステ
    ム管理モード（ＳＭＭ）で動作することができるコンピ
    ュータシステムにおいて、 通常モード動作中において、現在のＩ／Ｏ動作について
    のＩ／Ｏ情報を一時レジスタに格納する前記マイクロプ
    ロセッサの回路と、 ＳＭＭ動作を行うためのＳＭＭルーチンを実行する際に
    もちいられる前記記憶装置の選択されたアドレス空間内
    にＳＭＭアドレス空間を定義する前記マイクロプロセッ
    サの回路と、 ＳＭＭ信号に応答して、選択されたマイクロプロセッサ
    状態情報をＳＭＭアドレス空間内に格納することを含む
    選択されたＳＭＭ動作を行ってからマイクロプロセッサ
    を通常モード動作に戻すＳＭＭルーチンを呼び出す前記
    マイクロプロセッサの回路とを備え、 マイクロプロセッサ状態情報は一時レジスタからのＩ／
    Ｏ情報を含むことを特徴とするコンピュータシステム。
18. 【請求項１８】 Ｉ／Ｏ情報は、付随するオペランド、
    オペランドサイズおよびＩ／Ｏ動作に対するポートアド
    レスを含むことを特徴とする請求項１７に記載のシステ
    ム。
19. 【請求項１９】 通常モードで動作しているマイクロプ
    ロセッサがデータの書き込みをしようとした周辺装置の
    パワーダウン状態のために起動されたＳＭＭ動作中にお
    いて、ＳＭＭ空間に格納された付随する現在のＩ／Ｏ情
    報が問い合わせされてから、その周辺装置がパワーアッ
    プされた後の通常動作中にＩ／Ｏ動作をリトライするた
    めにもちいられることを特徴とする請求項１７に記載の
    システム。
20. 【請求項２０】 マイクロプロセッサと記憶装置とを含
    み、前記マイクロプロセッサは通常モードまたはシステ
    ム管理モード（ＳＭＭ）で動作することができるコンピ
    ュータシステムにおいて、 ＳＭＭ動作を行うためのＳＭＭルーチンを実行する際に
    もちいられる前記記憶装置の選択されたアドレス空間内
    にアドレスのＳＭＭ範囲を定義する前記マイクロプロセ
    ッサの回路と、 （ｉ）マイクロプロセッサの外部のＳＭＭ信号または
    （ii）通常モード動作中にマイクロプロセッサによって
    実行されているソフトウェアによって設定されたＳＭＭ
    信号に応答して、選択されたプロセッサ状態情報をプロ
    グラム可能に格納することを含む選択されたＳＭＭ動作
    を行ってからマイクロプロセッサを通常モード動作に戻
    すＳＭＭルーチンを呼び出す前記マイクロプロセッサの
    回路とを備えることを特徴とするコンピュータシステ
    ム。
21. 【請求項２１】 ＳＭＭルーチンは、ＳＭＭ動作がソフ
    トウェアによって起動されたかどうかの指標を含むマイ
    クロプロセッサ状態情報をＳＭＭアドレス空間内に選択
    的に格納することを特徴とする請求項２０に記載のシス
    テム。