JPH06230989A - ディジタル信号のノイズ伝達防止装置 - Google Patents

Abstract

(57)【要約】 【目的】 ディジタル信号の伝達に際して、信号電位の
揺らぎあるいは他の信号線上の信号の変化に伴うレベル
変化をデータの信号として伝達することを回避し得るデ
ィジタル信号のノイズ伝達防止装置の提供を目的とす
る。 【構成】 ２値データの内の本来伝達すべきデータを表
す電位の信号Ｄと、これと同時に他方のデータを表す電
位の信号DBとを伝達し、入力ブロック10側で両信号Ｄ，
DBを入力し、それぞれが異なるデータ”１”と”０”と
を表す電位であれば正常な状態として一方の信号Ｄを入
力信号として出力し、両信号Ｄ，DBが同一のデータを表
す電位であれば異常な状態としてそれ以前に出力してい
た信号を入力信号としてそのまま出力し続けるノイズ伝
達防止回路11を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえばマイクロコン
ピュータのようなディジタル信号処理装置において発生
され伝達されるディジタル信号中に含まれるノイズの伝
達を防止するための装置に関する。

【０００２】

【従来の技術】たとえばマイクロコンピュータのような
ディジタル信号処理装置においてはそれが動作している
間は、内部のトランジスタが絶えずスイッチング（オン
・オフ）を反復している。このトランジスタのスイッチ
ングが電源または信号線に電位の揺らぎ、即ちノイズを
発生させる。このため、マイクロコンピュータ内で各機
能ブロックの回路が信号をバスを介して授受する際に電
位の揺らぎあるいはノイズがあると信号の誤認識の誘因
となり、マイクロコンピュータを誤動作させる虞が生じ
る。

【０００３】図４に、ディジタル信号を授受する回路の
一例として C-MOSインバータ回路の簡略化した等価回路
図を示す。図４において、参照符号R1, R2は寄生抵抗
を、L1, L2は寄生インダクタンスを、Ｃは電源に対する
寄生容量を、Tr１はPch(Ｐチャネル) トランジスタを、
Tr２はNch(Ｎチャネル) トランジスタを、１は電源電位
Vcc に接続された電源配線を、２は接地電位Vss に接続
された接地配線をそれぞれ示している。

【０００４】このような C-MOSインバータ回路では、そ
の入力信号が電源電位Vcc から接地電位Vss に変化する
際には、 PchトランジスタTr１はオフ状態からオン状態
に、また NchトランジスタTr２はオン状態からオフ状態
にそれぞれ遷移する。また逆に、入力信号が接地電位Vs
s から電源電位Vcc に変化する際には、 Pchトランジス
タTr１はオン状態からオフ状態に、また Nchトランジス
タTr２はオフ状態からオン状態にそれぞれ遷移する。こ
れらの動作をインバータのスイッチング動作と称する。

【０００５】インバータの入力信号が電源電位Vcc から
接地電位Vss に、出力信号が接地電位Vss から電源電位
Vcc にそれぞれスイッチングする場合には、貫通電流Ｉ
_K 及び負荷容量に対する充電電流Ｉ_J が流れる。この
際、電源電位Vcc は回路に寄生する抵抗_, インダクタン
ス成分により一時的に降下する。なお、図４中の矢符の
方向はそれぞれの電流が流れる方向を示している。

【０００６】逆に、インバータの入力信号が接地電位Vs
s から電源電位Vcc に、出力信号が電源電位Vcc から接
地電位Vss にそれぞれスイッチングする場合には、貫通
電流Ｉ_K 及び負荷容量に対する放電電流Ｉ_H が流れる。
この際、上述同様の理由により、接地電位Vss は逆に上
昇する。

【０００７】このような電源電位Vcc の降下及び接地電
位Vss の上昇の割合はスイッチングするトランジスタの
数、またはスイッチングを行うトランジスタと電源配線
との位置関係により異なる。インバータのスイッチング
に伴う電源配線上の信号電位の揺らぎの状態を図５の波
形図に示す。図５において、参照符号h1はインバータの
出力信号の波形を、h2は電源電位Vcc の波形を、h3は接
地電位Vss の波形をそれぞれ示している。

【０００８】インバータの出力信号の波形h1が接地電位
Vss から電源電位Vcc に変化する際には、電源電位Vcc
の波形h2は比較的大きく降下し、接地電位Vss の波形h3
はやや上昇する。またインバータの出力信号の波形h1が
電源電位Vcc から接地電位Vss に変化する際には、電源
電位Vcc の波形h2はやや降下し、接地電位Vss の波形h3
は比較的大きく上昇する。

【０００９】更に、図６(a) は隣接して配線された信号
線の模式図を、また図６(b) はその等価回路図をそれぞ
れ示している。両図において、参照符号LD及びLD′は隣
接して配線された信号線を、C1, C2は接地電位Vss に対
する寄生容量を、C3は信号線LD，LD′間の寄生容量をそ
れぞれ示している。

【００１０】このように、バス上で信号線が隣接して配
線されている場合、一方の信号線の信号の変化が信号線
間の寄生容量C3による容量結合により他方の信号線の信
号に伝達される可能性があることは周知である。図７の
波形図に、一方の信号線LD′上の信号波形h4の変化に伴
う他方の信号線LD上の信号波形h5の変化の状態を示す。

【００１１】図８は前述の図４に示されているインバー
タ回路を２個（INV1, INV3）使用して、信号の出力ブロ
ック６及び入力ブロック10を構成し、更に両者をバス７
を介して接続した構成例を示す回路図である。なお、こ
の図８においては、前述の図４と同一の参照符号は同一
又は相当部分を示している。また、INV4はINV1, INV3と
同様に図４に示されているインバータ回路と同様に構成
されたインバータ回路であり、出力ブロック６内あるい
はその近傍に配置されている。なおこのインバータ回路
INV4の電流駆動能力は他のインバータINV1, INV3等に比
して十分に大きく、バス７が有する寄生容量程度の負荷
容量を駆動することが出来るものとする。

【００１２】また以降の説明では、信号線上の信号に関
しては、その電位が電源電位Vcc 側である場合をデー
タ”１”または単に”１”と言い、接地電位Vss 側であ
る場合をデータ”０”または単に”０”と言う。

【００１３】ここで、出力ブロック６内においてインバ
ータ回路INV1がバス７上の信号線LDに対して”１”を出
力し、入力ブロック10内においてインバータ回路INV3が
信号線LDから信号を受け取った場合にインバータ回路IN
V4の出力信号が”０”から”１”に反転すると、図５に
示されているように、出力ブロック６の電源電位Vccが
降下する。この電源電位Vcc の降下はインバータ回路IN
V1の PchトランジスタTr１を介して信号線LDに伝達さ
れ、入力ブロック10のインバータ回路INV3の入力端に至
る。更に、この電位の降下量がインバータ回路INV3のし
きい値レベル（通常は電源電位Vcc の1/2)にまで達する
と入力ブロック10内にデータ”０”として伝達されてし
まい、入力ブロック10を誤動作させる。インバータ回路
INV4の出力信号が”０”から”１”に反転した場合にも
インバータ回路INV1がバス７の信号線LDに対して”０”
を出力していれば上述同様の誤動作が発生する。

【００１４】また、バス７上においても、信号線LDが他
の信号線LD′と隣接して配置されている場合には、配線
間の寄生容量により容量結合が発生するため、信号線L
D′上の信号線変化が信号線LDの電位を一時的に変化さ
せる。この場合においても、信号線LDで発生したノイズ
のレベルが入力ブロック10内のインバータ回路INV3のし
きい値に達した場合には入力ブロック10が誤動作する。

【００１５】

【発明が解決しようとする課題】以上のように、マイク
ロコンピュータ等のディジタル信号処理装置において
は、その動作中は電源電位Vcc あるいは接地電位Vss を
維持しているべき信号線での電位の揺らぎ、あるいはバ
ス内に配置されている他の信号線の信号の変化の影響に
より一時的に電位が変化する場合があり、この電位変化
を入力側の回路がデータの信号として入力すると誤動作
が発生する可能性があった。

【００１６】また近年では、マイクロコンピュータ等の
ディジタル信号処理装置においては電源電位の低電圧化
が進んでいる。このため、そのような装置では電源電位
Vccと接地電位Vss との絶対的な電位差が小さくなって
おり、上述の電位の揺らぎ、他信号の変化の影響を受け
易くなっている。

【００１７】このような事情から、たとえば特開平３-2
4601号公報の発明が提案されている。しかし、この発明
では本来伝達すべきデータが”１（又は０）”であれば
データ”０（又は１）”を同時に伝達し、それらの両信
号を入力した側の回路において両者を一旦メモリに格納
した上で比較する構成を採っている。このような構成で
はリアルタイム処理が出来ず、またメモリに格納せずに
直接比較するにしても、誤った信号が入力された場合に
は信号出力側に対して再出力を要求する必要が生じるの
でやはりリアルタイム処理が出来ない。

【００１８】本発明はこのような事情に鑑みてなされた
ものであり、ディジタル信号の伝達に際して、信号電位
の揺らぎあるいは他の信号線上の信号の変化に伴うレベ
ル変化をデータの信号として伝達することを回避し得る
ディジタル信号のノイズ伝達防止装置の提供を目的とす
る。

【００１９】

【課題を解決するための手段】本発明のディジタル信号
のノイズ伝達防止装置は、２値データの内の本来伝達す
べきデータを表す電位の信号と、これと同時に他方のデ
ータを表す電位の信号とを伝達し、信号入力側で両信号
を入力し、それぞれが異なるデータを表す電位であれば
正常な状態として一方の信号を入力信号として出力し、
両信号が同一のデータを表す電位であれば異常な状態と
してそれ以前に出力していた信号を入力信号としてその
まま出力し続けるノイズ伝達防止手段を備えている。

【００２０】また本発明のディジタル信号のノイズ伝達
防止装置は、両信号が伝達される信号線を、一方を他方
に隣接している他の信号線及びその反転信号線のいずれ
とも隣接しないように配線している。

【００２１】

【作用】本発明のディジタル信号のノイズ伝達防止装置
では、信号入力側において異なるデータを表す電位の信
号が入力されている場合は正常な状態として一方の信号
が入力信号として出力され、同一のデータを表す電位の
信号が入力されている場合は異常な状態としてそれ以前
に出力されていた信号が入力信号としてそのまま出力さ
れる。

【００２２】また、本発明のディジタル信号のノイズ伝
達防止装置では、一方の信号線が他方の信号線と隣接し
て配線されることも、また一方の信号線に隣接する信号
線の反転信号線が他方の信号線と隣接して配線されるこ
ともないので、配線間の電位変化によるノイズ発生の可
能性は低い。

【００２３】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。

【００２４】図１は本発明に係るディジタル信号のノイ
ズ伝達防止装置の一実施例を示す回路図であり、前述の
図８に示されている従来の構成と同様に、出力ブロック
６と入力ブロック10とをバス７を介して接続してある。
また、インバータ回路INV4が存在することも同様であ
る。

【００２５】図１において、参照符号１は電位Vcc の電
源と接続された電源配線を、２は電位Vss の接地と接続
された接地配線をそれぞれ示している。ここでは、デー
タの出力側の回路の一例として、インバータ回路INV1及
びインバータ回路INV2を含む出力ブロック６を、またデ
ータの入力側の回路の一例としてノイズ伝達防止回路11
を含む入力ブロック10が示されており、両ブロック６，
10はバス７を介して接続されている。

【００２６】出力ブロック６は図８に示されている従来
例ではインバータ回路INV1のみを含んでいたが、本発明
の実施例ではインバータ回路INV1の出力信号を反転する
ためのインバータ回路INV2をも含んでいる。そして、イ
ンバータ回路INV1からの出力信号Ｄは従来例と同様にバ
ス７の信号線LDに出力されているが、インバータ回路IN
V2からの出力信号DBはバス７の信号線LDB に出力されて
いる。従って、信号線LD上の信号Ｄと信号線とLDB 上の
信号DBとは反転信号になる。

【００２７】また、上述の信号線LD及びDBはマイクロコ
ンピュータ等のチップ上では図２に示されているように
配線されている。即ち、図２において参照符号７にて一
括して示されているのはバス７であり、チップ上に導電
体を素材とした個々の信号線LW, LD, LX, …,LZ, LDB,
LYが順に配列されている。なお、信号線LWは信号Ｗを、
信号線LDは信号Ｄを、信号線LXは信号Ｘを、・・・信号
線LZは信号Ｚを、信号線LDB は信号DBを、信号線LYは信
号Ｙをそれぞれ伝達する。

【００２８】ここで、信号Ｄを伝達する信号線LDに隣接
する信号線LW及びLXは信号DBを伝達する信号線LDB には
隣接しないようにする。換言すれば、信号線LDとLDB と
の間には少なくとも２本の信号線が配置されるようにす
る。更に、信号線LDに隣接する信号線LW, LXのいずれか
が、信号線LDB に隣接する信号線LY, LZのいずれの反転
信号線でもないようにする。換言すれば、一方の信号線
LDに隣接する信号線の反転信号線が他方の信号線LDB に
隣接しないようにする。

【００２９】入力ブロック10のノイズ伝達防止回路11
は、それぞれが二つのNANDゲート111と112 、113 と114
で構成される二つのフリップフロップを直列に接続し
て構成されており、その内のNANDゲート111 と112 とで
構成される入力側 (初段) のフリップフロップの入力端
ａ及びｂはそれぞれバス７の信号線LD及びLDB に接続さ
れている。

【００３０】NANDゲート111 の一方の入力端は上述のよ
うに信号線LDに接続された初段のフリップフロップの入
力端ａであり、他方の入力端はNANDゲート112 の出力端
ｄに接続されている。またNANDゲート112 の一方の入力
端は上述のように信号線LDBに接続された初段のフリッ
プフロップの入力端ｂであり、他方の入力端はNANDゲー
ト111 の出力端ｃに接続されている。

【００３１】NANDゲート113 の一方の入力端は上述のNA
NDゲート111 の出力端ｃに接続されており、他方の入力
端はNANDゲート114 の出力端ｆに接続されている。また
NANDゲート114 の一方の入力端は上述のNANDゲート112
の出力端ｄに接続されており、他方の入力端はNANDゲー
ト113 の出力端ｅに接続されている。そして、NANDゲー
ト113 の出力端ｅからの出力が後段のフリップフロップ
の出力信号、換言すればノイズ伝達防止回路11の出力信
号となる。

【００３２】図１に示されている回路の動作は以下の如
くである。出力ブロック６のインバータ回路INV1からバ
ス７上の信号線LDへデータ”１”が出力されると、同時
にインバータ回路INV2からはその反転信号であるデー
タ”０”が信号線LDB へ出力される。これらのデータは
それぞれノイズ伝達防止回路11の初段のフリップフロッ
プの入力端ａ及びｂに入力される。これにより、ノイズ
伝達防止回路11の初段のフリップフロップの出力端ｃ及
びｄはそれぞれ”０”及び”１”になる。従って、後段
のフリップフロップの出力端ｅ及びｆは”１”及び”
０”になり、出力端ｅから出力される”１”が入力ブロ
ック10への本来の入力信号となる。

【００３３】また逆に、出力ブロック６のインバータ回
路INV1からバス７上の信号線LDへデータ”０”が出力さ
れると、同時にインバータ回路INV2からはその反転信号
であるデータ”１”が信号線LDB へ出力される。この場
合には、初段のフリップフロップの出力端ｃ及びｄはそ
れぞれ”１”及び”０”となり、後段のフリップフロッ
プの出力端ｅ及びｆはそれぞれ”０”及び”１”にな
り、出力端ｅから出力される”０”が入力ブロック10へ
の本来の入力信号となる。

【００３４】ここで、出力ブロック６から信号線LDへ”
１”が、また同時に信号線LDB へ”０”がそれぞれ出力
されている正常な状態において、一時的に出力ブロック
６内の電源電位Vcc がトランジスタのスイッチングによ
り降下するか、あるいは信号線LDに隣接する信号線上の
信号の変化により信号線LDの電位がノイズ伝達防止回路
11のNANDゲートのしきい値以下に降下した場合、初段の
フリップフロップの入力端ａに入力された信号はデー
タ”０”と判断される。またこれに応じて、初段のフリ
ップフロップの出力端ｃからの出力信号も”１”とな
る。しかし、初段のフリップフロップの入力端ｂへの入
力信号は”０”のままで変化しないので、出力端ｄから
の出力信号も”１”のままに維持される。この際、後段
のフリップフロップの出力端ｆからの出力信号はもとも
と”０”であり、出力端ｅからの出力信号は”１”の状
態を継続する。

【００３５】換言すれば、本来は”１”であるべきノイ
ズ伝達防止回路11の入力端ａへの入力信号のみが”１”
から”０”に変化しても、入力端ｂへの入力信号が本来
の”０”に維持されていれば、入力端ａへの入力信号
の”１”から”０”への変化が後段のフリップフロップ
の出力端ｅ及びｆにまで影響を及ぼすことはない。

【００３６】一方、信号線LDの電位は”１”のままで信
号線LDB の電位が上昇した場合には、ノイズ伝達防止回
路11の初段のフリップフロップの入力端ｂに入力される
信号はデータ”１”と判断されることになる。しかしこ
の場合、初段のフリップフロップの入力端ａへの入力信
号は”１”を維持するので出力端ｃからの出力信号も”
０”を維持し、出力端ｄからの出力信号は”１”のまま
変化しない。従って、後段のフリップフロップの出力端
ｅ及びｆからの出力信号もそれぞれ”１”及び”０”の
状態を維持する。

【００３７】換言すれば、本来は”０”であるべき初段
のフリップフロップの入力端ｂからの出力信号のみが”
０”から”１”に変化しても、その変化が後段のフリッ
プフロップの出力端ｅ及びｆからの出力信号にまで影響
を及ぼすことはない。

【００３８】また、出力ブロック６から信号線LDへ”
０”が出力されており、且つ信号線LDB へ”１”が出力
されている場合にも同様に、ノイズ伝達防止回路11の初
段のフリップフロップの入力端ａまたはｂへの入力信号
のいずれか一方のみが変化しても後段のフリップフロッ
プの出力端ｅ及びｆからの出力信号にその変化が伝達さ
れることはない。

【００３９】図３は図１に示されているノイズ伝達防止
回路11にラッチ回路としての機能を付加した場合の構成
例を示す回路図である。この図３に示されている構成で
は、ノイズ伝達防止回路11の初段のフリップフロップを
構成する両NANDゲート111, 112を３入力とし、新たにラ
ッチ信号Ｌを入力し得るように構成する。

【００４０】このような図３に示されているような構成
のノイズ伝達防止回路11では、ラッチ信号Ｌが”１”で
ある間は、初段のフリップフロップを構成する両NANDゲ
ート111, 112は入力をそのまま出力するのでノイズ伝達
防止回路11は上述の図１に示されている構成と同様に動
作する。しかし、ラッチ信号Ｌが”１”から”０”に転
じると両NANDゲート111, 112の出力端ｃ，ｄからの出力
信号は”１”になるので、後段のフリップフロップを構
成する両NANDゲート113, 114の出力端ｅ，ｆからの出力
信号はそれまでの状態に固定（ラッチ）される。

【００４１】なお、上記実施例では出力ブロック６をイ
ンバータ回路で構成しているが、本来伝達すべきデータ
の信号とその反転信号とを同時に発生し得る構成であれ
ば、たとえばNANDゲート， NORゲート，クロックインバ
ータあるいはトライステートバッファ等を使用すること
も可能である。

【００４２】また、上記実施例ではマイクロコンピュー
タ内に本発明のディジタル信号のノイズ伝達防止装置を
備えた構成としているが、これに限るものではなく、出
力ブロック６と入力ブロック10とが異なるチップに位置
していて外部バスで接続される場合にも本発明は適用可
能である。

【００４３】更に、入力ブロック10においてもそれぞれ
が２個のNANDゲートで構成されるフリップフロップを２
段直列接続しているが、 NORゲートを用いたフリップフ
ロップでも同様に動作し得ることは言うまでもない。

【００４４】

【発明の効果】以上に詳述したように本発明によれば、
信号出力回路から信号入力回路に対して本来伝達すべき
データの信号とその反転信号とを同時に伝達し、信号入
力回路側ではそれらの両信号が同一のデータを表してい
ると判断される場合にはそれ以前の信号出力状態を維持
するノイズ伝達防止手段を備えているので、両信号を比
較して不一致であれば再送を要求する等の手間なしで、
リアルタイムで正しい信号を伝達することが可能にな
る。

【００４５】また、発明によれば本来伝達すべきデータ
の信号用の信号線とその反転信号用の信号線とは、その
一方が、他方に隣接している他の信号線及びその反転信
号線のいずれとも隣接しないようにバス上に配線されて
いるので、他の信号の変化が同時に両信号線に影響を及
ぼすことが防止される。

【図面の簡単な説明】

【図１】本発明に係るディジタル信号のノイズ伝達防止
装置の一実施例を示す回路図である。

【図２】本発明に係るディジタル信号のノイズ伝達防止
装置の信号入力回路と信号出力回路とを接続する信号線
及び反転信号線のチップ上での配線状態を示す模式図で
ある。

【図３】本発明に係るディジタル信号のノイズ伝達防止
装置の他の実施例を示すためのノイズ伝達防止回路の回
路図である。

【図４】従来のディジタル信号を授受する回路の一般的
な例としての C-MOSインバータ回路の簡略化した等価回
路図である。

【図５】従来のディジタル信号を授受する回路におい
て、インバータ回路のスイッチングに伴う電源配線上の
信号電位の揺らぎの状態を示す波形図である。

【図６】従来のディジタル信号を授受する回路におい
て、隣接して配線された信号線の状態を示す模式図(a)
及びその等価回路図(b) である。

【図７】図６において、一方の信号線上の信号波形の変
化に伴う他方の信号線上の信号波形の変化の状態を示す
波形図である。

【図８】図４に示されているインバータ回路を２個使用
して、信号出力回路及び信号入力回路を構成し、更に両
者をバスを介して接続した従来の一般的なディジタル信
号を伝達する装置の構成例を示す回路図である。

【符号の説明】 ６ 出力ブロック ７ バス 10 入力ブロック 11 ノイズ伝達防止回路 LD 信号線 LDB 反転信号線 INV1 インバータ回路 INV2 インバータ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 信号線へ第１のデータを比較的高電位の
   信号として、第２のデータを比較的低電位の信号として
   それぞれ出力する信号出力回路と、該信号出力回路から
   出力された信号を伝達する信号線を含む複数の信号線に
   て構成されたバスと、前記信号線から比較的高電位の信
   号を第１のデータとして、比較的低電位の信号を第２の
   データとしてそれぞれ入力する信号入力回路とを有する
   装置のディジタル信号のノイズ伝達防止装置において、 前記信号出力回路に、本来出力すべきデータが第１のデ
   ータである場合に第２のデータを表す電位の信号を出力
   し、本来出力すべきデータが第２のデータである場合に
   第１のデータを表す電位の信号を出力する反転信号出力
   手段を、 前記バスに、前記反転信号出力手段から出力された反転
   信号を伝達する反転信号線を、 前記信号入力回路に、前記信号線及び前記反転信号線か
   らそれぞれ異なるデータを表す電位の信号が伝達されて
   いる場合は前記信号線から伝達されているデータを表す
   電位の信号を出力し、前記信号線及び前記反転信号線か
   ら同一のデータを表す電位の信号が伝達されている場合
   はその状態になる以前に出力していた信号をそのまま出
   力するノイズ伝達防止手段をそれぞれ備えたことを特徴
   とするディジタル信号のノイズ伝達防止装置。
2. 【請求項２】 前記信号線と前記反転信号線とは、その
   一方が、他方に隣接している他の信号線及びその反転信
   号線のいずれとも隣接しないように前記バス上に配線さ
   れていることを特徴とする請求項１に記載のディジタル
   信号のノイズ伝達防止装置。