JPH06231269A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH06231269A JPH06231269A JP5039493A JP3949393A JPH06231269A JP H06231269 A JPH06231269 A JP H06231269A JP 5039493 A JP5039493 A JP 5039493A JP 3949393 A JP3949393 A JP 3949393A JP H06231269 A JPH06231269 A JP H06231269A
- Authority
- JP
- Japan
- Prior art keywords
- data
- vram
- display
- clipping
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000873 masking effect Effects 0.000 claims abstract description 5
- 238000013500 data storage Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
- Image Generation (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 簡単な回路構成でかつ任意の形でクリッピン
グ領域の指定を可能とした表示制御装置を提供すること
を目的とする。 【構成】 ＣＰＵの制御の下にＶＲＡＭの記憶内容を更
新すると共に、ＶＲＡＭの記憶内容に従って表示装置に
画像を表示させる表示制御装置であって、ＶＲＡＭ空間
アドレスによりクリッピング領域を指定するデータを記
憶するクリッピング領域指定データテーブル２１を有
し、ＣＰＵから送られる描画アドレスによりこのクリッ
ピング領域指定データテーブル２１から読込まれたデー
タに基づいてＶＲＡＭへの書込み要求信号を選択的にマ
スキングするＡＮＤゲート２２を備えた。
グ領域の指定を可能とした表示制御装置を提供すること
を目的とする。 【構成】 ＣＰＵの制御の下にＶＲＡＭの記憶内容を更
新すると共に、ＶＲＡＭの記憶内容に従って表示装置に
画像を表示させる表示制御装置であって、ＶＲＡＭ空間
アドレスによりクリッピング領域を指定するデータを記
憶するクリッピング領域指定データテーブル２１を有
し、ＣＰＵから送られる描画アドレスによりこのクリッ
ピング領域指定データテーブル２１から読込まれたデー
タに基づいてＶＲＡＭへの書込み要求信号を選択的にマ
スキングするＡＮＤゲート２２を備えた。
Description
【０００１】
【産業上の利用分野】この発明は、中央処理装置（ＣＰ
Ｕ）の制御の下にビデオメモリ（ＶＲＡＭ）の記憶内容
を更新すると共にＶＲＡＭの記憶内容に従って表示装置
に画像表示を行う表示制御装置に関する。
Ｕ）の制御の下にビデオメモリ（ＶＲＡＭ）の記憶内容
を更新すると共にＶＲＡＭの記憶内容に従って表示装置
に画像表示を行う表示制御装置に関する。
【０００２】
【従来の技術】各種画像処理システムにおいて、表示画
面上での描画可能領域または禁止領域を設定するいわゆ
るクリッピング機能が必要とされる。この様なクリッピ
ングは、ＣＰＵがあるキャラクタ・データをＶＲＡＭに
書込む際に、予め設定されているクリッピング境界と比
較して、ＶＲＡＭへの書込みを制御することで行われ
る。図３はその様な描画制御を行った表示画面の例であ
る。表示物に対して画面上の斜線部が描画を禁止された
マスク領域を示している。図４は従来のクリッピング制
御回路の例である。図示のように従来は、描画領域を、
表示空間アドレスの始点座標と終点座標で囲まれる範囲
で指定して、描画アドレスがその範囲に含まれるか否か
を判断していた。
面上での描画可能領域または禁止領域を設定するいわゆ
るクリッピング機能が必要とされる。この様なクリッピ
ングは、ＣＰＵがあるキャラクタ・データをＶＲＡＭに
書込む際に、予め設定されているクリッピング境界と比
較して、ＶＲＡＭへの書込みを制御することで行われ
る。図３はその様な描画制御を行った表示画面の例であ
る。表示物に対して画面上の斜線部が描画を禁止された
マスク領域を示している。図４は従来のクリッピング制
御回路の例である。図示のように従来は、描画領域を、
表示空間アドレスの始点座標と終点座標で囲まれる範囲
で指定して、描画アドレスがその範囲に含まれるか否か
を判断していた。
【０００３】
【発明が解決しようとする課題】しかし図４に示す従来
方式では、クリッピング領域を表示空間アドレスで指定
するために、描画アドレスの表示空間アドレスへの変換
回路が必要である。また、表示空間のＸ，Ｙアドレス上
でそれぞれクリッピング始点と終点を指定するために一
つの領域指定に４個の比較回路を必要とする。しかも比
較回路は、減算回路を含む複雑なものである。飛び飛び
に複数の領域を指定しようとすると、図４の回路は複数
個必要になる。これに対して、ＣＰＵにおいてクリッピ
ング領域の判定を行ってデータ転送を制御することも考
えられるが、これはＣＰＵの負担が大きくなり過ぎて好
ましくない。
方式では、クリッピング領域を表示空間アドレスで指定
するために、描画アドレスの表示空間アドレスへの変換
回路が必要である。また、表示空間のＸ，Ｙアドレス上
でそれぞれクリッピング始点と終点を指定するために一
つの領域指定に４個の比較回路を必要とする。しかも比
較回路は、減算回路を含む複雑なものである。飛び飛び
に複数の領域を指定しようとすると、図４の回路は複数
個必要になる。これに対して、ＣＰＵにおいてクリッピ
ング領域の判定を行ってデータ転送を制御することも考
えられるが、これはＣＰＵの負担が大きくなり過ぎて好
ましくない。
【０００４】この発明はこの様な事情を考慮してなされ
たもので、簡単な回路構成でかつ任意の形でクリッピン
グ領域の指定を可能とした表示制御装置を提供すること
を目的とする。
たもので、簡単な回路構成でかつ任意の形でクリッピン
グ領域の指定を可能とした表示制御装置を提供すること
を目的とする。
【０００５】
【課題を解決するための手段】この発明は、中央処理装
置の制御の下にビデオメモリの記憶内容を更新すると共
に、前記ビデオメモリの記憶内容に従って表示装置に画
像を表示させる表示制御装置において、前記ビデオメモ
リのメモリ空間アドレスによりクリッピング領域を指定
するデータを記憶する制御データ記憶手段と、中央処理
装置から送られる描画アドレスにより前記制御データ記
憶手段から読込まれたデータに基づいて前記ビデオメモ
リへの書込み要求信号を選択的にマスキングするマスク
手段とを備えたことを特徴としている。
置の制御の下にビデオメモリの記憶内容を更新すると共
に、前記ビデオメモリの記憶内容に従って表示装置に画
像を表示させる表示制御装置において、前記ビデオメモ
リのメモリ空間アドレスによりクリッピング領域を指定
するデータを記憶する制御データ記憶手段と、中央処理
装置から送られる描画アドレスにより前記制御データ記
憶手段から読込まれたデータに基づいて前記ビデオメモ
リへの書込み要求信号を選択的にマスキングするマスク
手段とを備えたことを特徴としている。
【０００６】
【作用】この発明においては、ＶＲＡＭ空間アドレスに
対応してクリッピング領域を指定するデータを記憶する
制御データ記憶手段を設けている。そして描画に際して
は、ＶＲＡＭへの描画アドレスによってこの制御データ
記憶手段をアクセスして、読み込まれたデータによって
ＶＲＡＭへの書込みを制御する。即ち制御データ記憶手
段のデータに応じてＶＲＡＭへの書込み要求信号（描画
コマンド）のマスキングを行って、ＶＲＡＭの書込みイ
ネーブル信号をオン，オフする。従ってこの発明では、
ＣＰＵから送られてくる描画アドレスとクリッピング領
域指定アドレスの比較を行うためのアドレス変換回路や
比較回路が要らない。しかもこの発明では表示ドット単
位或いはキャラクタ単位でクリッピング領域の指定が可
能であり、任意形状の描画クリッピングができる。
対応してクリッピング領域を指定するデータを記憶する
制御データ記憶手段を設けている。そして描画に際して
は、ＶＲＡＭへの描画アドレスによってこの制御データ
記憶手段をアクセスして、読み込まれたデータによって
ＶＲＡＭへの書込みを制御する。即ち制御データ記憶手
段のデータに応じてＶＲＡＭへの書込み要求信号（描画
コマンド）のマスキングを行って、ＶＲＡＭの書込みイ
ネーブル信号をオン，オフする。従ってこの発明では、
ＣＰＵから送られてくる描画アドレスとクリッピング領
域指定アドレスの比較を行うためのアドレス変換回路や
比較回路が要らない。しかもこの発明では表示ドット単
位或いはキャラクタ単位でクリッピング領域の指定が可
能であり、任意形状の描画クリッピングができる。
【０００７】
【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。図１は、この発明の一実施例に係る表示制
御装置の概略構成である。図示のようにこの表示制御装
置は、ＣＰＵ１、制御プログラムを記憶したＲＯＭ２、
キャラクタデータを記憶したキャラクタＲＯＭ３、ビデ
オディスプレイプロセッサ（ＶＤＰ）４、ＶＲＡＭ５、
属性データＲＡＭ６およびＣＲＴ表示装置７を有する。
ＶＤＰ４は、タイミング制御回路１１、書込み／読出し
制御回路１２、カラーパレット１３、Ｄ／Ａコンバータ
１４等を有する。ＶＲＡＭ５および属性データＲＡＭ６
はこの実施例ではＶＤＰ４の外に設けられているが、Ｖ
ＤＰ４の内部にあってもよい。
を説明する。図１は、この発明の一実施例に係る表示制
御装置の概略構成である。図示のようにこの表示制御装
置は、ＣＰＵ１、制御プログラムを記憶したＲＯＭ２、
キャラクタデータを記憶したキャラクタＲＯＭ３、ビデ
オディスプレイプロセッサ（ＶＤＰ）４、ＶＲＡＭ５、
属性データＲＡＭ６およびＣＲＴ表示装置７を有する。
ＶＤＰ４は、タイミング制御回路１１、書込み／読出し
制御回路１２、カラーパレット１３、Ｄ／Ａコンバータ
１４等を有する。ＶＲＡＭ５および属性データＲＡＭ６
はこの実施例ではＶＤＰ４の外に設けられているが、Ｖ
ＤＰ４の内部にあってもよい。
【０００８】ＣＰＵ１は、ＲＯＭ２に記憶されたプログ
ラムに従い、表示データ（キャラクタ名）と表示位置デ
ータを発生する。表示位置データはこの実施例の場合、
ＶＲＡＭ５のアドレスに対応したデータである。書込み
／読出し制御回路１２は、ＶＲＡＭ５に対して、ＣＰＵ
１から送られた表示位置データに対応したＶＲＡＭアド
レスに表示データを書込むと共に、書込まれたデータを
読出し、更に読み出された表示データ（キャラクタ名）
に基づいてキャラクタＲＯＭ３を参照してカラーパレッ
ト１３にカラーコードを転送するという制御を行う。Ｖ
ＲＡＭ５からのデータ読出しは、タイミング制御回路１
１によってＣＲＴ表示装置７の走査に同期するようにタ
イミング制御がなされる。カラーコードは、カラーパレ
ット１４によりＲＧＢ信号に変換され、これがＤ／Ａコ
ンバータ１４によりアナログデータに変換されてＣＲＴ
表示装置７に送られる。
ラムに従い、表示データ（キャラクタ名）と表示位置デ
ータを発生する。表示位置データはこの実施例の場合、
ＶＲＡＭ５のアドレスに対応したデータである。書込み
／読出し制御回路１２は、ＶＲＡＭ５に対して、ＣＰＵ
１から送られた表示位置データに対応したＶＲＡＭアド
レスに表示データを書込むと共に、書込まれたデータを
読出し、更に読み出された表示データ（キャラクタ名）
に基づいてキャラクタＲＯＭ３を参照してカラーパレッ
ト１３にカラーコードを転送するという制御を行う。Ｖ
ＲＡＭ５からのデータ読出しは、タイミング制御回路１
１によってＣＲＴ表示装置７の走査に同期するようにタ
イミング制御がなされる。カラーコードは、カラーパレ
ット１４によりＲＧＢ信号に変換され、これがＤ／Ａコ
ンバータ１４によりアナログデータに変換されてＣＲＴ
表示装置７に送られる。
【０００９】属性データＲＡＭ６は、キャラクタ名以外
の表示を制御する種々の制御データ、例えばキャラクタ
ＲＯＭ３から読み出されたカラーコードを表示画面に対
応して修飾，変更するデータ等の制御データを記憶する
メモリである。この属性データＲＡＭ６はこの実施例の
場合、上に例示した通常の制御データの他に、描画アド
レスに対応して表示ドット単位或いはキャラクタ単位で
クリッピング領域を指定するデータを記憶するクリッピ
ング領域指定データテーブルを有する。
の表示を制御する種々の制御データ、例えばキャラクタ
ＲＯＭ３から読み出されたカラーコードを表示画面に対
応して修飾，変更するデータ等の制御データを記憶する
メモリである。この属性データＲＡＭ６はこの実施例の
場合、上に例示した通常の制御データの他に、描画アド
レスに対応して表示ドット単位或いはキャラクタ単位で
クリッピング領域を指定するデータを記憶するクリッピ
ング領域指定データテーブルを有する。
【００１０】図２は、この実施例のクリッピング領域指
定に関係する部分を取り出して示している。ＣＰＵ１か
らの描画アドレスはＶＲＡＭ５に送られると共に、属性
データＲＡＭ６にも送られ、図示のように属性データＲ
ＡＭ６内のクリッピング領域指定データテーブル２１が
参照される。ＡＮＤゲート２２は、クリッピング領域指
定データテーブル２１から読み出されたデータと描画コ
マンドとの積をとって、ＶＲＡＭ５への書込みイネーブ
ル信号ＷＥをオン，オフするためのゲートである。この
ＡＮＤゲート２２は言い換えれば、描画コマンドを選択
的にマスキングするためのマスク手段であり、図１のＷ
／Ｒ制御部１２に含まれている。
定に関係する部分を取り出して示している。ＣＰＵ１か
らの描画アドレスはＶＲＡＭ５に送られると共に、属性
データＲＡＭ６にも送られ、図示のように属性データＲ
ＡＭ６内のクリッピング領域指定データテーブル２１が
参照される。ＡＮＤゲート２２は、クリッピング領域指
定データテーブル２１から読み出されたデータと描画コ
マンドとの積をとって、ＶＲＡＭ５への書込みイネーブ
ル信号ＷＥをオン，オフするためのゲートである。この
ＡＮＤゲート２２は言い換えれば、描画コマンドを選択
的にマスキングするためのマスク手段であり、図１のＷ
／Ｒ制御部１２に含まれている。
【００１１】この様な構成として、クリッピング領域指
定データテーブル２１に予め、表示ドット単位またはキ
ャラクタ単位で描画可能または禁止を指示するクリッピ
ング領域指定データを書込んでおく。そして描画に際し
て、描画アドレスにより示されたクリッピング領域指定
データテーブル２１のデータを読出し、これによりＶＲ
ＡＭへの表示データ書込みを制御することにより、クリ
ッピングができる。
定データテーブル２１に予め、表示ドット単位またはキ
ャラクタ単位で描画可能または禁止を指示するクリッピ
ング領域指定データを書込んでおく。そして描画に際し
て、描画アドレスにより示されたクリッピング領域指定
データテーブル２１のデータを読出し、これによりＶＲ
ＡＭへの表示データ書込みを制御することにより、クリ
ッピングができる。
【００１２】この実施例によれば、従来のようにクリッ
ピング領域指定のために複雑な回路を必要としない。し
かも飛び飛びの複数領域指定は勿論、任意形状のクリッ
ピングができる。なおこの実施例ではＶＲＡＭ５と属性
データＲＡＭ６とを別々に設ける例を示したが、これら
は別である必要はなく、例えばＶＲＡＭに記憶された画
像データ中の数ビットを属性データとしてもよい。
ピング領域指定のために複雑な回路を必要としない。し
かも飛び飛びの複数領域指定は勿論、任意形状のクリッ
ピングができる。なおこの実施例ではＶＲＡＭ５と属性
データＲＡＭ６とを別々に設ける例を示したが、これら
は別である必要はなく、例えばＶＲＡＭに記憶された画
像データ中の数ビットを属性データとしてもよい。
【００１３】
【発明の効果】以上説明したようにこの発明によれば、
クリッピング領域をＶＲＡＭ空間アドレスにより指定す
る制御用メモリを設けることにより、簡単な回路構成で
任意形状のクリッピング領域の指定を可能とした表示制
御装置を得ることができる。
クリッピング領域をＶＲＡＭ空間アドレスにより指定す
る制御用メモリを設けることにより、簡単な回路構成で
任意形状のクリッピング領域の指定を可能とした表示制
御装置を得ることができる。
【図１】 この発明の一実施例に係る表示制御装置の概
略構成を示す図である。
略構成を示す図である。
【図２】 図１におけるクリッピング領域指定に関係す
る部分の構成を示す図である。
る部分の構成を示す図である。
【図３】 クリッピング動作を説明するための図であ
る。
る。
【図４】 従来のクリップ回路の構成例である。
１…ＣＰＵ、２…ＲＯＭ、３…キャラクタＲＯＭ、４…
ＶＤＰ、５…ＶＲＡＭ、６…属性データＲＡＭ、７…Ｃ
ＲＴ表示装置、１１…タイミング制御回路、１２…Ｗ／
Ｒ制御回路、１３…カラーパレット、１４…Ｄ／Ａコン
バータ、２１…クリッピング領域指定データテーブル、
２２…ＡＮＤゲート。
ＶＤＰ、５…ＶＲＡＭ、６…属性データＲＡＭ、７…Ｃ
ＲＴ表示装置、１１…タイミング制御回路、１２…Ｗ／
Ｒ制御回路、１３…カラーパレット、１４…Ｄ／Ａコン
バータ、２１…クリッピング領域指定データテーブル、
２２…ＡＮＤゲート。
Claims (1)
- 【請求項１】 中央処理装置の制御の下にビデオメモリ
の記憶内容を更新すると共に、前記ビデオメモリの記憶
内容に従って表示装置に画像を表示させる表示制御装置
において、 前記ビデオメモリのメモリ空間アドレスによりクリッピ
ング領域を指定するデータを記憶する制御データ記憶手
段と、 前記中央処理装置から送られる描画アドレスにより前記
制御データ記憶手段から読込まれたデータに基づいて前
記ビデオメモリへの書込み要求信号を選択的にマスキン
グするマスク手段と、を備えたことを特徴とする表示制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5039493A JPH06231269A (ja) | 1993-02-03 | 1993-02-03 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5039493A JPH06231269A (ja) | 1993-02-03 | 1993-02-03 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06231269A true JPH06231269A (ja) | 1994-08-19 |
Family
ID=12554586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5039493A Pending JPH06231269A (ja) | 1993-02-03 | 1993-02-03 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06231269A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6022006A (en) * | 1997-08-01 | 2000-02-08 | Hutchinson | Hydraulic antivibration support |
| KR100324755B1 (ko) * | 1999-08-19 | 2002-02-20 | 구자홍 | 그래픽 처리기의 클리핑 장치 및 방법 |
-
1993
- 1993-02-03 JP JP5039493A patent/JPH06231269A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6022006A (en) * | 1997-08-01 | 2000-02-08 | Hutchinson | Hydraulic antivibration support |
| KR100324755B1 (ko) * | 1999-08-19 | 2002-02-20 | 구자홍 | 그래픽 처리기의 클리핑 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748174A (en) | Video display system including graphic layers with sizable, positionable windows and programmable priority | |
| US5467442A (en) | Image processing apparatus | |
| JPS6360395B2 (ja) | ||
| US4566000A (en) | Image display apparatus and method having virtual cursor | |
| US4286320A (en) | Digital computing system having auto-incrementing memory | |
| US5030946A (en) | Apparatus for the control of an access to a video memory | |
| JPH06231269A (ja) | 表示制御装置 | |
| JP3530215B2 (ja) | オンスクリーン表示装置 | |
| JP2663967B2 (ja) | 情報記憶制御方法 | |
| JP3470407B2 (ja) | 表示文字色変更装置 | |
| JPH0594167A (ja) | 画像表示方法 | |
| JP3312699B2 (ja) | 仮想ｖｒａｍによる画面表示方法 | |
| JPS6355097B2 (ja) | ||
| JPH0445487A (ja) | 合成表示方法およびその装置 | |
| JPS62211784A (ja) | 表示制御装置 | |
| JPH11109937A (ja) | 表示制御装置 | |
| JP3428089B2 (ja) | 画像表示処理装置 | |
| JPH04314166A (ja) | 文書作成装置 | |
| JPH06230769A (ja) | 表示制御装置 | |
| JP2000035781A (ja) | 画像表示制御方法および装置 | |
| JPH05216461A (ja) | マイクロコンピュータおよびビデオテックスシステム | |
| JPH06186939A (ja) | 表示制御装置 | |
| JPH02271424A (ja) | フルグラフィック画面の表示方式 | |
| JPH08328811A (ja) | グラフィック表示回路のｖｒａｍ制御装置及び方法 | |
| JPH06180570A (ja) | 画面データアドレス自動更新付き画像処理装置 |