JPH06232149A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】耐圧向上と集積度向上の両立が可能なバイポー
ラ型の半導体装置を提供する。 【構成】第１側面分離絶縁物領域９ａにより埋め込みコ
レクタ領域３及びコレクタ耐圧領域４の側面が第１側面
分離絶縁物領域（シリコン酸化膜）９ａを挟んで隣接半
導体領域（トレンチＴ２内のポリシリコン溝埋め領域８
又はＮ^- 領域１１）から絶縁分離される誘電体分離型の
バイポーラトランジスタにおいて、ベ−ス領域５と表面
コレクタ領域７との間に埋め込みコレクタ領域３の表面
部に達する第２側面分離絶縁物領域（シリコン酸化膜）
９ｂが形成される。この結果、ベ−ス領域５と表面コレ
クタ領域７との間の水平距離を短縮してもベ−ス領域５
と表面コレクタ領域７との間の電気絶縁が確保される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、少なくとも側面を誘電
体分離されるバイポーラトランジスタ（ＢＰＴ）を有す
る半導体装置に関する。

【０００２】

【従来の技術】高ノイズ環境下で使用される車両エンジ
ン制御用のマイコンなどの車載半導体装置では多少の集
積度の低下及び製造工程増加のデメリットを甘受しても
耐圧向上が重要であり、側面誘電体分離構造や全面（側
面及び底面）誘電体分離構造（特開昭４８−１０００８
１号公報）のトランジスタ集積回路が好適である。

【０００３】

【発明が解決しようとする課題】このようなバイポーラ
集積回路において、トランジスタ寸法を縮小して集積度
を向上するには、ベース領域から側面分離絶縁膜までの
水平距離（すなわち、ベ−ス領域の外側のコレクタ耐圧
領域の横幅）Ｗを縮小する必要がある。しかしながら、
水平距離Ｗを縮小すると、集積度は向上するもののコレ
クタ耐圧ＢＶceo が低下するという欠点があった。

【０００４】本発明は上記問題点に鑑みなされたもので
あり、耐圧向上と集積度向上の両立が可能なバイポーラ
型の半導体装置を提供することを、その目的としてい
る。

【０００５】

【課題を解決するための手段】本発明の半導体装置は、
半導体基板から絶縁分離された高濃度第１導電型の埋め
込みコレクタ領域と、前記埋め込みコレクタ領域の上部
に形成された低濃度第１導電型のコレクタ耐圧領域と、
島状の前記両領域の側面を絶縁分離する第１側面分離絶
縁物領域と、前記島状のコレクタ耐圧領域の表面部に形
成される第２導電型のベース領域と、前記島状のコレク
タ耐圧領域の表面部に前記ベース領域と離れて形成され
る高濃度第１導電型の表面コレクタ領域と、前記ベース
領域の表面部に形成される高濃度第１導電型のエミッタ
領域と、前記第１側面分離絶縁物領域を挟んで前記島状
の半導体耐圧領域に隣接する隣接半導体領域とを備える
半導体装置において、前記ベース領域と前記表面コレク
タ領域とを絶縁分離して前記埋め込みコレクタ領域の表
面部に達する第２側面分離絶縁物領域を備えることを特
徴としている。

【０００６】ここで、第２側面分離絶縁物領域は、埋め
込みコレクタ領域の表面部に接触しなくても、近傍に達
するだけでよい。例えばベ−ス領域底面から埋め込みコ
レクタ領域表面までのコレクタ耐圧領域の実質深さの８
０％以上を第２側面分離絶縁物領域が形成されていれば
よい。好適な態様において、前記第１側面分離絶縁物領
域は、前記ベ−ス領域の側面に接する。

【０００７】好適な態様において、前記隣接半導体領域
に、前記表面コレクタ領域の電位より前記エミッタ領域
の電位に近い電位が印加される。好適な態様において、
前記隣接半導体領域は、前記第１、第２側面分離絶縁物
領域を挟んで前記ベ−ス領域を囲むポリシリコン溝埋め
領域からなる。好適な態様において、前記隣接半導体領
域に、前記エミッタ領域の電位と同じ電位が印加され
る。

【０００８】

【作用及び発明の効果】第１側面分離絶縁物領域により
埋め込みコレクタ領域及びコレクタ耐圧領域の側面が隣
接半導体領域から絶縁分離される誘電体分離型のバイポ
ーラトランジスタにおいて、ベ−ス領域と表面コレクタ
領域との間に前記埋め込みコレクタ領域の表面部に達す
る第２側面分離絶縁物領域が形成される。

【０００９】この結果、ベ−ス領域と表面コレクタ領域
との間の水平距離を短縮してもベ−ス領域と表面コレク
タ領域領域との間の電気絶縁はこの第２側面分離絶縁物
領域により確保され、かつ、第２側面分離絶縁物領域は
第１側面分離絶縁物領域のように埋め込みコレクタ領域
を分断しないので、ベ−ス領域直下の埋め込みコレクタ
領域と表面コレクタ領域との導通が確保される。

【００１０】すなわち、本発明の半導体装置は、浅い第
２側面分離絶縁物領域により、埋め込みコレクタ領域を
分断することなくベ−ス領域と表面コレクタ領域とを絶
縁分離するので、ベ−ス領域と表面コレクタ領域との間
の距離を短縮し、耐圧低下を招くことなくトランジスタ
寸法の縮小が可能となる。特に、ベ−ス領域に両側面分
離絶縁物領域を挟んで隣接半導体領域（例えばポリシリ
コン溝埋め領域）を隣接させ、この隣接半導体領域に例
えばエミッタ電位といった低電位を印加すると、両側面
分離絶縁物領域に近接するコレクタ耐圧領域の部位に形
成されるコレクタ空乏層の曲がりが抑圧され、それによ
り電界集中が緩和され、この部分での降伏が抑止される
ので、ベ−ス領域が第１、第２側面分離絶縁物領域と直
接接触させてトランジスタ寸法の縮小を図っても、耐圧
低下を抑止できるという優れた効果を奏することができ
る。

【００１１】

【実施例】（実施例１）以下、本発明の半導体装置の一
実施例として全面誘電体分離構造の高耐圧ＮＰＮバイポ
ーラトランジスタを示す。１はＰ^- シリコン基板（半導
体基板）、２は底部絶縁用のシリコン酸化膜、３はＮ⁺
埋め込みコレクタ領域、４はＮ^- コレクタ耐圧領域、５
はＰ⁺ ベース領域、６はＮ⁺ エミッタ領域、７はＮ⁺ 表
面コレクタ領域、８はトレンチ充填用のポリシリコン溝
埋め領域（隣接半導体領域）、９ａは島状の埋め込みコ
レクタ領域３及びその直上のコレクタ耐圧領域４の側面
を囲むシリコン酸化膜（第１側面分離絶縁物領域）、９
ｂはベ−ス領域５の側面を囲み、ベ−ス領域５と表面コ
レクタ領域７とを分離するシリコン酸化膜（第２側面分
離絶縁物領域）である。

【００１２】また、１０は表面のシリコン酸化膜であ
り、Ｅ，Ｂ，Ｃはそれぞれアルミニウムからなるエミッ
タコンタクト電極、ベースコンタクト電極、コレクタコ
ンタクト電極、１２はシリコン酸化膜９ａを挟んでこの
バイポ−ラトランジスタの側面を囲むＮ^- 領域１１の表
面に形成されたＮ⁺ コンタクト領域であり、１３はその
コンタクト電極である。

【００１３】この実施例では、ポリシリコン溝埋め領域
９ｂの両端はポリシリコン溝埋め領域９ａに接続されて
おり、コンタクト電極１３とともに接地されている。ま
た、エミッタ電極Ｅには接地電位又は接地電位に近い電
位が印加されている。このトランジスタの製造工程を以
下に説明する。まず図２に示すように、鏡面研磨された
比抵抗３〜５Ω・ｃｍのＮ^- 型（１００）単結晶シリコ
ン基板４０を用意し、その表面に気相拡散法を用いてア
ンチモンを３μｍ拡散してＮ⁺ 拡散層３０を形成する。
また別にＰ^- 基板１の片方の主面に鏡面研磨を施した
後、熱酸化を行い、厚さ約１．０μｍのシリコン酸化膜
２をする。これらシリコン基板１及びシリコン基板４０
をＨ₂ ０₂ −Ｈ₂ ＳＯ₄ 混合液中で加熱し、親水性処理
を行い、室温清浄雰囲気中で貼り合わせ、摂氏１１００
度Ｎ₂ 雰囲気で２時間熱処理し、接合させた。つづいて
所定の厚さに基板４０を厚さ１４μｍまで鏡面研磨して
ＳＯＩ基板を作製した。

【００１４】次に図３に示すように、このＳＯＩ基板の
表面に熱酸化で約０．５μｍのフィールド酸化膜を形成
し、その上にＬＰＣＶＤ法で０．１μｍの窒化シリコン
膜を形成する。次に、窒化シリコン膜上にレジストマス
クを形成し、フッ素系エッチングガスによるプラズマエ
ッチング、フッ酸エッチング、及びフッ素系エッチング
ガスによる反応性イオンエッチングを行って、バイポ−
ラトランジスタ形成予定領域の周囲にシリコン酸化膜２
に達するトレンチＴ１を形成し、このトレンチＴ１の表
面を酸化してシリコン酸化膜９ａを形成する。つづい
て、ＬＰＣＶＤ法でポリシリコンのデポジションを実施
し、トレンチ領域Ｔ１を埋設する。次に、窒化シリコン
膜表面上のポリシリコンを除去し、トレンチＴ１から露
出するポリシリコンの表面を酸化し、その後、ドライエ
ッチングで窒化シリコン膜を除去する。これによりトレ
ンチＴ１の内部にシリコン酸化膜９ａで囲まれたポリシ
リコン溝埋め領域８が形成される。このポリシリコン溝
埋め領域はＮ⁺ にドープされている。そして、シリコン
酸化膜９ａにより、Ｎ⁺ 拡散層３０及びＮ^- 領域４０か
ら島状のＮ⁺ 埋め込みコレクタ領域３とＮ^- コレクタ耐
圧領域４が分離形成される。

【００１５】次に図４に示すように、上記トレンチＴ
１、シリコン酸化膜９ａ、トレンチＴ１内のポリシリコ
ン溝埋め領域８形成プロセスと同じプロセスにて、トレ
ンチＴ２、シリコン酸化膜９ｂ、トレンチＴ２内のポリ
シリコン溝埋め領域８が形成される。なお、トレンチＴ
２は、ベ−ス予定領域と表面コレクタ領域との間におい
て埋め込みコレクタ領域３の表面部に達するまで形成さ
れ、トレンチＴ１、Ｔ２の両ポリシリコン溝埋め領域
８、８は接触して電気的に導通される。

【００１６】次に図１に示すように、Ｐ⁺ ベ−ス領域
５、Ｎ⁺ エミッタ領域６、Ｎ⁺ 表面コレクタ領域７、Ｎ
⁺ コンタクト領域１２をホトリソ工程、イオン注入工
程、ドライブイン工程により形成し、その後、酸化膜１
０を開口して、各電極Ｅ、Ｂ、Ｃ、１３を形成する。ま
た図示しないが、ポリシリコン溝埋め領域８の所定の１
箇所にコンタクトするコンタクト電極も同様に形成され
る。

【００１７】なお、ベ−ス領域５の全側面はシリコン酸
化膜９ａ、９ｂに接して形成されており、表面コレクタ
領域７の全側面もシリコン酸化膜９ａ、９ｂに接して形
成されている。その結果、ベ−ス領域５直下のＮ^- コレ
クタ耐圧領域４の全側面もシリコン酸化膜９ａ、９ｂに
接して形成されることになる。このようにすれば、ベ−
ス領域５の側面がＮ^- コレクタ耐圧領域４を介すること
なく直接にシリコン酸化膜９ａ、９ｂの側面に接して形
成されるので、その分、トランジスタの平面寸法を縮小
することができ、集積度を向上できる。ちなみに、ベ−
ス領域５の平面寸法を等しくした場合、従来の接合分離
型バイポーラトランジスタに比較して１／８に面積を縮
小できた。

【００１８】また、ポリシリコン溝埋め領域８を接地す
ることにより、耐圧向上を実現できた。なお、ポリシリ
コン溝埋め領域８をフローティング電位又は空乏化し、
Ｎ⁺領域１２を本発明でいう隣接半導体領域として接地
してもよい。各部のパラメータの一例を記載する。Ｎ^-
コレクタ耐圧領域４の不純物濃度は１×１０¹⁵原子／ｃ
ｍ³ 、Ｐ⁺ ベース領域の表面における不純物濃度は３×
１０¹⁸原子／ｃｍ³ 、Ｎ⁺ エミッタ領域６の表面におけ
る不純物濃度は１×１０²⁰原子／ｃｍ³ 、ベ−ス領域５
と埋め込みコレクタ領域３との間のコレクタ耐圧領域４
の厚さは４μｍ、ポリシリコン溝埋め領域８の不純物濃
度は１×１０²⁰原子／ｃｍ³ 、その横幅は１μｍ、シリ
コン酸化膜９ａ，９ｂの厚さは０．７μｍ、ベ−ス領域
５の厚さは３μｍとした。次に、ポリシリコン溝埋め領
域８の接地することにより耐圧が向上することの説明を
図５のトランジスタモデル及びそのベ−ス領域５の平面
形状と耐圧との関係を示す図６〜図８により説明する。
この図５のトランジスタは、図１のトランジスタにおい
て、トレンチＴ２を省略し、かつ、ベ−ス領域５とシリ
コン酸化膜９ａとを離して形成したものである。

【００１９】ただし、エミッタ領域６及びＮ⁺ コンタク
ト領域１３（Ｎ^- 領域１１と等電位とする）は接地さ
れ、Ｎ⁺ 埋め込みコレクタ領域３には＋５０Ｖが印加す
るものとする。ポリシリコン溝埋め領域８はＮ^- 領域で
あって、実質的にシリコン酸化膜９ａとともに絶縁物と
なっているとする。図６〜図８はベ−ス領域５の側縁と
シリコン酸化膜９ａとの間のＮ⁺ コレクタ耐圧領域４の
水平幅Ｗが１５μｍ、１０μｍ、５μｍである場合のコ
レクタ空乏層の各縦断面形状を示す。なお、この水平幅
Ｗはレジストマスク開口パタンの値とする。マスクの開
口パタンのエッジはベ−ス領域５の表面におけるエッジ
に対し２．５μｍ変位している。

【００２０】図６〜図７から、接地されたＮ^- 領域１１
の電位的影響によりベ−ス領域５の側縁とシリコン酸化
膜９ａとの間のＮ⁺ コレクタ耐圧領域４に形成される空
乏層の等電位線は上記水平幅が縮小されるほど曲がりが
減り、近似的に水平方向に平坦な形状となることがわか
る。この曲がりが小さいと電界集中によりトランジスタ
の降伏電圧が向上する。

【００２１】実際に上記水平距離Ｗを種々変更した場合
のコレクタ耐圧領域４内の最大電界強度が変わる様子の
シミュレーション結果を図９に示す。図９から、距離Ｗ
が減少するにつれて最大電界強度が低下することがわか
る。すなわち、シリコン領域１１が低電位であるため
に、シリコン領域１１の低電位がシリコン酸化膜９ａ
（ポリシリコン溝埋め領域８を含む。この場合、フロー
ティング電位であるポリシリコン溝埋め領域８の不純物
濃度は低く、空乏化していると仮定するか又はポリシリ
コン溝埋め領域８はシリコン酸化膜に置換されているも
のと仮定して議論を進める））を介してベ−ス領域５の
側面近傍のコレクタ耐圧領域４に静電的な影響を与え
（静電的に低電位とし）、ベ−ス領域５の側面近傍のコ
レクタ耐圧領域４の空乏層電界を緩和する。これによ
り、電界集中が最も激しく、最初にアバランシェ崩壊が
生じるベ−ス領域５の角部近傍の空乏層電界を緩和し
て、耐圧向上が実現する。

【００２２】図１０に、ベ−ス領域５とシリコン酸化膜
９ａとの間の距離Ｗを変え、その他は上記と同じ条件と
した場合におけるベースオープン時のコレクタエミッタ
耐圧ＢＶCEO のシミュレーション結果を示す。この時の
空乏層幅は９μｍである。空乏層が側面分離絶縁物領域
９に達すると、ＢＶCEO が向上することが理解される。

【００２３】図１１は図５のモデルにおいて、Ｎ^- コレ
クタ耐圧領域４の不純物濃度及びＷを種々変更した場合
におけるＢＶCEO のシミュレーション結果を示す。最良
の条件において、１２０〜１３０Ｖの耐圧を実現するこ
とができることがわかる。上記各データはＮ^- 領域１１
を接地し、かつ、ポリシリコン溝埋め領域８を空乏化と
いう条件で行ったが、ポリシリコン溝埋め領域８の不純
物濃度を高濃度とし、かつ接地するという条件において
もほとんど同じデータが得られた。

【００２４】次に、Ｎ^- 領域１１にコレクタ電圧＋５０
Ｖを印加し、更にポリシリコン溝埋め領域８をＮ⁺ （約
１×１０²⁰原子／ｃｍ³ ）とし、ポリシリコン溝埋め領
域８に０Ｖ又は＋５０Ｖを印加した場合における空乏層
の状態を図１２〜図１４に示す。図１２はコレクタ空乏
層がシリコン酸化膜９ａに到達しない場合（Ｗ＝１３．
５μｍ）でこの場合にはＢＶCEO は５４Ｖであった。図
１３はコレクタ空乏層がシリコン酸化膜９ａに到達し
（Ｗ＝約３μｍ）、かつポリシリコン溝埋め領域８に＋
５０Ｖを印加する場合で、ＢＶCEO は５５Ｖであった。
図１４はコレクタ空乏層がシリコン酸化膜９ａに到達し
（Ｗ＝約３μｍ）、かつ、ポリシリコン溝埋め領域８に
０Ｖを印加する場合で、ＢＶCEO は７５Ｖであった。

【００２５】図１４から、ポリシリコン溝埋め領域８を
接地することにより、著しい耐圧向上が実現することが
わかる。他の態様を図１５に示す。 （ａ），上記実施例（図１）では、ポリシリコン溝埋め
領域８を接地したが、ポリシリコン溝埋め領域８をフロ
ーティングとし、その外側のＮ^- 領域１１を接地しても
よい。また、ポリシリコン溝埋め領域８とＮ^- 領域１１
の両方を接地してもよい。この場合、ポリシリコン溝埋
め領域８が低濃度であれば空乏化して誘電体として機能
し、高濃度であれば、リークによりなんらかの電位に落
ち着く。したがって、ポリシリコン溝埋め領域８をフロ
ーティングとする場合（電極コンタクトしない場合）に
は、ポリシリコン溝埋め領域８を低不純物濃度とするこ
とが好ましく、電極コンタクトしてエミッタ電位に近い
電位を印加する場合には空乏化しない部分が残る程度の
不純物濃度とすることが好ましい。

【００２６】ただし、Ｐ⁺ ベ−ス領域５とＮ⁺ 表面コレ
クタ領域７との間の間の（すなわちトレンチＴ２の）ポ
リシリコン溝埋め領域８は、フローティングとすると、
Ｎ⁺表面コレクタ領域７の影響がＰ⁺ ベ−ス領域５直下
のＮ^- コレクタ耐圧領域４の空乏層を曲がらせるので、
少なくともトレンチＴ２のポリシリコン溝埋め領域８は
高不純物濃度とし、接地電位又はそれに近い電位に固定
して、表面コレクタ領域７からの静電的な影響を遮断す
ることが好ましい。

【００２７】もちろん、実施例１においてポリシリコン
溝埋め領域８を空乏化し、シリコン酸化膜９ａに隣接す
るＮ^- 領域１１を接地してもよい。この場合でもシリコ
ン酸化膜９ｂ以外の部位におけるコレクタ耐圧領域では
耐圧向上が図ることができる。 （ｂ），上記実施例（図１）では、トレンチＴ１内のポ
リシリコン溝埋め領域８とトレンチＴ２内のポリシリコ
ン溝埋め領域８は同じ不純物濃度としたが、変更しても
よい。例えば、トレンチＴ２内だけを高不純物濃度かつ
接地電位とし、トレンチＴ１のポリシリコン溝埋め領域
８を低不純物濃度とし、トレンチＴ１の外側のＮ^- 領域
１１を接地してもよい。 （ｃ），上記実施例では、一個のバイポ−ラトランジス
タだけを示したが、このバイポ−ラトランジスタととも
にＣＭＯＳ、ラテラルＰＮＰバイポ−ラトランジスタ、
ＩＩＬなどを集積できることは当然である。 （実施例２）他の実施例を図１５に示す。

【００２８】この実施例では、ベ−ス領域５の周囲をト
レンチＴ２すなわちシリコン酸化膜９ｂで完全に囲み、
かつ、トレンチＴ２内のポリシリコン溝埋め領域８を高
不純物濃度とし、接地したものである。このようにすれ
ばトレンチＴ１内のポリシリコン溝埋め領域８は低不純
物濃度とすることができ、トランジスタのコレクタ寄生
容量を削減でき、耐圧低下、寸法縮小を図りつつ周波数
特性を改善することができる。 （実施例３）他の実施例を図１６に示す。

【００２９】この実施例では、ベ−ス領域５と表面コレ
クタ領域７とを分離するトレンチＴ２のポリシリコン溝
埋め領域８の横幅をトレンチＴ１のポリシリコン溝埋め
領域８の横幅より大きく形成したものである。このよう
にすれば、トレンチＴ２内のポリシリコン溝埋め領域８
を低不純物濃度としても、表面コレクタ領域７の高電位
の影響がベ−ス領域５の直下のコレクタ耐圧領域４に及
びにくくなり、コレクタ空乏層の曲がりを低減すること
ができ、耐圧向上が実現する。

【図面の簡単な説明】

【図１】実施例１の半導体装置の断面図である。

【図２】実施例１の工程を示す断面図である。

【図３】実施例１の工程を示す断面図である。

【図４】実施例１の工程を示す断面図である。

【図５】実施例１の半導体装置の作用効果を説明するた
めのトランジスタモデルを示す平面図である。

【図６】図５のトランジスタのコレクタ空乏層の電位分
布を示す断面図である。

【図７】図５のトランジスタのコレクタ空乏層の電位分
布を示す断面図である。

【図８】図５のトランジスタのコレクタ空乏層の電位分
布を示す断面図である。

【図９】図５のトランジスタのベ−ス領域の水平方向外
側のコレクタ耐圧領域の横幅Ｗと最大電界強度との関係
を示す特性図である。

【図１０】図５のトランジスタの上記横幅Ｗとコレクタ
／エミッタ間耐圧との関係を示す特性図である。

【図１１】図５のトランジスタの上記横幅Ｗとコレクタ
／エミッタ間耐圧とコレクタ耐圧領域の不純物濃度との
関係を示す特性図である。

【図１２】図５のトランジスタのコレクタ空乏層の電位
分布を示す断面図である。

【図１３】図５のトランジスタのコレクタ空乏層の電位
分布を示す断面図である。

【図１４】図５のトランジスタのコレクタ空乏層の電位
分布を示す断面図である。

【図１５】実施例２の半導体装置を示す断面図である。

【図１６】実施例３の半導体装置を示す断面図である。

【符号の説明】

１はＮ⁺ シリコン基板（半導体基板）、２はシリコン酸
化膜、３はＮ⁺ 埋め込みコレクタ領域、４はＮ^- コレク
タ耐圧領域、５はＰ⁺ ベ−ス領域、６はＮ⁺ エミッタ領
域、７はＮ⁺ 表面コレクタ領域、８はポリシリコン領域
（隣接半導体領域）、９ａは第１側面分離絶縁物領域、
９ｂは第２側面分離絶縁物領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石原 治 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板から絶縁分離された高濃度第
   １導電型の埋め込みコレクタ領域と、前記埋め込みコレ
   クタ領域の上部に形成された低濃度第１導電型のコレク
   タ耐圧領域と、島状の前記両領域の側面を絶縁分離する
   第１側面分離絶縁物領域と、前記島状のコレクタ耐圧領
   域の表面部に形成される第２導電型のベース領域と、前
   記島状のコレクタ耐圧領域の表面部に前記ベース領域と
   離れて形成される高濃度第１導電型の表面コレクタ領域
   と、前記ベース領域の表面部に形成される高濃度第１導
   電型のエミッタ領域と、前記第１側面分離絶縁物領域を
   挟んで前記島状の半導体耐圧領域に隣接する隣接半導体
   領域とを備える半導体装置において、 前記ベース領域と前記表面コレクタ領域とを絶縁分離し
   て前記埋め込みコレクタ領域の表面部に達する第２側面
   分離絶縁物領域を備えることを特徴とする半導体装置。
2. 【請求項２】 前記第１側面分離絶縁物領域は、前記ベ
   −ス領域の側面に接する請求項１記載の半導体装置。
3. 【請求項３】 前記隣接半導体領域に、前記表面コレク
   タ領域の電位より前記エミッタ領域の電位に近い電位が
   印加される請求項２記載の半導体装置。
4. 【請求項４】 前記隣接半導体領域は、前記第１、第２
   側面分離絶縁物領域を挟んで前記ベ−ス領域を囲むポリ
   シリコン溝埋め領域からなる請求項３記載の半導体装
   置。
5. 【請求項５】 前記ポリシリコン溝埋め領域は、前記エ
   ミッタ領域と同じ電位が印加される請求項４記載の半導
   体装置。