JPH06232344A - 半導体装置のキャパシタ - Google Patents
半導体装置のキャパシタInfo
- Publication number
- JPH06232344A JPH06232344A JP5309547A JP30954793A JPH06232344A JP H06232344 A JPH06232344 A JP H06232344A JP 5309547 A JP5309547 A JP 5309547A JP 30954793 A JP30954793 A JP 30954793A JP H06232344 A JPH06232344 A JP H06232344A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- film
- electrode
- semiconductor device
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3416—Nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/412—Deposition of metallic or metal-silicide materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体装置のキャパシタを提供する。
【構成】 前記第１電極１１の上部に高誘電物質及び強
誘電物質の中から選択されたいずれか一つで製造された
誘電体膜１３及び前記誘電体膜の上部に耐熱性金属膜又
は耐熱性金属の窒化膜の中から選択されたいずれか一つ
及びその上部に形成された緩衝膜を備える第２電極１
４，１５を具備する半導体装置のキャパシタである。こ
れにより、製造工程の中熱負荷による特性の劣化が防止
され優れた特性を有する。
誘電物質の中から選択されたいずれか一つで製造された
誘電体膜１３及び前記誘電体膜の上部に耐熱性金属膜又
は耐熱性金属の窒化膜の中から選択されたいずれか一つ
及びその上部に形成された緩衝膜を備える第２電極１
４，１５を具備する半導体装置のキャパシタである。こ
れにより、製造工程の中熱負荷による特性の劣化が防止
され優れた特性を有する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のキャパシタ
に係り、特に五酸化タンタル（ Ta2O5；tantalum pento
xide）キャパシタに関する。
に係り、特に五酸化タンタル（ Ta2O5；tantalum pento
xide）キャパシタに関する。
【０００２】
【従来の技術】半導体基板に形成されている記憶装置と
して一つのＭＯＳ（metal oxide semiconductor ）トラ
ンジスタと一つのＭＯＳキャパシタでメモリセルが構成
されるＤＲＡＭにおいては、ＭＯＳキャパシタに電荷が
蓄積されているか否かにより情報の記憶が成され、又Ｍ
ＯＳトランジスタを媒介としビットラインにＭＯＳキャ
パシタの電荷を放出しその電位変化を検出する方法によ
り情報の判読が成される。
して一つのＭＯＳ（metal oxide semiconductor ）トラ
ンジスタと一つのＭＯＳキャパシタでメモリセルが構成
されるＤＲＡＭにおいては、ＭＯＳキャパシタに電荷が
蓄積されているか否かにより情報の記憶が成され、又Ｍ
ＯＳトランジスタを媒介としビットラインにＭＯＳキャ
パシタの電荷を放出しその電位変化を検出する方法によ
り情報の判読が成される。
【０００３】ＤＲＡＭにおいてセルキャパシタンスの増
加はメモリセルの読み出し能力を向上させソフトエラ−
率を減少させる役割をするのでセルメモリの特性を向上
させることに大きく寄与する。ところが、ＤＲＡＭ集積
度は約３年毎に４倍ずつ増加しているのに比べチップの
面積は 1.4倍に止まり相対的にメモリセルの面積は１／
３倍減るが、単位セルで要求するセルキャパシタンスは
一定するので、結果的にセルキャパシタンスの減少によ
るメモリ装置の電気的特性が低下する問題が発生する。
加はメモリセルの読み出し能力を向上させソフトエラ−
率を減少させる役割をするのでセルメモリの特性を向上
させることに大きく寄与する。ところが、ＤＲＡＭ集積
度は約３年毎に４倍ずつ増加しているのに比べチップの
面積は 1.4倍に止まり相対的にメモリセルの面積は１／
３倍減るが、単位セルで要求するセルキャパシタンスは
一定するので、結果的にセルキャパシタンスの減少によ
るメモリ装置の電気的特性が低下する問題が発生する。
【０００４】既存のキャパシタ構造では限定された面積
内で十分に大きいセル容量が確保できないので、セル容
量を増加させるためにキャパシタの面積を増加させるこ
とが望ましい方法として提案されている。即ち、キャパ
シタの構造を３次元で形成する多くの方法が提案されて
いる。トレンチ形のキャパシタ、スタック形のキャパシ
タ及びスタック−トレンチ併合形のキャパシタは３次元
的なキャパシタの代表的な構造である。ところが、トレ
ンチ形のキャパシタは大きい容量のキャパシタンス確保
のためには有利であるが、トレンチとトレンチ間の漏洩
電流やトレンチの表面に存するＭＯＳ寄生トランジスタ
のような複雑な寄生トランジスタにより素子特性が減少
し又製造工程が非常に厳しいという短所がある。反面、
スタック形のキャパシタはトレンチ形に比べ寄生トラン
ジスタが少なく製造工程が容易であるという長所がある
が、十分な静電容量が得られず高集積化に不利であっ
た。従って、素子製造工程が簡単でありながらも大きい
セルキャパシタンスが確保できる新しいキャパシタが要
求された。
内で十分に大きいセル容量が確保できないので、セル容
量を増加させるためにキャパシタの面積を増加させるこ
とが望ましい方法として提案されている。即ち、キャパ
シタの構造を３次元で形成する多くの方法が提案されて
いる。トレンチ形のキャパシタ、スタック形のキャパシ
タ及びスタック−トレンチ併合形のキャパシタは３次元
的なキャパシタの代表的な構造である。ところが、トレ
ンチ形のキャパシタは大きい容量のキャパシタンス確保
のためには有利であるが、トレンチとトレンチ間の漏洩
電流やトレンチの表面に存するＭＯＳ寄生トランジスタ
のような複雑な寄生トランジスタにより素子特性が減少
し又製造工程が非常に厳しいという短所がある。反面、
スタック形のキャパシタはトレンチ形に比べ寄生トラン
ジスタが少なく製造工程が容易であるという長所がある
が、十分な静電容量が得られず高集積化に不利であっ
た。従って、素子製造工程が簡単でありながらも大きい
セルキャパシタンスが確保できる新しいキャパシタが要
求された。
【０００５】セル容量を増加させるための他の方法とし
ては誘電体膜の厚さを薄くしたり誘電率の大きい絶縁膜
を使用する方法等がある。この中で誘電膜を薄くするの
は半導体装置の信頼性を減少させるので望ましくないこ
とと見なされている。既存のキャパシタ誘電体膜に使用
される物質である酸化物、ＯＮＯ(oxide/nitride/oxid
e) 、ＮＯ(nitride/oxide) 等は物質自体の誘電率が少
ないので（oxide の場合約 3.8、nitride の場合約 7.
8）次世代６４Ｍ級以上のＤＲＡＭに適用する時構造が
非常に複雑になったり厚さが薄くなり信頼性が低いとい
う問題がある。これを改善するために高誘電物質や強誘
電物質をキャパシタの誘電体膜の製造に使用する。例と
しては Ta2O5、ＰＬＺＴ、ＰＺＴ等があるが特に Ta2O5
を誘電体膜の製造に導入しようとする研究が活発に進行
されている。
ては誘電体膜の厚さを薄くしたり誘電率の大きい絶縁膜
を使用する方法等がある。この中で誘電膜を薄くするの
は半導体装置の信頼性を減少させるので望ましくないこ
とと見なされている。既存のキャパシタ誘電体膜に使用
される物質である酸化物、ＯＮＯ(oxide/nitride/oxid
e) 、ＮＯ(nitride/oxide) 等は物質自体の誘電率が少
ないので（oxide の場合約 3.8、nitride の場合約 7.
8）次世代６４Ｍ級以上のＤＲＡＭに適用する時構造が
非常に複雑になったり厚さが薄くなり信頼性が低いとい
う問題がある。これを改善するために高誘電物質や強誘
電物質をキャパシタの誘電体膜の製造に使用する。例と
しては Ta2O5、ＰＬＺＴ、ＰＺＴ等があるが特に Ta2O5
を誘電体膜の製造に導入しようとする研究が活発に進行
されている。
【０００６】ソニ−社では C.Isobe and M.saitoh が A
ppl. Phys.Lett.,vol.56,No.10, pp907 〜 909, 1990年
に“Effect of ozone annealing on the dielectric p
roperties of tantalum oxide thin films grown by ch
emical vapor deposition ”を発表し、シャ−プ社では
Koji Yamagishi 等が IEEE Transaction on electron
device, p2439 , 1988で“Stacked capacitor DRAM pr
ocess using photo-CVD Ta2O5 film”を開示し、日立社
では H. Shinriki等が Tech. Dig. Symp. VLSITech., p
p25〜26, 1989で“Leakage currentreduction and r
eliability improvement of effective 3nm-thick CVD
Ta2O5 film by two-step annealing”を発表した。
ppl. Phys.Lett.,vol.56,No.10, pp907 〜 909, 1990年
に“Effect of ozone annealing on the dielectric p
roperties of tantalum oxide thin films grown by ch
emical vapor deposition ”を発表し、シャ−プ社では
Koji Yamagishi 等が IEEE Transaction on electron
device, p2439 , 1988で“Stacked capacitor DRAM pr
ocess using photo-CVD Ta2O5 film”を開示し、日立社
では H. Shinriki等が Tech. Dig. Symp. VLSITech., p
p25〜26, 1989で“Leakage currentreduction and r
eliability improvement of effective 3nm-thick CVD
Ta2O5 film by two-step annealing”を発表した。
【０００７】ところが、誘電体膜として前記した Ta2O5
のような誘電率の大きい物質を使用すれば誘電率は高い
が、薄膜状態で漏洩電流が高く破壊電圧が低い等の問題
点があり未だ実用化段階には達していない実情である。
これに対し更に詳細に見れば次の通りである。キャパシ
タ誘電膜としてTa2O5 の電気的な特性はキャパシタの電
極材料に依存し、一番良い電気的特性を有する電極材料
は TiNと知られている。 キャパシタの誘電体膜として
Ta2O5 を使用し電極材料として TiNを使用する場合、工
程の適合性のために通常の下部電極は多結晶シリコンを
使用し、上部電極は TiNを使用する。しかしながら、 T
iN電極は多結晶シリコン電極に比べ電気的特性の改善さ
れたTa2O5 誘電体膜を形成させるが、Ta2O5 形成後にＤ
ＲＡＭ製造工程で必須工程であるＢＰＳＧ（borophosph
o-silicate glass）リフロ−工程（通常、約 850℃の温
度で約３０分の間遂行される）を経ればキャパシタが劣
化される。従って、 TiN電極の下部にTa2O5 誘電体膜を
形成させたキャパシタの製造においては後続く熱処理工
程に安定した工程の開発が必須である。
のような誘電率の大きい物質を使用すれば誘電率は高い
が、薄膜状態で漏洩電流が高く破壊電圧が低い等の問題
点があり未だ実用化段階には達していない実情である。
これに対し更に詳細に見れば次の通りである。キャパシ
タ誘電膜としてTa2O5 の電気的な特性はキャパシタの電
極材料に依存し、一番良い電気的特性を有する電極材料
は TiNと知られている。 キャパシタの誘電体膜として
Ta2O5 を使用し電極材料として TiNを使用する場合、工
程の適合性のために通常の下部電極は多結晶シリコンを
使用し、上部電極は TiNを使用する。しかしながら、 T
iN電極は多結晶シリコン電極に比べ電気的特性の改善さ
れたTa2O5 誘電体膜を形成させるが、Ta2O5 形成後にＤ
ＲＡＭ製造工程で必須工程であるＢＰＳＧ（borophosph
o-silicate glass）リフロ−工程（通常、約 850℃の温
度で約３０分の間遂行される）を経ればキャパシタが劣
化される。従って、 TiN電極の下部にTa2O5 誘電体膜を
形成させたキャパシタの製造においては後続く熱処理工
程に安定した工程の開発が必須である。
【０００８】図１は下部電極１に多結晶シリコンを使用
し、上部電極３に TiNを使用し誘電体膜２にTa2O5 を使
用した従来のキャパシタを示した。前記キャパシタ形成
後のＢＰＳＧリフロ−工程による誘電体膜の劣化現象を
従来の技術を参照して説明すれば次の通りである。図２
は従来の技術であり高誘電物質 Ta2O5をキャパシタの誘
電体膜として使用し下部電極は多結晶シリコン、上部電
極は TiNで形成したキャパシタ、即ち TiN/ Ta2O5/Poly
-Si システムでの印加された有効電界と漏洩電流との関
係を示した。図面でＢＰＳＧリフロ−前の特性を示す
が、グラフａは３５０℃、ｂは３９０℃、ｃは４１０℃
及びｄは４３０℃以上の蒸着温度に対応する特性であ
り、ｇはＢＰＳＧリフロ−の後、＋＆−バイアスの全て
において、全ての蒸着温度での特性を示す。この場合、
最適条件である３５０℃で蒸着された Ta2O5膜の例を挙
げれば、ＢＰＳＧリフロ−をしていない蒸着された状態
で±5MV/ｃｍの有効電界で10-8A/ｃｍの漏洩電流を示す
が、６５０℃以上の温度でＢＰＳＧ熱処理工程を経れば
漏洩電流が10A/ｃｍ以上に増加する。
し、上部電極３に TiNを使用し誘電体膜２にTa2O5 を使
用した従来のキャパシタを示した。前記キャパシタ形成
後のＢＰＳＧリフロ−工程による誘電体膜の劣化現象を
従来の技術を参照して説明すれば次の通りである。図２
は従来の技術であり高誘電物質 Ta2O5をキャパシタの誘
電体膜として使用し下部電極は多結晶シリコン、上部電
極は TiNで形成したキャパシタ、即ち TiN/ Ta2O5/Poly
-Si システムでの印加された有効電界と漏洩電流との関
係を示した。図面でＢＰＳＧリフロ−前の特性を示す
が、グラフａは３５０℃、ｂは３９０℃、ｃは４１０℃
及びｄは４３０℃以上の蒸着温度に対応する特性であ
り、ｇはＢＰＳＧリフロ−の後、＋＆−バイアスの全て
において、全ての蒸着温度での特性を示す。この場合、
最適条件である３５０℃で蒸着された Ta2O5膜の例を挙
げれば、ＢＰＳＧリフロ−をしていない蒸着された状態
で±5MV/ｃｍの有効電界で10-8A/ｃｍの漏洩電流を示す
が、６５０℃以上の温度でＢＰＳＧ熱処理工程を経れば
漏洩電流が10A/ｃｍ以上に増加する。
【０００９】前記したようなＢＰＳＧリフロ−等の熱処
理によるキャパシタの劣化はTa2O5の蒸着温度と関係な
く発生する。現在Ta2O5 がＤＲＡＭ製造工程で実際的に
適用されていない理由は後続く熱処理により前記のよう
にキャパシタが劣化するためである。しかしながら、Ta
2O5 を誘電体膜に使用したキャパシタの上部電極及び下
部電極を以て多結晶シリコンを使用する場合、熱処理工
程をしていない蒸着された状態でのTa2O5 の電気的な特
性は TiNを電極として使用したキャパシタより悪くない
がＢＰＳＧリフロ−後の特性劣化は一層少ない。
理によるキャパシタの劣化はTa2O5の蒸着温度と関係な
く発生する。現在Ta2O5 がＤＲＡＭ製造工程で実際的に
適用されていない理由は後続く熱処理により前記のよう
にキャパシタが劣化するためである。しかしながら、Ta
2O5 を誘電体膜に使用したキャパシタの上部電極及び下
部電極を以て多結晶シリコンを使用する場合、熱処理工
程をしていない蒸着された状態でのTa2O5 の電気的な特
性は TiNを電極として使用したキャパシタより悪くない
がＢＰＳＧリフロ−後の特性劣化は一層少ない。
【００１０】一方、TiN をキャパシタの電極に利用すれ
ば後続く洗浄工程及び蝕刻工程を金属基準を以て遂行す
べきなので工程の適合性が落ちるという問題点がある。
ば後続く洗浄工程及び蝕刻工程を金属基準を以て遂行す
べきなので工程の適合性が落ちるという問題点がある。
【００１１】
【発明が解決しようとする課題】本発明の目的はＢＰＳ
Ｇリフロ−に従う熱負荷による特性の劣化が防止され性
能の優れた半導体装置のキャパシタを提供することであ
る。
Ｇリフロ−に従う熱負荷による特性の劣化が防止され性
能の優れた半導体装置のキャパシタを提供することであ
る。
【００１２】
【課題を達成するための手段】前記目的を達成するため
に本発明では、第１電極、前記第１電極の上部に形成さ
れた誘電体膜及び前記誘電体膜の上部に形成された第２
電極を具備する半導体装置のキャパシタにおいて、前記
誘電体膜が高誘電物質及び強誘電物質の中から選択され
たいずれか一つで製造されたものであり、前記第２電極
は耐熱性金属膜又は耐熱性金属の窒化膜の中から選択さ
れたいずれか一つ及びその上部に形成された緩衝膜より
なることを特徴とする半導体キャパシタを提供する。
に本発明では、第１電極、前記第１電極の上部に形成さ
れた誘電体膜及び前記誘電体膜の上部に形成された第２
電極を具備する半導体装置のキャパシタにおいて、前記
誘電体膜が高誘電物質及び強誘電物質の中から選択され
たいずれか一つで製造されたものであり、前記第２電極
は耐熱性金属膜又は耐熱性金属の窒化膜の中から選択さ
れたいずれか一つ及びその上部に形成された緩衝膜より
なることを特徴とする半導体キャパシタを提供する。
【００１３】前記第１電極は多結晶シリコンより成され
たり、前記多結晶シリコンの上部にTiN、Ti、W 、TiW
、Pt及びPdよりなる群から選択された少なくとも一つ
の耐熱性金属、あるいはその化合物よりなる層が形成さ
れるのが望ましい。又、前記多結晶シリコンは望ましく
不純物のドープされた多結晶シリコン又は POCl3処理さ
れた多結晶シリコンを使用する。
たり、前記多結晶シリコンの上部にTiN、Ti、W 、TiW
、Pt及びPdよりなる群から選択された少なくとも一つ
の耐熱性金属、あるいはその化合物よりなる層が形成さ
れるのが望ましい。又、前記多結晶シリコンは望ましく
不純物のドープされた多結晶シリコン又は POCl3処理さ
れた多結晶シリコンを使用する。
【００１４】前記第２電極の前記耐熱性金属はTi、W 、
TiW 、Pt、Pd及びAuよりなる群から選択された少なくと
も一つであることが、前記耐熱性金属の窒化膜は TiN、
WN、TiWN及び PtNよりなる群から選択された少なくとも
一つであることが好ましい。前記緩衝膜は多結晶シリコ
ン又はシリサイドであることが望ましいが例としては W
Si、TiSi、TaSi、MoSi、ポリサイド等が挙げられる。
TiW 、Pt、Pd及びAuよりなる群から選択された少なくと
も一つであることが、前記耐熱性金属の窒化膜は TiN、
WN、TiWN及び PtNよりなる群から選択された少なくとも
一つであることが好ましい。前記緩衝膜は多結晶シリコ
ン又はシリサイドであることが望ましいが例としては W
Si、TiSi、TaSi、MoSi、ポリサイド等が挙げられる。
【００１５】前記誘電体膜は Ta2O5、TiO2、HfO2等の高
誘電物質、又はPbTiO3、Pb(Zr,Ti)O 3 等のＰＺＴ化合
物、(Pb,La)(Zr,Ti)O3等のＰＬＺＴ化合物、BaTiO3、Sr
TiO3のようなＢＳＴ化合物等の強誘電物質より製造され
る。
誘電物質、又はPbTiO3、Pb(Zr,Ti)O 3 等のＰＺＴ化合
物、(Pb,La)(Zr,Ti)O3等のＰＬＺＴ化合物、BaTiO3、Sr
TiO3のようなＢＳＴ化合物等の強誘電物質より製造され
る。
【００１６】
【作用】一般に、誘電体膜として高誘電物質及び強誘電
物質の中から選択されたいずれか一つを使用すれば前述
した通りＢＰＳＧリフロ−工程を経た後キャパシタが劣
化する問題がある。本発明では、耐熱性金属膜又は耐熱
性金属の窒化膜の中から選択されたいずれか一つよりな
る膜及びその上部に形成された緩衝膜から構成される第
２電極を構成することにより、上記問題を解決する。
物質の中から選択されたいずれか一つを使用すれば前述
した通りＢＰＳＧリフロ−工程を経た後キャパシタが劣
化する問題がある。本発明では、耐熱性金属膜又は耐熱
性金属の窒化膜の中から選択されたいずれか一つよりな
る膜及びその上部に形成された緩衝膜から構成される第
２電極を構成することにより、上記問題を解決する。
【００１７】
【実施例】以下、添付した図面に基づき本発明の実施例
を詳細に説明する。高誘電物質又は強誘電物質よりなる
誘電体膜の上部に耐熱性金属又はこの金属窒化物よりな
る膜を形成することにより誘電体膜との界面特性を向上
させ、前記耐熱性金属又は金属窒化物の上部に緩衝膜を
形成させることにより、後続する熱処理による劣化が防
止できる。前記緩衝膜は従来のキャパシタにおいて誘電
体膜、第２電極及びＢＰＳＧ膜等の熱的ストレスにより
電気的特性の劣化を補償し結局これを防止する機能をす
ることと判断される。
を詳細に説明する。高誘電物質又は強誘電物質よりなる
誘電体膜の上部に耐熱性金属又はこの金属窒化物よりな
る膜を形成することにより誘電体膜との界面特性を向上
させ、前記耐熱性金属又は金属窒化物の上部に緩衝膜を
形成させることにより、後続する熱処理による劣化が防
止できる。前記緩衝膜は従来のキャパシタにおいて誘電
体膜、第２電極及びＢＰＳＧ膜等の熱的ストレスにより
電気的特性の劣化を補償し結局これを防止する機能をす
ることと判断される。
【００１８】本発明によるキャパシタの製造方法の実施
例を概略的に説明すれば次の通りである。先ず、第１電
極を形成する。前記第１電極の上部に誘電体膜を形成す
る。例えば、化学気相蒸着法ＣＶＤとして60〜 200Åの
厚さで Ta2O5を蒸着しこの Ta2O5の膜質を改善するため
に３００℃でＵＶ−Ｏ3 処理及び８００℃で dry−Ｏ 2
処理をそれぞれ遂行する。この際前記紫外線下のオゾン
処理は濃度 100〜 200g/Nm3 で数分〜１時間の間遂行し
前記酸素雰囲気下での熱処理は数分〜１時間の間遂行す
る。
例を概略的に説明すれば次の通りである。先ず、第１電
極を形成する。前記第１電極の上部に誘電体膜を形成す
る。例えば、化学気相蒸着法ＣＶＤとして60〜 200Åの
厚さで Ta2O5を蒸着しこの Ta2O5の膜質を改善するため
に３００℃でＵＶ−Ｏ3 処理及び８００℃で dry−Ｏ 2
処理をそれぞれ遂行する。この際前記紫外線下のオゾン
処理は濃度 100〜 200g/Nm3 で数分〜１時間の間遂行し
前記酸素雰囲気下での熱処理は数分〜１時間の間遂行す
る。
【００１９】形成された誘電体膜の上部に耐熱性金属又
はこれの窒化物、例えば窒化チタニウムTiN を 100〜1,
000 Åの厚さで蒸着した後、ドープされたポリシリコン
を1,000 〜2,000 Åの厚さで蒸着し緩衝膜のキャッピン
グされた第２電極を形成する。次いで、上部電極のパタ
ーン形成及び一般的な工程を遂行し本発明のキャパシタ
を完成する。
はこれの窒化物、例えば窒化チタニウムTiN を 100〜1,
000 Åの厚さで蒸着した後、ドープされたポリシリコン
を1,000 〜2,000 Åの厚さで蒸着し緩衝膜のキャッピン
グされた第２電極を形成する。次いで、上部電極のパタ
ーン形成及び一般的な工程を遂行し本発明のキャパシタ
を完成する。
【００２０】以下、本発明によるキャパシタの製造方法
を具体的な実施例を通じて詳細に説明されることにする
が、本発明が下記した実施例にのみ限定されないことが
理解されるべきである。 （実施例１）先ず、第１電極として、面抵抗Ｒｓが３０
Ω／□である多結晶シリコンでストレージノードを形成
した。前記ストレージノードの上部に化学気相蒸着法Ｃ
ＶＤで１００Åの厚さで Ta2O5を蒸着した。蒸着された
Ta2O5の膜質を改善するために３００℃でＵＶ−Ｏ3 処
理及び８００℃で dry−Ｏ2 処理をそれぞれ遂行した。
この際前記紫外線下のオゾン処理は濃度 100〜 200g/Nm
3 で３０分の間遂行し前記酸素雰囲気下での熱処理は３
０分の間遂行した。形成された Ta2O5誘電体膜の上部に
窒化チタニウム TiNを６００Åの厚さで蒸着した後、不
純物のドープされたポリシリコンを１６００Åの厚さで
蒸着し緩衝膜のキャッピングされた第２電極を形成す
る。次いで上部電極のパターン形成及び一般的な工程を
遂行し本発明のキャパシタを完成した。
を具体的な実施例を通じて詳細に説明されることにする
が、本発明が下記した実施例にのみ限定されないことが
理解されるべきである。 （実施例１）先ず、第１電極として、面抵抗Ｒｓが３０
Ω／□である多結晶シリコンでストレージノードを形成
した。前記ストレージノードの上部に化学気相蒸着法Ｃ
ＶＤで１００Åの厚さで Ta2O5を蒸着した。蒸着された
Ta2O5の膜質を改善するために３００℃でＵＶ−Ｏ3 処
理及び８００℃で dry−Ｏ2 処理をそれぞれ遂行した。
この際前記紫外線下のオゾン処理は濃度 100〜 200g/Nm
3 で３０分の間遂行し前記酸素雰囲気下での熱処理は３
０分の間遂行した。形成された Ta2O5誘電体膜の上部に
窒化チタニウム TiNを６００Åの厚さで蒸着した後、不
純物のドープされたポリシリコンを１６００Åの厚さで
蒸着し緩衝膜のキャッピングされた第２電極を形成す
る。次いで上部電極のパターン形成及び一般的な工程を
遂行し本発明のキャパシタを完成した。
【００２１】本実施例により完成されたキャパシタの概
略的な断面図を図３に示した。下部電極である第１電極
１１の上部に高誘電物質よりなる誘電体膜１３があり、
これの上部には耐熱性金属の窒化物である TiN膜１４及
び不純物のドープされた多結晶シリコン膜の緩衝膜１５
が具備されている構造である。 （比較例１）実施例１の場合と同一の方法で遂行する
が、緩衝膜形成工程は略し TiN膜の上部に緩衝膜が形成
されていない従来のキャパシタ、即ち TiN/Ta2O5/s-pol
y システムのキャパシタを製造した。
略的な断面図を図３に示した。下部電極である第１電極
１１の上部に高誘電物質よりなる誘電体膜１３があり、
これの上部には耐熱性金属の窒化物である TiN膜１４及
び不純物のドープされた多結晶シリコン膜の緩衝膜１５
が具備されている構造である。 （比較例１）実施例１の場合と同一の方法で遂行する
が、緩衝膜形成工程は略し TiN膜の上部に緩衝膜が形成
されていない従来のキャパシタ、即ち TiN/Ta2O5/s-pol
y システムのキャパシタを製造した。
【００２２】（実施例２）多結晶シリコン及びその上部
に形成された TiN金属膜よりなる第１電極であるストレ
ージノードを形成した。以下、実施例１の場合と同一の
方法により遂行し本発明のキャパシタを完成した。第１
電極層の上部に耐熱性金属の窒化膜を形成させることに
より後続く熱処理工程によるキャパシタの劣化を更に良
好に防止できたが、これは誘電体膜の上下部に形成され
た耐熱性金属膜が誘電体膜の熱によるストレス増加を更
に効率的に防止するためであると判断される。
に形成された TiN金属膜よりなる第１電極であるストレ
ージノードを形成した。以下、実施例１の場合と同一の
方法により遂行し本発明のキャパシタを完成した。第１
電極層の上部に耐熱性金属の窒化膜を形成させることに
より後続く熱処理工程によるキャパシタの劣化を更に良
好に防止できたが、これは誘電体膜の上下部に形成され
た耐熱性金属膜が誘電体膜の熱によるストレス増加を更
に効率的に防止するためであると判断される。
【００２３】本実施例により完成されたキャパシタの概
略的な断面図を図４に示した。これは多結晶シリコンよ
りなる第１電極１１、その上部に蒸着形成された TiN膜
１２、高誘電物質の誘電体膜１３及び第２電極１４、１
５から構成された。本発明のキャパシタと従来のキャパ
シタの電気的な特性を見るために図５に実施例１により
形成されたキャパシタと比較例１により製造されたキャ
パシタのＩ−Ｖ曲線を示した。
略的な断面図を図４に示した。これは多結晶シリコンよ
りなる第１電極１１、その上部に蒸着形成された TiN膜
１２、高誘電物質の誘電体膜１３及び第２電極１４、１
５から構成された。本発明のキャパシタと従来のキャパ
シタの電気的な特性を見るために図５に実施例１により
形成されたキャパシタと比較例１により製造されたキャ
パシタのＩ−Ｖ曲線を示した。
【００２４】図５は約３μm3の面積を有するセルが 1,0
00個集まって形成された１Ｋセルブロックで測定した漏
洩電流−電圧関係を示すグラフであり、ＢＰＳＧリフロ
−を経た後に測定された結果である。曲線ｈは実施例１
の方法により製造された本発明のキャパシタ即ち、d-po
ly/TiN/Ta2O5/s-poly システムに対し、ｉは比較例１に
より製造された従来のキャパシタ即ち、TiN/Ta2O5/s-po
lyシステムに対する。
00個集まって形成された１Ｋセルブロックで測定した漏
洩電流−電圧関係を示すグラフであり、ＢＰＳＧリフロ
−を経た後に測定された結果である。曲線ｈは実施例１
の方法により製造された本発明のキャパシタ即ち、d-po
ly/TiN/Ta2O5/s-poly システムに対し、ｉは比較例１に
より製造された従来のキャパシタ即ち、TiN/Ta2O5/s-po
lyシステムに対する。
【００２５】図面によれば従来のキャパシタは 1.7Ｖで
１ＥＯ−２Ａ位の漏洩電流値を示す反面、本発明により
TiN電極の上を不純物のドープされた多結晶シリコンで
キャッピングしたキャパシタの場合には 5.85E-12A位の
漏洩値を示す。図５から本発明のキャパシタは Ta2O5を
誘電体膜に使用しても、後続する熱処理工程により劣化
することが防止できる。
１ＥＯ−２Ａ位の漏洩電流値を示す反面、本発明により
TiN電極の上を不純物のドープされた多結晶シリコンで
キャッピングしたキャパシタの場合には 5.85E-12A位の
漏洩値を示す。図５から本発明のキャパシタは Ta2O5を
誘電体膜に使用しても、後続する熱処理工程により劣化
することが防止できる。
【００２６】
【発明の効果】以上説明したように、本発明により製造
されたキャパシタによると、高誘電物質又は強誘電物質
を誘電体膜成分に使用するので電気的特性の改善された
ものでありながらも後続く工程の熱処理により劣化され
ず優れた特性を有する。又、従来の Ta2O5誘電体膜の上
部にTiN 等の金属で形成させていた第２電極の場合、金
属基準で後続く洗浄工程及び蝕刻工程を遂行すべきなの
で工程の適合性が落ちたが、本発明のように第２電極の
上部に非金属緩衝膜を具備したキャパシタにおいてはこ
の膜に対し後続く熱処理による劣化防止効果だけでなく
非金属基準で後工程が進行されるので工程の適合性も向
上される。
されたキャパシタによると、高誘電物質又は強誘電物質
を誘電体膜成分に使用するので電気的特性の改善された
ものでありながらも後続く工程の熱処理により劣化され
ず優れた特性を有する。又、従来の Ta2O5誘電体膜の上
部にTiN 等の金属で形成させていた第２電極の場合、金
属基準で後続く洗浄工程及び蝕刻工程を遂行すべきなの
で工程の適合性が落ちたが、本発明のように第２電極の
上部に非金属緩衝膜を具備したキャパシタにおいてはこ
の膜に対し後続く熱処理による劣化防止効果だけでなく
非金属基準で後工程が進行されるので工程の適合性も向
上される。
【図１】図１は従来のキャパシタを概略的に示す図面で
ある。
ある。
【図２】図２は従来の方法により Ta2O5を使用し誘電膜
を製造したキャパシタに対しＢＰＳＧリフロ−を行う前
後の電気的特性を比較して示したグラフである。
を製造したキャパシタに対しＢＰＳＧリフロ−を行う前
後の電気的特性を比較して示したグラフである。
【図３】図３は本発明の一実施例によるキャパシタの概
略的な断面図である。
略的な断面図である。
【図４】図４は本発明の他の実施例によるキャパシタの
概略的な断面図である。
概略的な断面図である。
【図５】図５は本発明の一実施例によるキャパシタの特
性を示すためのＩ−Ｖ曲線であり従来のキャパシタと比
較して示したものである。
性を示すためのＩ−Ｖ曲線であり従来のキャパシタと比
較して示したものである。
１１ 第１電極 １２ TiN 膜 １３ 誘電体膜 １４ 第２電極 １５ 第２電極
フロントページの続き (72)発明者 宣 榕斌 大韓民国 京畿道 水原市 長安区 牛滿 洞 129−１番地 現代アパート 19棟 501号
Claims (9)
- 【請求項１】 第１電極、前記第１電極の上部に形成さ
れた誘電体膜及び前記誘電体膜の上部に形成された第２
電極を具備する半導体装置のキャパシタにおいて、 前記誘電体膜が高誘電物質及び強誘電物質の中から選択
されたいずれか一つで製造されたものであり、前記第２
電極は耐熱性金属膜又は耐熱性金属の窒化膜の中から選
択されたいずれか一つ及びその上部に形成された緩衝膜
よりなることを特徴とする半導体装置のキャパシタ。 - 【請求項２】 前記第１電極が不純物のドープされた多
結晶シリコンよりなることを特徴とする請求項１記載の
半導体装置のキャパシタ。 - 【請求項３】前記多結晶シリコンの上部に TiN、Ti、W
、TiW 、Pt及びPdよりなる群から選択された少なくと
も一つの耐熱性金属又は耐熱性金属合金よりなる層が形
成されたことを特徴とする請求項２記載の半導体装置の
キャパシタ。 - 【請求項４】 前記耐熱性金属がTi、W 、TiW 、Pt、Pd
及びAuよりなる群から選択された少なくとも一つである
ことを特徴とする請求項１記載の半導体装置のキャパシ
タ。 - 【請求項５】 前記耐熱性金属の窒化物が TiN、Wn、Ti
WN及び PtNよりなる群から選択された少なくとも一つで
あることを特徴とする請求項１記載の半導体装置のキャ
パシタ。 - 【請求項６】 前記緩衝膜が多結晶シリコン又はシリサ
イドであることを特徴とする請求項１記載の半導体装置
のキャパシタ。 - 【請求項７】前記緩衝膜が WSi、TiSi、MoSi及びTaSiの
中少なくとも一つであることを特徴とする請求項６記載
の半導体装置のキャパシタ。 - 【請求項８】 前記誘電体膜の高誘電物質が Ta2O5、Ti
O2及びHfO2よりなる群から選択されたいずれか一つであ
ることを特徴とする請求項１記載の半導体装置のキャパ
シタ。 - 【請求項９】 前記誘電体膜の強誘電物質がＰＺＴ化合
物、ＰＬＺＴ化合物、ＢＳＴ化合物よりなる群から選択
された少なくともいずれか一つであることを特徴とする
請求項１記載の半導体装置のキャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023806A KR960000953B1 (ko) | 1992-12-10 | 1992-12-10 | 반도체 메모리장치 및 그 제조방법 |
| KR1992P23806 | 1992-12-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232344A true JPH06232344A (ja) | 1994-08-19 |
Family
ID=19345137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5309547A Pending JPH06232344A (ja) | 1992-12-10 | 1993-12-09 | 半導体装置のキャパシタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH06232344A (ja) |
| KR (1) | KR960000953B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956595A (en) * | 1996-07-15 | 1999-09-21 | Nec Corporation | Method of fabricating a semiconductor integrated circuit having a capacitor with lower electrode comprising titanium nitride |
| US6103566A (en) * | 1995-12-08 | 2000-08-15 | Hitachi, Ltd. | Method for manufacturing semiconductor integrated circuit device having a titanium electrode |
| KR20000074727A (ko) * | 1999-05-25 | 2000-12-15 | 윤종용 | 오존 어닐링 공정을 이용한 강유전체 커패시터의 제조방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100355379B1 (ko) * | 1995-06-07 | 2002-12-16 | 삼성전자 주식회사 | 강유전성메모리소자및그구동방법 |
| KR19980060601A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 소자의 캐패시터 제조방법 |
| JP7666834B2 (ja) * | 2019-12-20 | 2025-04-22 | 京セラ株式会社 | フィルムコンデンサ素子およびフィルムコンデンサ |
-
1992
- 1992-12-10 KR KR1019920023806A patent/KR960000953B1/ko not_active Expired - Fee Related
-
1993
- 1993-12-09 JP JP5309547A patent/JPH06232344A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103566A (en) * | 1995-12-08 | 2000-08-15 | Hitachi, Ltd. | Method for manufacturing semiconductor integrated circuit device having a titanium electrode |
| US5956595A (en) * | 1996-07-15 | 1999-09-21 | Nec Corporation | Method of fabricating a semiconductor integrated circuit having a capacitor with lower electrode comprising titanium nitride |
| KR20000074727A (ko) * | 1999-05-25 | 2000-12-15 | 윤종용 | 오존 어닐링 공정을 이용한 강유전체 커패시터의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960000953B1 (ko) | 1996-01-15 |
| KR940016755A (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005695B1 (en) | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region | |
| JP3212930B2 (ja) | 容量及びその製造方法 | |
| JP2000124425A (ja) | 高誘電体多層膜を利用したセルキャパシタ及びその製造方法 | |
| JP2008252118A (ja) | ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセス | |
| US6727140B2 (en) | Capacitor with high dielectric constant materials and method of making | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| US6468856B2 (en) | High charge storage density integrated circuit capacitor | |
| KR100418580B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US6828190B2 (en) | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant | |
| JPH06151751A (ja) | 半導体集積回路装置及びその製造方法 | |
| US6777740B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| JPH06232344A (ja) | 半導体装置のキャパシタ | |
| KR100293713B1 (ko) | 메모리소자의 커패시터 제조방법 | |
| US6818500B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| KR100410389B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| US7148101B2 (en) | Capacitors of semiconductor devices and methods of fabricating the same | |
| JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100293721B1 (ko) | 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법 | |
| JPH08236719A (ja) | 白金薄膜、半導体装置及びそれらの製造方法 | |
| KR100373341B1 (ko) | 금속 하부전극을 갖는 캐패시터 제조 방법 | |
| US20040115948A1 (en) | Method for fabricating on stack structures in a semiconductor device | |
| JPH04328862A (ja) | 半導体集積回路装置の製造方法 |