JPH06236876A - 半導体装置のコンタクト形成方法 - Google Patents
半導体装置のコンタクト形成方法Info
- Publication number
- JPH06236876A JPH06236876A JP5286677A JP28667793A JPH06236876A JP H06236876 A JPH06236876 A JP H06236876A JP 5286677 A JP5286677 A JP 5286677A JP 28667793 A JP28667793 A JP 28667793A JP H06236876 A JPH06236876 A JP H06236876A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- forming
- pattern
- layer
- etching barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高い段差による配線層間の絶縁膜上導電物質
の残留を防ぎ、コンタクトの面積を最小にすることがで
きる半導体装置のコンタクト製造方法を提供する。 【構成】 基板２２の素子分離領域の所定部分に不純物
拡散領域２４を形成した後、基板表面に第１絶縁層２６
を形成する。次に第１絶縁層上に第１導電層パターン２
８Ａと、第２絶縁層パターン３０Ａを形成する。更に第
２絶縁層パターン上にエッチングバリア層パターンを形
成し、該バリア層パターン及び第１絶縁層上に第３絶縁
層３４を形成した後、前記バリア層パターンの表面が露
出するよう第３絶縁層をエッチし、コンタクトマスク用
感光膜パターンを用いて第３絶縁層３４及び第１絶縁層
２６をエッチしてコンタクトホールを形成する。該ホー
ルの側壁にスペーサを形成し、コンタクトホールとエッ
チングバリア層を含む基板上に第２導電層４２を形成す
る。
の残留を防ぎ、コンタクトの面積を最小にすることがで
きる半導体装置のコンタクト製造方法を提供する。 【構成】 基板２２の素子分離領域の所定部分に不純物
拡散領域２４を形成した後、基板表面に第１絶縁層２６
を形成する。次に第１絶縁層上に第１導電層パターン２
８Ａと、第２絶縁層パターン３０Ａを形成する。更に第
２絶縁層パターン上にエッチングバリア層パターンを形
成し、該バリア層パターン及び第１絶縁層上に第３絶縁
層３４を形成した後、前記バリア層パターンの表面が露
出するよう第３絶縁層をエッチし、コンタクトマスク用
感光膜パターンを用いて第３絶縁層３４及び第１絶縁層
２６をエッチしてコンタクトホールを形成する。該ホー
ルの側壁にスペーサを形成し、コンタクトホールとエッ
チングバリア層を含む基板上に第２導電層４２を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は高集積半導体基板に形成
された回路素子等を多層の金属配線により電気的に接続
するためのコンタクトを形成する方法に関し、特に面積
を最小化して半導体装置の集積度を向上させることがで
きるセルフ−アラインドコンタクトを形成する方法に関
するものである。
された回路素子等を多層の金属配線により電気的に接続
するためのコンタクトを形成する方法に関し、特に面積
を最小化して半導体装置の集積度を向上させることがで
きるセルフ−アラインドコンタクトを形成する方法に関
するものである。
【０００２】
【従来の技術】一般に、ＤＲＡＭ等のような集積回路を
有する半導体装置は近接する電界効果トランジスターの
ゲート間に位置した絶縁膜を貫通しドレイン拡散領域に
電気的に接続されたコンタクトを具える。前記コンタク
トは金属配線層に前記ドレイン拡散領域を接続させるた
めに前記ドレイン拡散領域から電極を引き出す機能を果
たす。
有する半導体装置は近接する電界効果トランジスターの
ゲート間に位置した絶縁膜を貫通しドレイン拡散領域に
電気的に接続されたコンタクトを具える。前記コンタク
トは金属配線層に前記ドレイン拡散領域を接続させるた
めに前記ドレイン拡散領域から電極を引き出す機能を果
たす。
【０００３】さらに、セルフ−アラインドコンタクト
（Self-aligned Contact）は近接したゲート等の間の間
隔を最小化し、前記近接したゲートの間に位置する絶縁
膜に形成されるコンタクトホールの面積を最小化して前
記半導体装置の集積度を上昇させる。しかし、前記セル
フ−アラインドコンタクトはマスクの臨界面積偏差、ミ
スアライメントの公差、レンズディストーション及び絶
縁層の肉厚等により高い段差を有する金属配線層とゲー
ト電極との短絡を誘発させる問題点を有する。前記従来
のセルフ−アラインドコンタクトの問題点を添付した図
１〜図５を参照して説明する。
（Self-aligned Contact）は近接したゲート等の間の間
隔を最小化し、前記近接したゲートの間に位置する絶縁
膜に形成されるコンタクトホールの面積を最小化して前
記半導体装置の集積度を上昇させる。しかし、前記セル
フ−アラインドコンタクトはマスクの臨界面積偏差、ミ
スアライメントの公差、レンズディストーション及び絶
縁層の肉厚等により高い段差を有する金属配線層とゲー
ト電極との短絡を誘発させる問題点を有する。前記従来
のセルフ−アラインドコンタクトの問題点を添付した図
１〜図５を参照して説明する。
【０００４】図１を参照すれば、所定幅の活性領域
（Ａ）等の間に配列された４個のビットライン領域
（Ｂ）と、近接したビットライン領域等と自らの上段及
び下段隅部が折り重なるように配置されたコンタクト領
域（Ｃ）等とを有する半導体装置のレイアウトが説明さ
れている。前記ビットライン領域（Ｂ）等は前記半導体
装置の集積度を向上させるため、可能な限り互いに近接
するように配置する。前記ビットライン領域（Ｂ）等の
間の間隔（即ち、前記活性領域（Ａ）の幅）を最小化す
るため、前記コンタクト領域（Ｃ）には小さい面積を有
するセルフ−アラインドコンタクトが形成される。
（Ａ）等の間に配列された４個のビットライン領域
（Ｂ）と、近接したビットライン領域等と自らの上段及
び下段隅部が折り重なるように配置されたコンタクト領
域（Ｃ）等とを有する半導体装置のレイアウトが説明さ
れている。前記ビットライン領域（Ｂ）等は前記半導体
装置の集積度を向上させるため、可能な限り互いに近接
するように配置する。前記ビットライン領域（Ｂ）等の
間の間隔（即ち、前記活性領域（Ａ）の幅）を最小化す
るため、前記コンタクト領域（Ｃ）には小さい面積を有
するセルフ−アラインドコンタクトが形成される。
【０００５】図２から図５は、図１に示された半導体装
置をａ−ａ′の線に切断し示した半導体装置の断面図と
して、従来のセルフ−アラインドコンタクトの製造工程
を説明する。図２には不純物拡散領域１１が形成された
基板１０を具える半導体基体を示す。前記不純物拡散領
域１１等は図１に示された活性領域に位置し、さらにフ
ィールド領域（図示せず）に形成されたフィールド酸化
膜（図示せず）により分離される。前記基板１０の表面
には第１絶縁層１２、第１導電層１３及び第２絶縁層１
４が順次に形成される。前記第１絶縁層１２、第１導電
層１３及び第２絶縁層１４は、図３に示されるように、
第１絶縁層パターン１２Ａ、第１導電層パターン１３Ａ
及び第２絶縁層パターン１４Ａを形成するように分離さ
れる。前記第１絶縁層パターン１２Ａ、第１導電層パタ
ーン１３Ａ及び第２絶縁層パターン１４Ａはビットライ
ン用マスクを用いて前記不純物拡散領域上に位置する第
１絶縁層１２、第１導電層１３及び第２絶縁層１４の部
分をエッチングすることにより形成される。前記第１導
電層パターン１３Ａはビットラインに用いられる。前記
第１絶縁層パターン１２Ａ、第１導電層パターン１３Ａ
及び第２絶縁層パターン１４Ａが形成された前記基板１
０の表面に第３絶縁層１５が形成され、さらに前記第３
絶縁層１５上にはコンタクトマスク用の感光膜パターン
１６が形成される。
置をａ−ａ′の線に切断し示した半導体装置の断面図と
して、従来のセルフ−アラインドコンタクトの製造工程
を説明する。図２には不純物拡散領域１１が形成された
基板１０を具える半導体基体を示す。前記不純物拡散領
域１１等は図１に示された活性領域に位置し、さらにフ
ィールド領域（図示せず）に形成されたフィールド酸化
膜（図示せず）により分離される。前記基板１０の表面
には第１絶縁層１２、第１導電層１３及び第２絶縁層１
４が順次に形成される。前記第１絶縁層１２、第１導電
層１３及び第２絶縁層１４は、図３に示されるように、
第１絶縁層パターン１２Ａ、第１導電層パターン１３Ａ
及び第２絶縁層パターン１４Ａを形成するように分離さ
れる。前記第１絶縁層パターン１２Ａ、第１導電層パタ
ーン１３Ａ及び第２絶縁層パターン１４Ａはビットライ
ン用マスクを用いて前記不純物拡散領域上に位置する第
１絶縁層１２、第１導電層１３及び第２絶縁層１４の部
分をエッチングすることにより形成される。前記第１導
電層パターン１３Ａはビットラインに用いられる。前記
第１絶縁層パターン１２Ａ、第１導電層パターン１３Ａ
及び第２絶縁層パターン１４Ａが形成された前記基板１
０の表面に第３絶縁層１５が形成され、さらに前記第３
絶縁層１５上にはコンタクトマスク用の感光膜パターン
１６が形成される。
【０００６】図４を参照すれば、前記感光膜パターン１
６の間に露出された第３絶縁層１５を、第２絶縁層パタ
ーン１４Ａの上部及び前記不純物拡散領域の表面が露出
されるようエッチングすることにより形成されたコンタ
クトホール２０及び第３絶縁層の一部から成るスペーサ
ー１５Ａが説明されている。そして、図３に示された前
記感光膜パターン１６は前記エッチング工程後除去され
る。前記スペーサ１５Ａは前記第１絶縁層パターン１２
Ａ、第１導電層パターン１３Ａ及び第２絶縁層パターン
１４Ａの側壁に位置する。さらに、前記コンタクトホー
ル２０に位置した第２導電層１７は金属材料を堆積する
ことにより形成され、前記第２導電層１７の上部には貯
蔵電極マスク用感光膜パターン１８が形成される。
６の間に露出された第３絶縁層１５を、第２絶縁層パタ
ーン１４Ａの上部及び前記不純物拡散領域の表面が露出
されるようエッチングすることにより形成されたコンタ
クトホール２０及び第３絶縁層の一部から成るスペーサ
ー１５Ａが説明されている。そして、図３に示された前
記感光膜パターン１６は前記エッチング工程後除去され
る。前記スペーサ１５Ａは前記第１絶縁層パターン１２
Ａ、第１導電層パターン１３Ａ及び第２絶縁層パターン
１４Ａの側壁に位置する。さらに、前記コンタクトホー
ル２０に位置した第２導電層１７は金属材料を堆積する
ことにより形成され、前記第２導電層１７の上部には貯
蔵電極マスク用感光膜パターン１８が形成される。
【０００７】図５において、第２導電層パターン１７Ａ
は図４に示された前記感光膜パターン１８の間に露出し
た第３導電層１７を選択的にエッチングすることにより
形成される。前記感光膜パターン１８は前記第２導電層
１７のエッチング工程後除去される。さらに、前記第２
導電層１７のエッチング工程時に除去されず前記第３絶
縁膜１５の段差部に残存する第３導電層の残留物１７Ｂ
は前記第３絶縁層１５の表面に形成される比較的大きい
段差部に形成される。この第２導電層の残留物１７Ｂは
コンタクト形成工程の次の工程により形成される他の配
線ライン等を短絡させて半導体装置の不良を招く。
は図４に示された前記感光膜パターン１８の間に露出し
た第３導電層１７を選択的にエッチングすることにより
形成される。前記感光膜パターン１８は前記第２導電層
１７のエッチング工程後除去される。さらに、前記第２
導電層１７のエッチング工程時に除去されず前記第３絶
縁膜１５の段差部に残存する第３導電層の残留物１７Ｂ
は前記第３絶縁層１５の表面に形成される比較的大きい
段差部に形成される。この第２導電層の残留物１７Ｂは
コンタクト形成工程の次の工程により形成される他の配
線ライン等を短絡させて半導体装置の不良を招く。
【０００８】図２〜図５に示された従来のセルフ−アラ
インドコンタクト製造方法により形成される絶縁層の高
い段差及び絶縁層の表面に残存する導電物質を除去する
ためのセルフ−アラインドコンタクト製造方法が提案さ
れた。提案された従来のセルフ−アラインドコンタクト
製造方法を図６〜図８を参照して説明する。
インドコンタクト製造方法により形成される絶縁層の高
い段差及び絶縁層の表面に残存する導電物質を除去する
ためのセルフ−アラインドコンタクト製造方法が提案さ
れた。提案された従来のセルフ−アラインドコンタクト
製造方法を図６〜図８を参照して説明する。
【０００９】図６を参照すれば、所定の部分に不純物拡
散領域１１が形成された基板１０と、前記基板１０の表
面に形成された第１絶縁層１２及びこの第１絶縁層１２
上にパターン化されたゲート電極用第１導電層パターン
１３Ａを具える半導体装置が説明されている。前記第１
導電層パターン１３Ａ及び第１絶縁層１２の上側には層
間絶縁層に用いられる第２絶縁層１４が堆積され、この
第２絶縁層１４の表面にはコンタクトマスク用感光膜パ
ターン１６が形成される。
散領域１１が形成された基板１０と、前記基板１０の表
面に形成された第１絶縁層１２及びこの第１絶縁層１２
上にパターン化されたゲート電極用第１導電層パターン
１３Ａを具える半導体装置が説明されている。前記第１
導電層パターン１３Ａ及び第１絶縁層１２の上側には層
間絶縁層に用いられる第２絶縁層１４が堆積され、この
第２絶縁層１４の表面にはコンタクトマスク用感光膜パ
ターン１６が形成される。
【００１０】図７に示されたコンタクトホール２０は前
記感光膜パターン１６の間に露出された第２絶縁層１４
及びこの露出された第２絶縁層１４の下側に位置する第
１絶縁層の部分をエッチングすることにより形成され
る。前記感光膜パターン１６は前記コンタクトホール２
０の形成後除去される。前記コンタクトホール２０の底
面は前記不純物拡散領域１１の表面となる。そして、前
記コンタクトホール２０及び前記第２絶縁層１４の表面
には第３絶縁層１５が形成される。
記感光膜パターン１６の間に露出された第２絶縁層１４
及びこの露出された第２絶縁層１４の下側に位置する第
１絶縁層の部分をエッチングすることにより形成され
る。前記感光膜パターン１６は前記コンタクトホール２
０の形成後除去される。前記コンタクトホール２０の底
面は前記不純物拡散領域１１の表面となる。そして、前
記コンタクトホール２０及び前記第２絶縁層１４の表面
には第３絶縁層１５が形成される。
【００１１】図８は図７の工程で形成された第３絶縁層
１５を不純物拡散領域１１の表面が露出されるようエッ
チバックして第１絶縁膜パターン１２Ａ、第１導電層パ
ターン１３Ａ及び第２絶縁層１４から成るゲート電極パ
ターンの側壁並びに第１絶縁層パターン１２Ａ及び第２
絶縁層パターン１４Ａから成るコンタクトホール２０の
側壁に第３絶縁物質のスペーサー１５Ａを形成する工程
を示す。さらに、前記基板１０の不純物拡散領域１１と
電気的に接続した第２導電層パターン１７Ａは、前記ス
ペーサー１５Ａが形成されているコンタクトホール２０
及び第２絶縁層１４上に第２導電層１７を堆積し、この
第２導電層１７を選択的に除去するマスクパターン工程
により形成されている。
１５を不純物拡散領域１１の表面が露出されるようエッ
チバックして第１絶縁膜パターン１２Ａ、第１導電層パ
ターン１３Ａ及び第２絶縁層１４から成るゲート電極パ
ターンの側壁並びに第１絶縁層パターン１２Ａ及び第２
絶縁層パターン１４Ａから成るコンタクトホール２０の
側壁に第３絶縁物質のスペーサー１５Ａを形成する工程
を示す。さらに、前記基板１０の不純物拡散領域１１と
電気的に接続した第２導電層パターン１７Ａは、前記ス
ペーサー１５Ａが形成されているコンタクトホール２０
及び第２絶縁層１４上に第２導電層１７を堆積し、この
第２導電層１７を選択的に除去するマスクパターン工程
により形成されている。
【００１２】
【発明が解決しようとする課題】図６〜図８に示された
従来のセルフ−アラインドコンタクト製造方法は第２絶
縁層１４の表面に積層された第３絶縁層１５の部分の肉
厚及び前記不純物拡散領域１１の表面に積層された第３
絶縁層１５の部分の肉厚が前記露出された第１導電層パ
ターン１３Ａに積層された第３絶縁層１５の部分より厚
い場合、前記第１導線層パターン１３Ａと第２導電層パ
ターン１７Ａとの間で短絡を引き起す問題点を持ってい
る。さらに、前記第１導電層パターン１３Ａと第２導電
層パターン１７Ａとの間の短絡を防ぐため前記第１導電
層パターン１３Ａの上部の隅部に積層される第３絶縁層
１５の肉厚を増加させる必要のため従来のセルフ−アラ
インドコンタクト製造方法は、ビットラインに使用され
るゲートパターン等の間の間隔及びコンタクトの面積を
一定の大きさ以下に減少させることができなかった。
従来のセルフ−アラインドコンタクト製造方法は第２絶
縁層１４の表面に積層された第３絶縁層１５の部分の肉
厚及び前記不純物拡散領域１１の表面に積層された第３
絶縁層１５の部分の肉厚が前記露出された第１導電層パ
ターン１３Ａに積層された第３絶縁層１５の部分より厚
い場合、前記第１導線層パターン１３Ａと第２導電層パ
ターン１７Ａとの間で短絡を引き起す問題点を持ってい
る。さらに、前記第１導電層パターン１３Ａと第２導電
層パターン１７Ａとの間の短絡を防ぐため前記第１導電
層パターン１３Ａの上部の隅部に積層される第３絶縁層
１５の肉厚を増加させる必要のため従来のセルフ−アラ
インドコンタクト製造方法は、ビットラインに使用され
るゲートパターン等の間の間隔及びコンタクトの面積を
一定の大きさ以下に減少させることができなかった。
【００１３】したがって、本発明の目的は、高い段差に
より配線層間の絶縁膜上に導電物質が残留するのを防止
することができ、しかもコンタクトの面積を最小化でき
る半導体装置のコンタクト製造方法を提供することにあ
る。
より配線層間の絶縁膜上に導電物質が残留するのを防止
することができ、しかもコンタクトの面積を最小化でき
る半導体装置のコンタクト製造方法を提供することにあ
る。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置コンタクト形成方法は、基板の
素子分離領域の所定部分に不純物拡散領域を形成する工
程と、前記基板の表面に第１絶縁層を形成する工程と、
前記第１絶縁層上に第１導電層パターン及び第２絶縁層
パターンを形成する工程と、前記第２絶縁層パターンの
上にエッチングバリア層パターンを形成する工程と、前
記エッチングバリア層パターン及び前記第１絶縁層の上
部に第３絶縁層を形成し前記エッチングバリア層パター
ンの上部が露出されるように前記第３絶縁層をエッチン
グする課程と、前記エッチングバリア層パターン及び第
３絶縁層の表面にコンタクトマスク用感光膜パターンを
形成する課程と、前記感光膜パターンの間に露出された
第３絶縁層及び第１絶縁層をエッチングして不純物拡散
領域で成った底面を有するコンタクトホールを形成する
課程と、前記コンタクトホールの側壁にスペーサーを形
成する課程と、前記コンタクトホール及び前記エッチン
グバリア層を含む前記基板上に第２導電層を形成し、前
記第２導電層をパターン化する課程とを具えることを特
徴とする。
め、本発明の半導体装置コンタクト形成方法は、基板の
素子分離領域の所定部分に不純物拡散領域を形成する工
程と、前記基板の表面に第１絶縁層を形成する工程と、
前記第１絶縁層上に第１導電層パターン及び第２絶縁層
パターンを形成する工程と、前記第２絶縁層パターンの
上にエッチングバリア層パターンを形成する工程と、前
記エッチングバリア層パターン及び前記第１絶縁層の上
部に第３絶縁層を形成し前記エッチングバリア層パター
ンの上部が露出されるように前記第３絶縁層をエッチン
グする課程と、前記エッチングバリア層パターン及び第
３絶縁層の表面にコンタクトマスク用感光膜パターンを
形成する課程と、前記感光膜パターンの間に露出された
第３絶縁層及び第１絶縁層をエッチングして不純物拡散
領域で成った底面を有するコンタクトホールを形成する
課程と、前記コンタクトホールの側壁にスペーサーを形
成する課程と、前記コンタクトホール及び前記エッチン
グバリア層を含む前記基板上に第２導電層を形成し、前
記第２導電層をパターン化する課程とを具えることを特
徴とする。
【００１５】
【作用】前記構成により、本発明によればスペーサーの
過剰エッチングが防止され、スペーサーによりゲート電
極用金属パターンとコンタクトを完全に絶縁でき、前記
スペーサーの肉厚を減少させることができる。さらに、
前記スペーサーの肉厚を減少させることにしたがって、
本発明はセルフ−アラインドコンタクトの面積を近接し
たゲート電極間の間隔を最小化することができる。又、
本発明はスペーサーの過剰エッチングを防止して上部の
配線層間の絶縁膜の表面を平坦化することができる程度
に充分な肉厚で形成することができ、この結果層間絶縁
膜の表面に形成される段差を緩和することができる。
過剰エッチングが防止され、スペーサーによりゲート電
極用金属パターンとコンタクトを完全に絶縁でき、前記
スペーサーの肉厚を減少させることができる。さらに、
前記スペーサーの肉厚を減少させることにしたがって、
本発明はセルフ−アラインドコンタクトの面積を近接し
たゲート電極間の間隔を最小化することができる。又、
本発明はスペーサーの過剰エッチングを防止して上部の
配線層間の絶縁膜の表面を平坦化することができる程度
に充分な肉厚で形成することができ、この結果層間絶縁
膜の表面に形成される段差を緩和することができる。
【００１６】
【実施例】図９〜図１３は、本発明の半導体装置コンタ
クト形成方法の第１実施例によりセルフ−アラインドコ
ンタクトが形成される一連の工程を示す線図的断面図で
ある。
クト形成方法の第１実施例によりセルフ−アラインドコ
ンタクトが形成される一連の工程を示す線図的断面図で
ある。
【００１７】図９を参照すれば、所定部分に形成された
不純物拡散領域２４を有する半導体基板２２の表面に酸
化膜から成る第１絶縁層２６と、この第１絶縁層２６上
に順次積層された第１導電層パターン２８Ａ、第２絶縁
層パターン３０Ａ及びエッチングバリア層パターン３２
Ａを具える半導体基体を示す。前記第１導電層パターン
２８Ａ、第２絶縁層パターン３０Ａ及びエッチングバリ
ア層パターン３２Ａは前記第１絶縁層２６の表面に第１
導電層２８、第２絶縁層３０及びエッチングバリア層３
２を順次積層し、前記第１導電層２８、第２絶縁層３０
及びエッチングバリア層３２をビットライン用マスクを
用いて選択的に除去することにより形成する。この半導
体基体は前記第１絶縁層２６の表面及びエッチングバリ
ア層パターン３２の上部に形成された第３絶縁層３４を
具える。前記第３絶縁層３４はＢＰＳＧ（Boro Phospho
Silicate-Glass ）及びＳＯＧ（Spin-On-Glass ）のよ
うな絶縁物質で構成され、平坦化された表面を有する。
さらに、前記第１導電層２８はポリシリコンにより形成
され、前記第２絶縁層３０は酸化膜により、前記エッチ
ングバリア層３２はシリコン又は窒化膜により形成する
ことができる。
不純物拡散領域２４を有する半導体基板２２の表面に酸
化膜から成る第１絶縁層２６と、この第１絶縁層２６上
に順次積層された第１導電層パターン２８Ａ、第２絶縁
層パターン３０Ａ及びエッチングバリア層パターン３２
Ａを具える半導体基体を示す。前記第１導電層パターン
２８Ａ、第２絶縁層パターン３０Ａ及びエッチングバリ
ア層パターン３２Ａは前記第１絶縁層２６の表面に第１
導電層２８、第２絶縁層３０及びエッチングバリア層３
２を順次積層し、前記第１導電層２８、第２絶縁層３０
及びエッチングバリア層３２をビットライン用マスクを
用いて選択的に除去することにより形成する。この半導
体基体は前記第１絶縁層２６の表面及びエッチングバリ
ア層パターン３２の上部に形成された第３絶縁層３４を
具える。前記第３絶縁層３４はＢＰＳＧ（Boro Phospho
Silicate-Glass ）及びＳＯＧ（Spin-On-Glass ）のよ
うな絶縁物質で構成され、平坦化された表面を有する。
さらに、前記第１導電層２８はポリシリコンにより形成
され、前記第２絶縁層３０は酸化膜により、前記エッチ
ングバリア層３２はシリコン又は窒化膜により形成する
ことができる。
【００１８】さらに、前記第３絶縁層３４は、図１０に
示すように、前記エッチングバリア層パターン３２Ａの
表面が露出するようエッチバックする。前記エッチバッ
クされた第３絶縁層３４及びエッチングバリア層３２Ａ
の表面にコンタクトマスク用感光膜パターン３６を形成
する。
示すように、前記エッチングバリア層パターン３２Ａの
表面が露出するようエッチバックする。前記エッチバッ
クされた第３絶縁層３４及びエッチングバリア層３２Ａ
の表面にコンタクトマスク用感光膜パターン３６を形成
する。
【００１９】図１２において、この半導体基体は第１絶
縁層パターン２６Ａ、第１導電層パターン２８Ａ、第２
絶縁層パターン３０Ａ及びエッチングバリア層パターン
３２Ａから成る側壁と、第１絶縁層パターン２６Ａ及び
第３絶縁層パターン３４Ａから成る側壁と、前記不純物
拡散領域２４の表面を含む底面を有するコンタクトホー
ル３８とを具える。前記コンタクトホール３８は図１０
に示す感光膜パターン３６の間に露出した第３絶縁層３
４及び前記露出した第３絶縁層３４の下側に位置する第
１絶縁層２６をエッチングすることにより前記第１絶縁
層パターン２６Ａと共に形成する。感光膜パターン３６
は第１及び第３絶縁層２６，３４のエッチング工程の後
に除去する。
縁層パターン２６Ａ、第１導電層パターン２８Ａ、第２
絶縁層パターン３０Ａ及びエッチングバリア層パターン
３２Ａから成る側壁と、第１絶縁層パターン２６Ａ及び
第３絶縁層パターン３４Ａから成る側壁と、前記不純物
拡散領域２４の表面を含む底面を有するコンタクトホー
ル３８とを具える。前記コンタクトホール３８は図１０
に示す感光膜パターン３６の間に露出した第３絶縁層３
４及び前記露出した第３絶縁層３４の下側に位置する第
１絶縁層２６をエッチングすることにより前記第１絶縁
層パターン２６Ａと共に形成する。感光膜パターン３６
は第１及び第３絶縁層２６，３４のエッチング工程の後
に除去する。
【００２０】さらに、半導体基体は、図１２に示すよう
に、コンタクトホール３８の側壁に形成されたスペーサ
ー４０と、前記コンタクトホール３８及びエッチングバ
リア層パターン３２Ａを含む基板の全面に形成された第
２導電層４２をさらに具える。スペーサー４０は酸化膜
を、前記第１絶縁層パターン２６Ａ、第１導電層パター
ン２８Ａ、第２絶縁層パターン３０Ａ及びエッチングバ
リア層パターン３２Ａから成る側壁と、第１絶縁層パタ
ーン２６Ａ及び第３絶縁層パターン３４Ａから成る側壁
に蒸着することにより形成される。そして、第２導電層
４２はポリシリコンを堆積することにより形成される。
前記エッチングバリア層パターン３２Ａは、第３絶縁層
３４をエッチングする際、第２絶縁層パターン３０Ａが
エッチングされることを防止する作用を果たす。
に、コンタクトホール３８の側壁に形成されたスペーサ
ー４０と、前記コンタクトホール３８及びエッチングバ
リア層パターン３２Ａを含む基板の全面に形成された第
２導電層４２をさらに具える。スペーサー４０は酸化膜
を、前記第１絶縁層パターン２６Ａ、第１導電層パター
ン２８Ａ、第２絶縁層パターン３０Ａ及びエッチングバ
リア層パターン３２Ａから成る側壁と、第１絶縁層パタ
ーン２６Ａ及び第３絶縁層パターン３４Ａから成る側壁
に蒸着することにより形成される。そして、第２導電層
４２はポリシリコンを堆積することにより形成される。
前記エッチングバリア層パターン３２Ａは、第３絶縁層
３４をエッチングする際、第２絶縁層パターン３０Ａが
エッチングされることを防止する作用を果たす。
【００２１】図１３には、第２導電層４２をパターン化
し前記エッチングバリア層パターン３２Ａを除去する工
程を示す。図１３において、第２導電層パターン４２Ａ
は前記第２導電層４２を貯蔵電極用マスクを用いてエッ
チングすることにより形成する。そして、エッチングバ
リア層パターン３２Ａは第２導電層４２のパターン化工
程により選択的にエッチングし、第２導電層４２の部分
と共に除去する。しかし、前記エッチングバリア層パタ
ーン３２Ａが絶縁物質により形成された場合には、前記
エッチングバリア層パターン３２Ａのエッチング工程を
省略できる。さらに、前記第２導電層パターン４２Ａの
他の残り部分の第２導電層４２は、前記第３絶縁層３４
の表面が平坦に形成されるので、前記第３絶縁層３４の
表面から完全に除去することができる。
し前記エッチングバリア層パターン３２Ａを除去する工
程を示す。図１３において、第２導電層パターン４２Ａ
は前記第２導電層４２を貯蔵電極用マスクを用いてエッ
チングすることにより形成する。そして、エッチングバ
リア層パターン３２Ａは第２導電層４２のパターン化工
程により選択的にエッチングし、第２導電層４２の部分
と共に除去する。しかし、前記エッチングバリア層パタ
ーン３２Ａが絶縁物質により形成された場合には、前記
エッチングバリア層パターン３２Ａのエッチング工程を
省略できる。さらに、前記第２導電層パターン４２Ａの
他の残り部分の第２導電層４２は、前記第３絶縁層３４
の表面が平坦に形成されるので、前記第３絶縁層３４の
表面から完全に除去することができる。
【００２２】図１４〜図１８は、本発明の第２実施例の
半導体装置コンタクト製造方法の第２実施例によりセル
フ−アラインドコンタクトを形成する一連の工程を説明
するための線図的断面図である。本例では、セルフ−ア
ラインドコンタクトを形成する場合、基板が損なわれる
ことを防ぐため下部絶縁層及び下部導電層を形成する工
程をさらに具える。
半導体装置コンタクト製造方法の第２実施例によりセル
フ−アラインドコンタクトを形成する一連の工程を説明
するための線図的断面図である。本例では、セルフ−ア
ラインドコンタクトを形成する場合、基板が損なわれる
ことを防ぐため下部絶縁層及び下部導電層を形成する工
程をさらに具える。
【００２３】図１４には、所定部分に形成された不純物
拡散領域４６を有する基板４４の表面に順次積層した第
１絶縁層４８、第１導電層５０及び第２絶縁層５２と、
第２絶縁層５２の表面に順次形成された第２導電層パタ
ーン５４Ａ、第３絶縁層パターン５６Ａ及びエッチング
バリア層パターン５８Ａとを具える半導体基体を示す。
第１絶縁層４８及び第１導電層５０は、第２導電層パタ
ーン５４Ａ及び第３絶縁層パターン５６Ａから成るゲー
ト電極パターンの形成工程及びコンタクトの形成工程に
おいて基板４４の表面が損われることを防ぐために形成
する。
拡散領域４６を有する基板４４の表面に順次積層した第
１絶縁層４８、第１導電層５０及び第２絶縁層５２と、
第２絶縁層５２の表面に順次形成された第２導電層パタ
ーン５４Ａ、第３絶縁層パターン５６Ａ及びエッチング
バリア層パターン５８Ａとを具える半導体基体を示す。
第１絶縁層４８及び第１導電層５０は、第２導電層パタ
ーン５４Ａ及び第３絶縁層パターン５６Ａから成るゲー
ト電極パターンの形成工程及びコンタクトの形成工程に
おいて基板４４の表面が損われることを防ぐために形成
する。
【００２４】さらに前記第４絶縁層６０は、図１４に示
すように、エッチングバリア層パターン５８Ａの表面が
露出するようエッチバックする。エッチバックされた第
４絶縁層６０及びエッチングバリア層５８Ａの表面には
コンタクトマスク用感光膜パターン６２を形成する。
すように、エッチングバリア層パターン５８Ａの表面が
露出するようエッチバックする。エッチバックされた第
４絶縁層６０及びエッチングバリア層５８Ａの表面には
コンタクトマスク用感光膜パターン６２を形成する。
【００２５】図１６において、半導体基体は第１導電層
パターン５０Ａ、第２絶縁層パターン５２Ａ、第２導電
層パターン５４Ａ、第３絶縁層パターン５６Ａ及びエッ
チングバリア層パターン５８Ａから成る側壁と、前記第
１導電層パターン５０Ａ、第２絶縁層パターン５２Ａ及
び第３絶縁層パターン５６Ａから成る側壁と、第１絶縁
層４８の表面から成る底面を有するコンタクトホール６
３とを具える。コンタクトホール６３は、図１５に示す
感光膜パターン６２間に露出された第４絶縁層６０及び
前記露出された第４絶縁層６０の下側に位置する第２絶
縁層５２並びに第１導電層５０をエッチングすることに
より、前記第１導電層パターン５０Ａ及び第２絶縁層パ
ターン５２Ａと共に形成する。エッチングバリア層パタ
ーン５８Ａ中、前記感光膜パターン６２の間を介して露
出された部分は第１絶縁層５０のエッチング工程により
除去する。感光膜パターン６２は第２及び第４絶縁層５
２，６０のエッチング工程後に除去する。
パターン５０Ａ、第２絶縁層パターン５２Ａ、第２導電
層パターン５４Ａ、第３絶縁層パターン５６Ａ及びエッ
チングバリア層パターン５８Ａから成る側壁と、前記第
１導電層パターン５０Ａ、第２絶縁層パターン５２Ａ及
び第３絶縁層パターン５６Ａから成る側壁と、第１絶縁
層４８の表面から成る底面を有するコンタクトホール６
３とを具える。コンタクトホール６３は、図１５に示す
感光膜パターン６２間に露出された第４絶縁層６０及び
前記露出された第４絶縁層６０の下側に位置する第２絶
縁層５２並びに第１導電層５０をエッチングすることに
より、前記第１導電層パターン５０Ａ及び第２絶縁層パ
ターン５２Ａと共に形成する。エッチングバリア層パタ
ーン５８Ａ中、前記感光膜パターン６２の間を介して露
出された部分は第１絶縁層５０のエッチング工程により
除去する。感光膜パターン６２は第２及び第４絶縁層５
２，６０のエッチング工程後に除去する。
【００２６】さらにこの半導体基体は、図１７のよう
に、コンタクトホール６３の側壁に形成しスペーサー６
４と、前記不純物拡散領域４６と電気的に接続されるよ
うにコンタクトホール６３と、エッチングバリア層パタ
ーン５８Ａを含む基体の全面に形成された第３導電層６
６とをさらに具える。スペーサー６４は、第１導電層パ
ターン５０Ａ、第２絶縁層パターン５２Ａ、第２導電層
パターン５４Ａ及び第３絶縁層パターン５６Ａから成る
コンタクトホール６３の側壁と、第１導電層パターン５
０Ａ、第２絶縁層パターン５２Ａ及び第４絶縁層パター
ン６０Ａから成るコンタクトホール６７側壁とに酸化膜
を蒸着することにより形成する。そして、第１絶縁層４
８の露出された部分は、エッチング工程によりエッチン
グされ第１絶縁層パターン４８Ａを形成して前記不純物
拡散領域４６の表面を露出させる。第３導電層６６は、
ポリシリコンを堆積することにより前記露出された不純
物拡散領域４６、エッチングバリア層パターン５８Ａ及
び第４絶縁層パターン６０Ａを含む基体上に形成され
る。
に、コンタクトホール６３の側壁に形成しスペーサー６
４と、前記不純物拡散領域４６と電気的に接続されるよ
うにコンタクトホール６３と、エッチングバリア層パタ
ーン５８Ａを含む基体の全面に形成された第３導電層６
６とをさらに具える。スペーサー６４は、第１導電層パ
ターン５０Ａ、第２絶縁層パターン５２Ａ、第２導電層
パターン５４Ａ及び第３絶縁層パターン５６Ａから成る
コンタクトホール６３の側壁と、第１導電層パターン５
０Ａ、第２絶縁層パターン５２Ａ及び第４絶縁層パター
ン６０Ａから成るコンタクトホール６７側壁とに酸化膜
を蒸着することにより形成する。そして、第１絶縁層４
８の露出された部分は、エッチング工程によりエッチン
グされ第１絶縁層パターン４８Ａを形成して前記不純物
拡散領域４６の表面を露出させる。第３導電層６６は、
ポリシリコンを堆積することにより前記露出された不純
物拡散領域４６、エッチングバリア層パターン５８Ａ及
び第４絶縁層パターン６０Ａを含む基体上に形成され
る。
【００２７】図１８には、第３導電層６６をパターン化
しエッチングバリア層パターン５８Ａを除去する工程を
示す。図１８において、第３導電層パターン６６Ａは第
３導電層６６を貯蔵電極用マスクを利用してエッチング
することにより形成する。そして、エッチングバリア層
パターン５８Ａは前記第３導電層６６のパターン化工程
により選択的にエッチングされる第３導電層６６の部分
と共に除去する。第１実施例の半導体装置のコンタクト
形成方法と同様に、第２実施例の半導体装置のコンタク
ト形成方法で形成されるエッチングバリア層パターン５
８Ａは、導電物質を含む場合には近接したコンタクトと
の短絡を防ぐため除去されるべきであるが、逆に前記絶
縁物質で形成する場合には除去する必要がない。第３絶
縁層パターン５６Ａの上部面の一定部分がエッチングバ
リア層パターン５８Ａの一部分及び第４絶縁層６０のエ
ッチング工程時に除去されれば、第３導電層６６のスペ
ーサー６４及び第３絶縁層パターン５６Ａと接触する第
３導電層パターン６６Ａの部分は曲面化される。
しエッチングバリア層パターン５８Ａを除去する工程を
示す。図１８において、第３導電層パターン６６Ａは第
３導電層６６を貯蔵電極用マスクを利用してエッチング
することにより形成する。そして、エッチングバリア層
パターン５８Ａは前記第３導電層６６のパターン化工程
により選択的にエッチングされる第３導電層６６の部分
と共に除去する。第１実施例の半導体装置のコンタクト
形成方法と同様に、第２実施例の半導体装置のコンタク
ト形成方法で形成されるエッチングバリア層パターン５
８Ａは、導電物質を含む場合には近接したコンタクトと
の短絡を防ぐため除去されるべきであるが、逆に前記絶
縁物質で形成する場合には除去する必要がない。第３絶
縁層パターン５６Ａの上部面の一定部分がエッチングバ
リア層パターン５８Ａの一部分及び第４絶縁層６０のエ
ッチング工程時に除去されれば、第３導電層６６のスペ
ーサー６４及び第３絶縁層パターン５６Ａと接触する第
３導電層パターン６６Ａの部分は曲面化される。
【００２８】上述したように、本発明はエッチングバリ
ア層パターンによりスペーサーの過度エッチングを防
ぎ、スペーサーによりゲート電極用金属パターンとコン
タクトとを完全に絶縁するようにし、前記スペーサーの
肉厚を減少させることができる利点を達成できる。スペ
ーサーの肉厚を減少させることにしたがって、本発明は
セルフ−アラインドコンタクトの面積と近接したゲート
電極間の間隔を最小化することができる。さらに、エッ
チングバリア層パターンによりスペーサーが過度にエッ
チングされるのを防止されるので、本発明は上部の配線
層間の絶縁膜の表面を平坦化できる程度に充分な肉厚に
形成でき、この結果層間絶縁膜の表面に形成される段差
を緩和することができ、しかも導電物質の残留を防止す
ることができる利点が得られる。
ア層パターンによりスペーサーの過度エッチングを防
ぎ、スペーサーによりゲート電極用金属パターンとコン
タクトとを完全に絶縁するようにし、前記スペーサーの
肉厚を減少させることができる利点を達成できる。スペ
ーサーの肉厚を減少させることにしたがって、本発明は
セルフ−アラインドコンタクトの面積と近接したゲート
電極間の間隔を最小化することができる。さらに、エッ
チングバリア層パターンによりスペーサーが過度にエッ
チングされるのを防止されるので、本発明は上部の配線
層間の絶縁膜の表面を平坦化できる程度に充分な肉厚に
形成でき、この結果層間絶縁膜の表面に形成される段差
を緩和することができ、しかも導電物質の残留を防止す
ることができる利点が得られる。
【図１】半導体装置のコンタクト領域及びビットライン
のレイアウトを示す線図的平面図である。
のレイアウトを示す線図的平面図である。
【図２】従来の半導体装置のコンタクト形成方法の工程
を示す線図的平面図である。
を示す線図的平面図である。
【図３】従来の半導体装置のコンタクト形成方法の工程
を示す線図的平面図である。
を示す線図的平面図である。
【図４】従来の半導体装置のコンタクト形成方法の工程
を示す線図的平面図である。
を示す線図的平面図である。
【図５】従来の半導体装置のコンタクト形成方法の工程
を示す線図的平面図である。
を示す線図的平面図である。
【図６】別の従来の半導体装置のコンタクト形成方法の
工程を示す線図的断面図である。
工程を示す線図的断面図である。
【図７】別の従来の半導体装置のコンタクト形成方法の
工程を示す線図的断面図である。
工程を示す線図的断面図である。
【図８】別の従来の半導体装置のコンタクト形成方法の
工程を示す線図的断面図である。
工程を示す線図的断面図である。
【図９】本発明による半導体装置のコンタクト形成方法
の第１実施例の一連の工程を示す線図的断面図である。
の第１実施例の一連の工程を示す線図的断面図である。
【図１０】本発明による半導体装置のコンタクト形成方
法の第１実施例の一連の工程を示す線図的断面図であ
る。
法の第１実施例の一連の工程を示す線図的断面図であ
る。
【図１１】本発明による半導体装置のコンタクト形成方
法の第１実施例の一連の工程を示す線図的断面図であ
る。
法の第１実施例の一連の工程を示す線図的断面図であ
る。
【図１２】本発明による半導体装置のコンタクト形成方
法の第１実施例の一連の工程を示す線図的断面図であ
る。
法の第１実施例の一連の工程を示す線図的断面図であ
る。
【図１３】本発明による半導体装置のコンタクト形成方
法の第１実施例の一連の工程を示す線図的断面図であ
る。
法の第１実施例の一連の工程を示す線図的断面図であ
る。
【図１４】本発明による半導体装置のコンタクト形成方
法の第２実施例の一連の工程を示す線図的断面図であ
る。
法の第２実施例の一連の工程を示す線図的断面図であ
る。
【図１５】本発明による半導体装置のコンタクト形成方
法の第２実施例の一連の工程を示す線図的断面図であ
る。
法の第２実施例の一連の工程を示す線図的断面図であ
る。
【図１６】本発明による半導体装置のコンタクト形成方
法の第２実施例の一連の工程を示す線図的断面図であ
る。
法の第２実施例の一連の工程を示す線図的断面図であ
る。
【図１７】本発明による半導体装置のコンタクト形成方
法の第２実施例の一連の工程を示す線図的断面図であ
る。
法の第２実施例の一連の工程を示す線図的断面図であ
る。
【図１８】本発明による半導体装置のコンタクト形成方
法の第２実施例の一連の工程を示す線図的断面図であ
る。
法の第２実施例の一連の工程を示す線図的断面図であ
る。
２２ 基板 ２４ 不純物拡散領域 ２６ 第１絶縁層 ２６Ａ 第１絶縁層パターン ２８Ａ 第１導電層パターン ３０Ａ 第２絶縁層パターン ３２Ａ エッチングバリア層パターン ３４ 第３絶縁層 ３４Ａ 第３絶縁層パターン ３６ 感光膜パターン ３８ コンタクトホール ４０ スペーサー ４２ 第２導電層 ４２Ａ 第２導電層パターン
Claims (9)
- 【請求項１】 基板の素子分離領域の所定の部分に不純
物拡散領域を形成する工程と、前記基板の表面に第１絶
縁層を形成する工程と、 前記第１絶縁層上に第１導電層パターン及び第２絶縁層
パターンを形成する工程と、 前記第２絶縁層パターン上にエッチングバリア層パター
ンを形成する工程と、 前記エッチングバリア層パターン及び第１絶縁層上に第
３絶縁層を形成し前記エッチングバリア層パターンの表
面が露出するように前記第３絶縁層をエッチングする工
程と、 前記エッチングバリア層パターン及び第３絶縁層の表面
にコンタクトマスク用感光膜パターンを形成する工程
と、 前記感光膜パターンの間に露出した第３絶縁層及び第１
絶縁層をエッチングして前記不純物拡散領域の表面から
成る底面を有するコンタクトホールを形成する工程と、 前記コンタクトホールの側壁にスペーサーを形成する工
程と、 前記コンタクトホール及び前記エッチングバリア層を含
む基体上に第２導電層を形成し、前記第２導電層をパタ
ーン化する工程とを具えることを特徴とする半導体装置
のコンタクト形成方法。 - 【請求項２】 前記第３絶縁層の形成工程が、表面を平
坦化する工程を含むことを特徴とする請求項１に記載の
半導体装置のコンタクト形成方法。 - 【請求項３】 前記第３絶縁層が表面を平坦化する性質
を有する物質を含むことを特徴とする請求項１に記載の
半導体装置のコンタクト形成方法。 - 【請求項４】 前記エッチングバリア層パターンが絶縁
物質から成ることを特徴とする請求項１に記載の半導体
装置のコンタクト形成方法。 - 【請求項５】 前記エッチングバリア層パターンが導電
性物質を含み、 前記第２導電層のパターン化工程により露出したエッチ
ングバリア層パターンを除去する工程を更に具えること
を特徴とする請求項１に記載の半導体装置のコンタクト
形成方法。 - 【請求項６】 前記スペーサーの形成の際、基板の損傷
を防ぐため、前記基板の表面と前記第１絶縁層との間に
下部絶縁層及び下部導電層を形成する工程と、 前記コンタクトホールの形成工程において前記第１絶縁
層及び下部導電層を除去する工程と、 前記スペーサーの形成工程の後、前記下部絶縁層を除去
して前記不純物拡散領域を露出させる工程を更に具える
ことを特徴とする請求項１に記載の半導体装置のコンタ
クト形成方法。 - 【請求項７】 前記第１絶縁層及び下部導電層を除去す
る工程が、前記エッチングバリア層パターンの隅部分及
び前記第２絶縁層パターンの上部隅部分を除去して前記
第２絶縁層パターンと接触する前記第２導電層パターン
の湾入部を曲面化する工程を更に具えることを特徴とす
る請求項１に記載の半導体装置のコンタクト形成方法。 - 【請求項８】 基板の素子分離領域の所定の部分に不純
物拡散領域を形成する工程と、 前記基板の表面に第１絶縁層を形成する工程と、 前記第１絶縁層上に第１導電層、第２絶縁層及びエッチ
ングバリア層を順次形成する工程と、 前記第１導電層、第２絶縁層及びエッチングバリア層を
ゲート電極用マスクを用いてパターン化する工程と、 前記エッチングバリア層パターン及び前記第１絶縁層上
に第３絶縁層を形成し、前記エッチングバリア層パター
ンの表面が露出するように前記第３絶縁層をエッチング
する工程と、 前記エッチングバリア層パターン及び第３絶縁層の表面
にコンタクトマスク用感光膜パターンを形成する工程
と、 前記感光膜パターンの間に露出した第３絶縁層及び第１
絶縁層をエッチングして前記不純物拡散領域の表面から
成る底面を有するコンタクトホールを形成する工程と、 前記コンタクトホールの側壁にスペーサーを形成する工
程と、 前記コンタクトホール及び前記エッチングバリア層を含
む基体上に第２導電層を形成し、前記第２導電層をパタ
ーン化する工程とを具えることを特徴とする半導体装置
のコンタクト形成方法。 - 【請求項９】 基板の素子分離領域の所定の部分に不純
物拡散領域を形成する工程と、 前記基板の表面に第１絶縁層、第１導電層及び第２絶縁
層を順次形成する工程と、 前記第２絶縁層上に第２導電層、第３絶縁層及びエッチ
ングバリア層を順次形成する工程と、 前記第２導電層、第３絶縁層及びエッチングバリア層を
ゲート電極用マスクを用いてパターン化する工程と、 前記エッチングバリア層パターン及び前記第２絶縁層上
に第４絶縁層を形成し、前記エッチングバリア層パター
ンの表面が露出するよう前記第４絶縁層をエッチングす
る工程と、 前記エッチングバリア層パターン及び第３絶縁層の表面
にコンタクトマスク用感光膜パターンを形成する工程
と、 前記感光膜パターンの間に露出した第４絶縁層、第２絶
縁層及び第１導電層をエッチングして前記第１絶縁層の
表面から成る底面を有するコンタクトホールを形成する
工程と、 前記コンタクトホールの側壁にスペーサーを形成する工
程と、 前記第１絶縁層から成るコンタクトホールの底面を除去
して前記不純物拡散領域を露出させる工程と、 前記露出された不純物拡散領域及び前記エッチングバリ
ア層を含む前記基板上に第３導電層を形成し、前記第２
導電層をパターン化する工程とを具えることを特徴とす
る半導体装置のコンタクト形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021471A KR960002064B1 (ko) | 1992-11-16 | 1992-11-16 | 반도체 소자의 콘택 제조방법 |
| KR92-21471 | 1992-11-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06236876A true JPH06236876A (ja) | 1994-08-23 |
| JP2568036B2 JP2568036B2 (ja) | 1996-12-25 |
Family
ID=19343205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5286677A Expired - Fee Related JP2568036B2 (ja) | 1992-11-16 | 1993-11-16 | 半導体装置のコンタクト形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5413961A (ja) |
| JP (1) | JP2568036B2 (ja) |
| KR (1) | KR960002064B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970009617B1 (en) * | 1993-12-31 | 1997-06-14 | Hyundai Electronics Ind | Contact forming method of semiconductor device |
| US5466639A (en) | 1994-10-06 | 1995-11-14 | Micron Semiconductor, Inc. | Double mask process for forming trenches and contacts during the formation of a semiconductor memory device |
| KR0141165B1 (ko) * | 1995-03-08 | 1998-07-15 | 김광호 | 반도체장치의 트랜지스터 제조방법 |
| US5525552A (en) * | 1995-06-08 | 1996-06-11 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a MOSFET device with a buried contact |
| US6281562B1 (en) * | 1995-07-27 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device which reduces the minimum distance requirements between active areas |
| US5744866A (en) * | 1997-03-11 | 1998-04-28 | Nec Corporation | Low resistance ground wiring in a semiconductor device |
| US6096636A (en) * | 1996-02-06 | 2000-08-01 | Micron Technology, Inc. | Methods of forming conductive lines |
| TW320765B (en) * | 1997-02-22 | 1997-11-21 | United Microelectronics Corp | Manufacturing method of self-aligned contact of dynamic random access memory |
| KR100268431B1 (ko) * | 1998-08-06 | 2000-10-16 | 윤종용 | 자기 정렬 콘택 및 그의 제조 방법 |
| US6180494B1 (en) * | 1999-03-11 | 2001-01-30 | Micron Technology, Inc. | Integrated circuitry, methods of fabricating integrated circuitry, methods of forming local interconnects, and methods of forming conductive lines |
| US6787833B1 (en) * | 2000-08-31 | 2004-09-07 | Micron Technology, Inc. | Integrated circuit having a barrier structure |
| JP4454921B2 (ja) * | 2002-09-27 | 2010-04-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4683817B2 (ja) * | 2002-09-27 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US20080272410A1 (en) * | 2007-05-02 | 2008-11-06 | Chung-Te Lin | Self-Aligned Spacer Contact |
| US9324830B2 (en) | 2014-03-27 | 2016-04-26 | International Business Machines Corporation | Self-aligned contact process enabled by low temperature |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940001426B1 (ko) * | 1991-03-27 | 1994-02-23 | 삼성전자 주식회사 | 고집적 반도체 메모리장치 및 그 제조방법 |
-
1992
- 1992-11-16 KR KR1019920021471A patent/KR960002064B1/ko not_active Expired - Fee Related
-
1993
- 1993-11-16 US US08/152,707 patent/US5413961A/en not_active Expired - Lifetime
- 1993-11-16 JP JP5286677A patent/JP2568036B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5413961A (en) | 1995-05-09 |
| KR960002064B1 (ko) | 1996-02-10 |
| JP2568036B2 (ja) | 1996-12-25 |
| KR940012650A (ko) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2568036B2 (ja) | 半導体装置のコンタクト形成方法 | |
| US20040070033A1 (en) | Semiconductor device with resistor pattern and method of fabricating the same | |
| US7829414B2 (en) | Method for manufacturing non-volatile semiconductor memory device, and non-volatile semiconductor memory device | |
| US20010003665A1 (en) | Method for fabricating semiconductor device | |
| JP2558058B2 (ja) | 半導体装置のコンタクト及びその形成方法 | |
| US6383862B2 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
| JP2530097B2 (ja) | 半導体素子のコンタクト製造方法 | |
| JP2536413B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06104397A (ja) | ダイナミック・ランダム・アクセス・メモリーセル及びその製造方法 | |
| US6833293B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0669449A (ja) | ダイナミックｒａｍの配線構造およびその製造方法 | |
| JP3355511B2 (ja) | 半導体装置の製造方法 | |
| JP3686169B2 (ja) | 半導体装置の配線方法 | |
| JP3200974B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2000195950A (ja) | 半導体装置及びその製造方法 | |
| JP2509456B2 (ja) | 高集積半導体接続装置及びその製造方法 | |
| JP2000114481A (ja) | 半導体記憶装置の製造方法 | |
| JPH04348070A (ja) | 半導体装置及びその製造方法 | |
| JPH08236721A (ja) | 半導体装置及びその製造方法 | |
| JPH10209402A (ja) | 半導体素子及びその製造方法 | |
| JP4949547B2 (ja) | 半導体記憶装置の製造方法 | |
| US5491109A (en) | Method for the construction of highly integrated semiconductor connecting device | |
| JP3172229B2 (ja) | 半導体装置の製造方法 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| KR20040094069A (ko) | 배선 및 연결 콘택을 포함하는 반도체 소자를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |