JPH06236893A - Ｔｆｔ液晶表示装置の製造方法 - Google Patents
Ｔｆｔ液晶表示装置の製造方法Info
- Publication number
- JPH06236893A JPH06236893A JP33470292A JP33470292A JPH06236893A JP H06236893 A JPH06236893 A JP H06236893A JP 33470292 A JP33470292 A JP 33470292A JP 33470292 A JP33470292 A JP 33470292A JP H06236893 A JPH06236893 A JP H06236893A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- liquid crystal
- crystal display
- layer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴ液晶表示装置のソース・ドレイン電極
の主材料にＡ１を用いた時、Ａ１の上の最上層膜がポジ
型感光性樹脂の現像時のＩＴＯとの電食反応を抑制し、
エッチング形状が順テーパーのソース・ドレイン電極を
得る。 【構成】 ＴＦＴ液晶表示装置のソース・ドレイン電極
となる中間層膜８を、互いに同一種類の最上層膜９と最
下層膜７とともに三層積層膜として製膜し、この三層積
層膜上にポジ型の感光性樹脂１０を塗布して所定のパタ
ーンを形成し、最上層膜９のみを選択的にエッチング
し、続いて中間層膜８のみを選択的にエッチングし、ポ
ジ型の感光性樹脂１０を除去した後、最下層膜７をエッ
チングすることによりソース・ドレイン電極を形成す
る。
の主材料にＡ１を用いた時、Ａ１の上の最上層膜がポジ
型感光性樹脂の現像時のＩＴＯとの電食反応を抑制し、
エッチング形状が順テーパーのソース・ドレイン電極を
得る。 【構成】 ＴＦＴ液晶表示装置のソース・ドレイン電極
となる中間層膜８を、互いに同一種類の最上層膜９と最
下層膜７とともに三層積層膜として製膜し、この三層積
層膜上にポジ型の感光性樹脂１０を塗布して所定のパタ
ーンを形成し、最上層膜９のみを選択的にエッチング
し、続いて中間層膜８のみを選択的にエッチングし、ポ
ジ型の感光性樹脂１０を除去した後、最下層膜７をエッ
チングすることによりソース・ドレイン電極を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＴＦＴ液晶表示装置の
製造方法、特にソース・ドレイン電極の形成方法に関す
るものである。
製造方法、特にソース・ドレイン電極の形成方法に関す
るものである。
【０００２】
【従来の技術】近年、ＴＦＴ液晶表示装置に対して大型
化の要求が強くなっており、ソース・ドレイン電極の配
線抵抗の低抵抗化が求められている。従来のＴＦＴ液晶
表示装置のソース・ドレイン電極には、ＣｒやＴｉ等が
単層で用いられていたが、ＣｒやＴｉでは抵抗率が数１
０〜数１００μΩ・ｃｍと大きく、より低抵抗率の金属
を用いる必要がある。低抵抗率の金属としてはＡｕ、Ａ
ｇ、ＡｌやＣｕが挙げられるが、コスト・取り扱いの容
易さからＡｌが最適である。また、Ａｌの場合、下地の
ａ−Ｓｉ層およびゲート電極とのオーミックコンタクト
性が悪いため、通常バリアメタルとしてＣｒやＴｉを用
い、Ａｌ／ＣｒあるいはＡｌ／Ｔｉの積層膜で用いる必
要がある。
化の要求が強くなっており、ソース・ドレイン電極の配
線抵抗の低抵抗化が求められている。従来のＴＦＴ液晶
表示装置のソース・ドレイン電極には、ＣｒやＴｉ等が
単層で用いられていたが、ＣｒやＴｉでは抵抗率が数１
０〜数１００μΩ・ｃｍと大きく、より低抵抗率の金属
を用いる必要がある。低抵抗率の金属としてはＡｕ、Ａ
ｇ、ＡｌやＣｕが挙げられるが、コスト・取り扱いの容
易さからＡｌが最適である。また、Ａｌの場合、下地の
ａ−Ｓｉ層およびゲート電極とのオーミックコンタクト
性が悪いため、通常バリアメタルとしてＣｒやＴｉを用
い、Ａｌ／ＣｒあるいはＡｌ／Ｔｉの積層膜で用いる必
要がある。
【０００３】一方、ＴＦＴ液晶表示装置を作成する上に
おいて重要な技術であるフォトリソグラフにおいては、
パターン精度および作業安全の面からポジ型の感光性樹
脂が主に用いられている。
おいて重要な技術であるフォトリソグラフにおいては、
パターン精度および作業安全の面からポジ型の感光性樹
脂が主に用いられている。
【０００４】
【発明が解決しようとする課題】しかしながら、Ａｌの
パターン形成時にポジ型の感光性樹脂を用いると、現像
時に現像液にＡｌが溶解するため、画素電極材料である
ＩＴＯ（錫添加酸化インジウム）と電食反応を起こし、
ＩＴＯが溶解するという問題が発生する。ネガ型の感光
性樹脂を用いることによりこの問題は解決できるが、前
述したようにフォトリソグラフィではネガ型からポジ型
に移行しており、ネガ型の感光性樹脂を用いることは根
本的な解決策にはならない。
パターン形成時にポジ型の感光性樹脂を用いると、現像
時に現像液にＡｌが溶解するため、画素電極材料である
ＩＴＯ（錫添加酸化インジウム）と電食反応を起こし、
ＩＴＯが溶解するという問題が発生する。ネガ型の感光
性樹脂を用いることによりこの問題は解決できるが、前
述したようにフォトリソグラフィではネガ型からポジ型
に移行しており、ネガ型の感光性樹脂を用いることは根
本的な解決策にはならない。
【０００５】本発明は、このような従来の課題を解決す
るものであり、画素電極材料であるＩＴＯと電食反応を
起こすことなく、ポジ型の感光性樹脂を用いてソース・
ドレイン電極を形成することのできるＴＦＴ液晶表示装
置の製造方法を提供することを目的とするものである。
るものであり、画素電極材料であるＩＴＯと電食反応を
起こすことなく、ポジ型の感光性樹脂を用いてソース・
ドレイン電極を形成することのできるＴＦＴ液晶表示装
置の製造方法を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、中間層を有して最上層と最下層が同一材
料からなる導電性薄膜の三層積層膜を製膜し、この三層
積層膜上にポジ型の感光性樹脂を塗布して所定のパター
ンを形成し、最上層のみを選択的にエッチングし、続い
て中間層のみを選択的にエッチングし、ポジ型の感光性
樹脂を除去した後、中間層上の最上層と最下層とを同時
にエッチングすることにより、ソース・ドレイン電極を
形成するようにしたものである。
成するために、中間層を有して最上層と最下層が同一材
料からなる導電性薄膜の三層積層膜を製膜し、この三層
積層膜上にポジ型の感光性樹脂を塗布して所定のパター
ンを形成し、最上層のみを選択的にエッチングし、続い
て中間層のみを選択的にエッチングし、ポジ型の感光性
樹脂を除去した後、中間層上の最上層と最下層とを同時
にエッチングすることにより、ソース・ドレイン電極を
形成するようにしたものである。
【０００７】
【作用】本発明は、上記方法により、ＴＦＴ液晶表示装
置のソース・ドレイン電極の主材料にＡｌを用いた時、
Ａｌの上の最上層膜がポジ型感光性樹脂の現像時のＩＴ
Ｏとの電食反応を抑制し、さらに中間層であるＡｌのエ
ッチング後にポジ型感光性樹脂を除去し、最下層と中間
層の上に残った最上層とを同時にエッチングすることに
より、エッチング形状が順テーパーのソース・ドレイン
電極を得ることができる。
置のソース・ドレイン電極の主材料にＡｌを用いた時、
Ａｌの上の最上層膜がポジ型感光性樹脂の現像時のＩＴ
Ｏとの電食反応を抑制し、さらに中間層であるＡｌのエ
ッチング後にポジ型感光性樹脂を除去し、最下層と中間
層の上に残った最上層とを同時にエッチングすることに
より、エッチング形状が順テーパーのソース・ドレイン
電極を得ることができる。
【０００８】
【実施例】以下、本発明の一実施例について、図１およ
び図２を参照しながら説明する。図において、１は透光
性の絶縁性基板、２はゲート電極、３は層間絶縁膜、４
は半導体層、５はオーミックコンタクト層、６は画素電
極、７は最下層膜、８はソース・ドレイン電極となる中
間層膜、９は最上層膜、１０はポジ型の感光性樹脂、１
１はソース・ドレイン電極である。
び図２を参照しながら説明する。図において、１は透光
性の絶縁性基板、２はゲート電極、３は層間絶縁膜、４
は半導体層、５はオーミックコンタクト層、６は画素電
極、７は最下層膜、８はソース・ドレイン電極となる中
間層膜、９は最上層膜、１０はポジ型の感光性樹脂、１
１はソース・ドレイン電極である。
【０００９】次に、上記構成のＴＦＴ液晶表示装置の製
造方法について説明する。透光性の絶縁性基板１とし
て、コーニング社の７０５９ガラス基板を用いた。ガラ
ス基板上に、ＤＣスパッタリング法によりＡｌ薄膜を１
５０ｎｍの膜厚で製膜し、所定パターンをウェットエッ
チング法により形成してゲート電極２を得た。そして、
層間絶縁膜３として、プラズマＣＶＤ法により基板温度
３５０°Ｃで窒化シリコン膜を４００ｎｍ、半導体層４
としてａ−Ｓｉ膜を５０ｎｍ、オーミックコンタクト層
５としてｎ+ 型ａ−Ｓｉ膜を５０ｎｍの厚みで連続的に
製膜した。そして、ａ−Ｓｉ膜４とｎ+ 型ａ−Ｓｉ膜５
を島状にパターン形成した。その後、ＩＴＯ薄膜をＤＣ
スパッタリング法により１００ｎｍの膜厚で製膜し、所
定パターンをウェットエッチング法により形成して画素
電極６とした（図ａ）。
造方法について説明する。透光性の絶縁性基板１とし
て、コーニング社の７０５９ガラス基板を用いた。ガラ
ス基板上に、ＤＣスパッタリング法によりＡｌ薄膜を１
５０ｎｍの膜厚で製膜し、所定パターンをウェットエッ
チング法により形成してゲート電極２を得た。そして、
層間絶縁膜３として、プラズマＣＶＤ法により基板温度
３５０°Ｃで窒化シリコン膜を４００ｎｍ、半導体層４
としてａ−Ｓｉ膜を５０ｎｍ、オーミックコンタクト層
５としてｎ+ 型ａ−Ｓｉ膜を５０ｎｍの厚みで連続的に
製膜した。そして、ａ−Ｓｉ膜４とｎ+ 型ａ−Ｓｉ膜５
を島状にパターン形成した。その後、ＩＴＯ薄膜をＤＣ
スパッタリング法により１００ｎｍの膜厚で製膜し、所
定パターンをウェットエッチング法により形成して画素
電極６とした（図ａ）。
【００１０】引き続き、最下層膜７としてＴｉ薄膜を５
０ｎｍ、中間層膜８としてＡｌ薄膜を３００ｎｍ、そし
て最上層膜９としてＴｉ薄膜を５００ｎｍの膜厚でＤＣ
スパッタリング法により連続製膜した（図ｂ）。そし
て、ポジ型の感光性樹脂１０を塗布し、所定のパターン
を形成し（図ｃ）、最上層膜９のＴｉ薄膜をドライエッ
チング法によりエッチングガスにＣｌ2 、ＢＣｌ3 およ
びＳＦ6 の混合ガスで選択的にエッチングした（図
ｄ）。
０ｎｍ、中間層膜８としてＡｌ薄膜を３００ｎｍ、そし
て最上層膜９としてＴｉ薄膜を５００ｎｍの膜厚でＤＣ
スパッタリング法により連続製膜した（図ｂ）。そし
て、ポジ型の感光性樹脂１０を塗布し、所定のパターン
を形成し（図ｃ）、最上層膜９のＴｉ薄膜をドライエッ
チング法によりエッチングガスにＣｌ2 、ＢＣｌ3 およ
びＳＦ6 の混合ガスで選択的にエッチングした（図
ｄ）。
【００１１】続いて、中間層膜８のＡｌ薄膜をウェット
エッチング法によりエッチング液にリン酸と硝酸の混合
液で選択的にエッチングした（図ｅ）。その後、ポジ型
の感光性樹脂１０を除去し（図ｆ）、中間層膜８上の最
上層膜９と最下層膜７のＴｉ薄膜とをドライエッチング
法により、エッチングガスにＣｌ2 、ＢＣｌ3 およびＳ
Ｆ6 の混合ガスで選択的にエッチングし（図ｇ）、ソー
ス・ドレイン電極１１を形成した。
エッチング法によりエッチング液にリン酸と硝酸の混合
液で選択的にエッチングした（図ｅ）。その後、ポジ型
の感光性樹脂１０を除去し（図ｆ）、中間層膜８上の最
上層膜９と最下層膜７のＴｉ薄膜とをドライエッチング
法により、エッチングガスにＣｌ2 、ＢＣｌ3 およびＳ
Ｆ6 の混合ガスで選択的にエッチングし（図ｇ）、ソー
ス・ドレイン電極１１を形成した。
【００１２】以上のようにして、ソース・ドレイン電極
１１を形成したところ、ポジ型の感光性樹脂の現象時に
ＩＴＯとの電食反応を制御でき、しかも、エッチング後
の断面形状も順テーパーの望ましい形状を得ることがで
きた。
１１を形成したところ、ポジ型の感光性樹脂の現象時に
ＩＴＯとの電食反応を制御でき、しかも、エッチング後
の断面形状も順テーパーの望ましい形状を得ることがで
きた。
【００１３】なお、最上層膜９のエッチングはウェット
エッチングでもよいが、中間層膜８をエッチングしない
エッチング液（例えば、Ｔｉ薄膜の場合は、ＥＤＴＡ、
過酸化水素水およびアンモニアの混合液）を用いる必要
がある。
エッチングでもよいが、中間層膜８をエッチングしない
エッチング液（例えば、Ｔｉ薄膜の場合は、ＥＤＴＡ、
過酸化水素水およびアンモニアの混合液）を用いる必要
がある。
【００１４】
【発明の効果】本発明は、上記実施例から明らかなよう
に、ＴＦＴ液晶表皮装置のソース・ドレイン電極を、中
間層を有して最上層と最下層が同一材料からなる導電性
薄膜の三層積層膜を製膜し、この三層積層膜上にポジ型
の感光性樹脂を塗布して所定のパターンを形成し、最上
層のみを選択的にエッチングし、続いて中間層のみ選択
的にエッチングし、ポジ型の感光性樹脂を除去した後、
中間層上の最上層と最下層とを同時にエッチングしてソ
ース・ドレイン電極を形成するようにしたので、次の二
つの効果が得られる。
に、ＴＦＴ液晶表皮装置のソース・ドレイン電極を、中
間層を有して最上層と最下層が同一材料からなる導電性
薄膜の三層積層膜を製膜し、この三層積層膜上にポジ型
の感光性樹脂を塗布して所定のパターンを形成し、最上
層のみを選択的にエッチングし、続いて中間層のみ選択
的にエッチングし、ポジ型の感光性樹脂を除去した後、
中間層上の最上層と最下層とを同時にエッチングしてソ
ース・ドレイン電極を形成するようにしたので、次の二
つの効果が得られる。
【００１５】一つは、ソース・ドレイン電極にＡｌを使
用する場合、ポジ型の感光性樹脂を用いたパターンを形
成時に画素電極であるＩＴＯとの電食反応を制御でき
る。二つめは、最下層エッチング時に最上層も同時にエ
ッチングできるためエッチングの断面形状を順テーパー
にすることができる。
用する場合、ポジ型の感光性樹脂を用いたパターンを形
成時に画素電極であるＩＴＯとの電食反応を制御でき
る。二つめは、最下層エッチング時に最上層も同時にエ
ッチングできるためエッチングの断面形状を順テーパー
にすることができる。
【図１】（ａ）〜（ｄ）本発明の一実施例におけるＴＦ
Ｔ液晶表示装置の製造工程を示す断面構造図
Ｔ液晶表示装置の製造工程を示す断面構造図
【図２】（ｅ）〜（ｇ）本発明の一実施例におけるＴＦ
Ｔ液晶表示装置の製造工程の続きを示す断面構造図
Ｔ液晶表示装置の製造工程の続きを示す断面構造図
１ 透光性の絶縁性基板 ２ ゲート電極 ３ 層間絶縁膜 ４ 半導体層 ５ オーミックコンタクト層 ６ 画素電極 ７ 最下層膜 ８ 中間層膜 ９ 最上層膜 １０ ポジ型の感光性樹脂 １１ ソース・ドレイン電極
Claims (3)
- 【請求項１】 ゲート電極、層間絶縁膜、半導体層、オ
ーミックコンタクト層および画素電極が形成された透光
性の絶縁性基板上に、中間層を有して最上層と最下層が
同一材料からなる導電性薄膜の三層積層膜を製膜し、前
記三層積層膜上にポジ型の感光性樹脂を塗布して所定の
パターンを形成し、前記最上層のみを選択的にエッチン
グし、続いて中間層のみを選択的にエッチングし、前記
ポジ型の感光性樹脂を除去した後、中間層上の最上層と
露出された最下層とを同時にエッチングすることによ
り、ソース・ドレイン電極を形成することを特徴とする
ＴＦＴ液晶表示装置の製造方法。 - 【請求項２】 三層積層膜の中間層がＡｌを主成分とす
る薄膜からなることを特徴とする請求項１記載のＴＦＴ
液晶表示装置の製造方法。 - 【請求項３】 三層積層膜の最上層と最下層がＴｉまた
はＭｏを主成分とする薄膜からなることを特徴とする請
求項１または２記載のＴＦＴ液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33470292A JPH06236893A (ja) | 1992-12-15 | 1992-12-15 | Ｔｆｔ液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33470292A JPH06236893A (ja) | 1992-12-15 | 1992-12-15 | Ｔｆｔ液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236893A true JPH06236893A (ja) | 1994-08-23 |
Family
ID=18280263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33470292A Pending JPH06236893A (ja) | 1992-12-15 | 1992-12-15 | Ｔｆｔ液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236893A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6387600B1 (en) | 1999-08-25 | 2002-05-14 | Micron Technology, Inc. | Protective layer during lithography and etch |
| WO2003087921A3 (en) * | 2002-04-08 | 2004-01-22 | Samsung Electronics Co Ltd | Liquid crystal display device |
| KR100590925B1 (ko) * | 1999-07-30 | 2006-06-19 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터-액정표시장치의 제조방법 |
| US7825515B2 (en) | 2007-09-12 | 2010-11-02 | Mitsubishi Electric Corporation | Semiconductor device, display device, and method of manufacturing semiconductor device |
| USRE41927E1 (en) * | 2001-02-12 | 2010-11-16 | Samsung Electronics Co., Ltd. | TFT LCD device having multi-layered pixel electrodes |
| US8546804B2 (en) | 2010-11-05 | 2013-10-01 | Mitsubishi Electric Corporation | Semiconductor device including a region containing nitrogen at an interface and display device |
-
1992
- 1992-12-15 JP JP33470292A patent/JPH06236893A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100590925B1 (ko) * | 1999-07-30 | 2006-06-19 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터-액정표시장치의 제조방법 |
| US6387600B1 (en) | 1999-08-25 | 2002-05-14 | Micron Technology, Inc. | Protective layer during lithography and etch |
| US6548227B2 (en) | 1999-08-25 | 2003-04-15 | Micron Technology, Inc. | Protective layer for corrosion prevention during lithography and etch |
| US6759181B2 (en) | 1999-08-25 | 2004-07-06 | Micron Technology, Inc. | Protective layer for corrosion prevention during lithography and etch |
| US7528536B2 (en) | 1999-08-25 | 2009-05-05 | Micron Technology, Inc. | Protective layer for corrosion prevention during lithography and etch |
| USRE41927E1 (en) * | 2001-02-12 | 2010-11-16 | Samsung Electronics Co., Ltd. | TFT LCD device having multi-layered pixel electrodes |
| WO2003087921A3 (en) * | 2002-04-08 | 2004-01-22 | Samsung Electronics Co Ltd | Liquid crystal display device |
| US7023410B2 (en) | 2002-04-08 | 2006-04-04 | Samsung Electronics Co., Ltd. | Liquid crystal display device |
| US7825515B2 (en) | 2007-09-12 | 2010-11-02 | Mitsubishi Electric Corporation | Semiconductor device, display device, and method of manufacturing semiconductor device |
| US8546804B2 (en) | 2010-11-05 | 2013-10-01 | Mitsubishi Electric Corporation | Semiconductor device including a region containing nitrogen at an interface and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974305B2 (ja) | エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器 | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| EP1916702A2 (en) | Method of manufacturing a thin-film transistor substrate | |
| JPH055898A (ja) | 薄膜素子形成パネル | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JP2000022162A (ja) | 液晶表示装置の製法 | |
| JP2000307118A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| JPH06188265A (ja) | 半導体装置およびその製造方法 | |
| JPH0766417A (ja) | 半導体装置およびその製造方法および加工方法 | |
| JPH0580650B2 (ja) | ||
| JPH06236893A (ja) | Ｔｆｔ液晶表示装置の製造方法 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
| JPH05175500A (ja) | アクティブマトリックス基板の製造方法 | |
| TW418432B (en) | Manufacturing method of thin film transistor array | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2007189120A (ja) | Ｔｆｔ基板及びその製造方法 | |
| JP4219717B2 (ja) | 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。 | |
| JPH06104241A (ja) | アルミニウム電極のパターニング方法 | |
| JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3197942B2 (ja) | 透明導電膜を有する電子装置の製造方法 |