JPH06236937A - マイクロ波半導体装置用パッケージ - Google Patents
マイクロ波半導体装置用パッケージInfo
- Publication number
- JPH06236937A JPH06236937A JP5022823A JP2282393A JPH06236937A JP H06236937 A JPH06236937 A JP H06236937A JP 5022823 A JP5022823 A JP 5022823A JP 2282393 A JP2282393 A JP 2282393A JP H06236937 A JPH06236937 A JP H06236937A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- microwave
- chip
- short stub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【目的】 内部に実装されるチップを静電破壊から保護
する構造のマイクロ波半導体装置用パッケージを提供す
る。 【構成】 セラミック基板２の略中央部にチップ４をマ
ウントするダイエリア７を形成し、その裏面部にはダイ
エリア７と導通する接地板８を設ける。そして、この接
地板８に、使用するマイクロ波信号の１／４波長の長さ
のショートスタブ１を介してリードフレーム９を電気的
に接続し、外部リード線１０から入力する静電気等をこ
のショートスタブ１を介して接地板８で放電させる構造
とした。
する構造のマイクロ波半導体装置用パッケージを提供す
る。 【構成】 セラミック基板２の略中央部にチップ４をマ
ウントするダイエリア７を形成し、その裏面部にはダイ
エリア７と導通する接地板８を設ける。そして、この接
地板８に、使用するマイクロ波信号の１／４波長の長さ
のショートスタブ１を介してリードフレーム９を電気的
に接続し、外部リード線１０から入力する静電気等をこ
のショートスタブ１を介して接地板８で放電させる構造
とした。
Description
【０００１】
【産業上の利用分野】本発明は、モノリシックマイクロ
波集積回路（monolitic microwave intergrated circui
t 、以下、ＭＭＩＣと略称する）等、マイクロ波半導体
装置を実装するためのパッケージの構造に関する。
波集積回路（monolitic microwave intergrated circui
t 、以下、ＭＭＩＣと略称する）等、マイクロ波半導体
装置を実装するためのパッケージの構造に関する。
【０００２】
【従来の技術】近年、マイクロ波帯の半導体装置チップ
（以下、単にチップと称する）の実装を目的としたパッ
ケージは、チップの高集積・多機能・高速化に対応し
て、材料・構造面で大きく変革している。
（以下、単にチップと称する）の実装を目的としたパッ
ケージは、チップの高集積・多機能・高速化に対応し
て、材料・構造面で大きく変革している。
【０００３】例えば、材料面では、チップの発熱を考慮
して、熱放散性、熱伝導度に優れ、且つチップ材料とほ
ぼ同一の熱膨張率を有するＳｉＣ、ＡｌＮ等のセラミッ
ク材料が用いられ、その構造も、例えばフラットパッケ
ージ（flat package）のように、略正方形状の小形薄板
の周辺にろう付けされた高電導薄膜から成る複数のリー
ド線が、中央部のチップに対してほぼ均等の長さで夫々
配され、インピーダンス整合の容易化と伝送損失の低減
化が図られているものもある。
して、熱放散性、熱伝導度に優れ、且つチップ材料とほ
ぼ同一の熱膨張率を有するＳｉＣ、ＡｌＮ等のセラミッ
ク材料が用いられ、その構造も、例えばフラットパッケ
ージ（flat package）のように、略正方形状の小形薄板
の周辺にろう付けされた高電導薄膜から成る複数のリー
ド線が、中央部のチップに対してほぼ均等の長さで夫々
配され、インピーダンス整合の容易化と伝送損失の低減
化が図られているものもある。
【０００４】より一般的な構造としては、直流から高周
波まで広帯域でインピーダンス整合がとれ、且つ、伝送
損失が小さくなるように設計された入出力端子がセラミ
ック面上に形成されている。そして、これら入出力端子
とチップ各部、あるいは外部端子との間を配線すること
でマイクロ波信号がチップを含んで構成される電子回路
内を伝播するようになっている。
波まで広帯域でインピーダンス整合がとれ、且つ、伝送
損失が小さくなるように設計された入出力端子がセラミ
ック面上に形成されている。そして、これら入出力端子
とチップ各部、あるいは外部端子との間を配線すること
でマイクロ波信号がチップを含んで構成される電子回路
内を伝播するようになっている。
【０００５】
【発明が解決しようとする課題】このように、従来のパ
ッケージは、広帯域で使用可能な構造に設計されてお
り、そのため、チップが実装されたマイクロ波半導体装
置を他のマザーボード等にマウントしたり、他の電子部
品と接続する際に、マザーボードの配線部材あるいは電
気的接続を行う他の電子部品に静電気が蓄積されている
と、その静電気がリード線を介してパッケージ内に導か
れ、当該パッケージ内のチップが静電破壊されるという
問題があった。
ッケージは、広帯域で使用可能な構造に設計されてお
り、そのため、チップが実装されたマイクロ波半導体装
置を他のマザーボード等にマウントしたり、他の電子部
品と接続する際に、マザーボードの配線部材あるいは電
気的接続を行う他の電子部品に静電気が蓄積されている
と、その静電気がリード線を介してパッケージ内に導か
れ、当該パッケージ内のチップが静電破壊されるという
問題があった。
【０００６】本発明は、かかる問題点に鑑みてなされた
もので、その目的とするところは、内部チップを静電破
壊から保護する構造のマイクロ波半導体装置用パッケー
ジを提供することにある。
もので、その目的とするところは、内部チップを静電破
壊から保護する構造のマイクロ波半導体装置用パッケー
ジを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成する本発
明の構成は、マイクロ波信号が伝播する入出力端子を有
するマイクロ波半導体装置用パッケージにおいて、前記
入出力端子の各端部に、夫々前記マイクロ波信号波長の
略（２ｎ＋１）／４倍（ｎは整数）の長さのショートス
タブを設けたことを特徴としている。
明の構成は、マイクロ波信号が伝播する入出力端子を有
するマイクロ波半導体装置用パッケージにおいて、前記
入出力端子の各端部に、夫々前記マイクロ波信号波長の
略（２ｎ＋１）／４倍（ｎは整数）の長さのショートス
タブを設けたことを特徴としている。
【０００８】本発明の他の構成は、その略中央部にマイ
クロ波半導体装置チップが実装される平板状をなし、裏
面部には前記チップと外部リード線との導通をとるリー
ドフレームが形成されたマイクロ波半導体装置用パッケ
ージにおいて、前記リードフレームの先端に、使用する
マイクロ波信号波長の略（２ｎ＋１）／４倍（ｎは整
数）の長さのショートスタブを設けたことを特徴として
いる。
クロ波半導体装置チップが実装される平板状をなし、裏
面部には前記チップと外部リード線との導通をとるリー
ドフレームが形成されたマイクロ波半導体装置用パッケ
ージにおいて、前記リードフレームの先端に、使用する
マイクロ波信号波長の略（２ｎ＋１）／４倍（ｎは整
数）の長さのショートスタブを設けたことを特徴として
いる。
【０００９】上記各構成において、ショートスタブの接
地先は、接地電位であり、且つ、前記チップをマウント
するダイエリア又はこのダイエリアと電気的に接続され
た所定の金属パターンとする。
地先は、接地電位であり、且つ、前記チップをマウント
するダイエリア又はこのダイエリアと電気的に接続され
た所定の金属パターンとする。
【００１０】
【作用】ショートスタブは、一の伝送線路の途中に接続
された他の伝送線路のうち、その負荷端が短絡されたも
のをいい、負荷端までの長さが使用マイクロ波信号の波
長の（２ｎ＋１）／４倍（ｎは整数）のときは、接続点
からみたインピーダンスが無限大、即ち、開放された状
態となる（日本包装出版協会、「高周波回路の設計と実
装」、ｐ４３〜ｐ４７参照）。従って、ほぼこのような
長さのショートスタブを入出力端子に設けると、当該周
波数のマイクロ波信号はショートスタブの方に伝送しに
くくなるので、伝送損失が殆ど無く、且つ、インピーダ
ンス整合も容易となる。他方、当該周波数以外の成分の
信号に対しては、接続点からみたインピーダンスが所定
値となる。従って、不要周波数の信号はこのショートス
タブにより減衰され、伝送信号のフィルタがかかる。
された他の伝送線路のうち、その負荷端が短絡されたも
のをいい、負荷端までの長さが使用マイクロ波信号の波
長の（２ｎ＋１）／４倍（ｎは整数）のときは、接続点
からみたインピーダンスが無限大、即ち、開放された状
態となる（日本包装出版協会、「高周波回路の設計と実
装」、ｐ４３〜ｐ４７参照）。従って、ほぼこのような
長さのショートスタブを入出力端子に設けると、当該周
波数のマイクロ波信号はショートスタブの方に伝送しに
くくなるので、伝送損失が殆ど無く、且つ、インピーダ
ンス整合も容易となる。他方、当該周波数以外の成分の
信号に対しては、接続点からみたインピーダンスが所定
値となる。従って、不要周波数の信号はこのショートス
タブにより減衰され、伝送信号のフィルタがかかる。
【００１１】また、パッケージが平板状のものでは、使
用周波数にも依存するが、上記ショートスタブのための
特別なスペースを用意する必要がなく、また、性能的に
も、ダイエリアの接地電位が極めて安定なものに設計さ
れるため、フィルタとしての性能も安定したものが得ら
れる。
用周波数にも依存するが、上記ショートスタブのための
特別なスペースを用意する必要がなく、また、性能的に
も、ダイエリアの接地電位が極めて安定なものに設計さ
れるため、フィルタとしての性能も安定したものが得ら
れる。
【００１２】なお、ショートスタブの接地先が、接地電
位のダイエリア又は所定の金属パターンであるときは、
静電気の蓄積が無く、パッケージ内部のチップに影響を
及ぼさない。
位のダイエリア又は所定の金属パターンであるときは、
静電気の蓄積が無く、パッケージ内部のチップに影響を
及ぼさない。
【００１３】
【実施例】次に、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１４】図１（ａ）は本発明の一実施例に係るフラ
ットパッケージの側断面図、（ｂ）は裏面図である。図
中、１はショートスタブ、２はセラミック基板、３はキ
ャップ、４はチップ、５は内部リード線、６はリード端
子、７はダイエリア、８は接地板、９はリードフレー
ム、１０は外部リード線を表す。
ットパッケージの側断面図、（ｂ）は裏面図である。図
中、１はショートスタブ、２はセラミック基板、３はキ
ャップ、４はチップ、５は内部リード線、６はリード端
子、７はダイエリア、８は接地板、９はリードフレー
ム、１０は外部リード線を表す。
【００１５】ショートスタブ１は使用するマイクロ波信
号の１／４倍の波長の長さを有しており、夫々その一端
が接地板８、他端がリードフレーム９と電気的に接続さ
れている。また、リードフレーム９には、外部リード線
１０と、リード端子６及び導電部材を経由した内部リー
ド線５とが夫々導通している。
号の１／４倍の波長の長さを有しており、夫々その一端
が接地板８、他端がリードフレーム９と電気的に接続さ
れている。また、リードフレーム９には、外部リード線
１０と、リード端子６及び導電部材を経由した内部リー
ド線５とが夫々導通している。
【００１６】セラミック基板２は、４００［μｍ］の厚
みを有するアルミナ平板を用い、ダイエリア７及びリー
ド端子６の形成箇所に導電部材を貫通させるための孔部
（バイアホール）が形成されている。
みを有するアルミナ平板を用い、ダイエリア７及びリー
ド端子６の形成箇所に導電部材を貫通させるための孔部
（バイアホール）が形成されている。
【００１７】ダイエリア７は実装時にチップ４をマウン
トするもので、導電部材を介して接地板８と電気的に接
続されている。接地板８は図示のような矩形状の外、ダ
イエリア７をシールドする格子状あるいは他の金属パタ
ーンであっても良い。
トするもので、導電部材を介して接地板８と電気的に接
続されている。接地板８は図示のような矩形状の外、ダ
イエリア７をシールドする格子状あるいは他の金属パタ
ーンであっても良い。
【００１８】この構成のフラットパッケージにおいて、
図１（ａ）のＡ点から接地板８をみたインピーダンス
は、使用周波数成分については無限大、その他の信号成
分については、当該信号の周波数で定まる所定値を呈す
る。即ち外部リード線１０から導かれたマイクロ波信号
のうち、使用周波数成分については、ショートスタブ１
の方に伝播しないので、伝送損失が殆ど無く、且つ、イ
ンピーダンス整合も確実にとられる。他方、当該周波数
以外の成分の信号、例えば、雑音成分や静電気は、ショ
ートスタブ１により減衰されるので、伝送信号のフィル
タがかかる。同時にこの信号は接地板８にて放電され
る。従って、静電気や雑音等の成分が内部リード線５の
方に伝播しないので、チップ４に影響を及ぼさず、静電
破壊が防止される。
図１（ａ）のＡ点から接地板８をみたインピーダンス
は、使用周波数成分については無限大、その他の信号成
分については、当該信号の周波数で定まる所定値を呈す
る。即ち外部リード線１０から導かれたマイクロ波信号
のうち、使用周波数成分については、ショートスタブ１
の方に伝播しないので、伝送損失が殆ど無く、且つ、イ
ンピーダンス整合も確実にとられる。他方、当該周波数
以外の成分の信号、例えば、雑音成分や静電気は、ショ
ートスタブ１により減衰されるので、伝送信号のフィル
タがかかる。同時にこの信号は接地板８にて放電され
る。従って、静電気や雑音等の成分が内部リード線５の
方に伝播しないので、チップ４に影響を及ぼさず、静電
破壊が防止される。
【００１９】図２は本実施例によるマイクロ波半導体装
置用パッケージの特性試験等価回路図であり、５０Ωの
純抵抗信号源２０の負端子を接地ラインAGROUND に接続
すると共に、その正端子から１２［ＧＨZ ］のマイクロ
波信号をマイクロストリップ線路２１の入力端子に導い
ている。マイクロストリップ線路２１の出力はＡ点を介
して二分岐され、一方は測定器２２の正端子、他方はシ
ョートスタブ２３の入力端子に夫々導かれる。測定器２
２は５０Ω系の純抵抗測定器であり、その負端子及びシ
ョートスタブ２３の出力端子は夫々接地ラインAGROUND
に接続されている。
置用パッケージの特性試験等価回路図であり、５０Ωの
純抵抗信号源２０の負端子を接地ラインAGROUND に接続
すると共に、その正端子から１２［ＧＨZ ］のマイクロ
波信号をマイクロストリップ線路２１の入力端子に導い
ている。マイクロストリップ線路２１の出力はＡ点を介
して二分岐され、一方は測定器２２の正端子、他方はシ
ョートスタブ２３の入力端子に夫々導かれる。測定器２
２は５０Ω系の純抵抗測定器であり、その負端子及びシ
ョートスタブ２３の出力端子は夫々接地ラインAGROUND
に接続されている。
【００２０】マイクロストリップ線路２１及びショート
スタブ２３は、厚さ４０［μｍ］のアルミナ基板上に形
成された比誘電率εr ９．６、コンダクタンス４．１Ｅ
７の誘電体薄膜から成り、前者は長さ１０００［μｍ］
で幅が４００［μｍ］、後者は長さが２５００［μｍ］
で幅が４００［μｍ］のものとする。また、各誘電体膜
の厚みは８［μｍ］とする。
スタブ２３は、厚さ４０［μｍ］のアルミナ基板上に形
成された比誘電率εr ９．６、コンダクタンス４．１Ｅ
７の誘電体薄膜から成り、前者は長さ１０００［μｍ］
で幅が４００［μｍ］、後者は長さが２５００［μｍ］
で幅が４００［μｍ］のものとする。また、各誘電体膜
の厚みは８［μｍ］とする。
【００２１】この構成にてＳパラメータ特性とＶＳＷＲ
（定在波比）遷移を測定したところ、図３（ａ）（ｂ）
のようなフィルタ特性図が得られた。図３（ａ）の縦軸
はＳ21（出力側インピーダンス）であり、最大値を０と
したときのｄＢ値で示してある。また、図３（ｂ）の縦
軸は図２の信号源２１側における電圧定在波比ＶＳＷＲ
１である。
（定在波比）遷移を測定したところ、図３（ａ）（ｂ）
のようなフィルタ特性図が得られた。図３（ａ）の縦軸
はＳ21（出力側インピーダンス）であり、最大値を０と
したときのｄＢ値で示してある。また、図３（ｂ）の縦
軸は図２の信号源２１側における電圧定在波比ＶＳＷＲ
１である。
【００２２】これらの図を参照すると、Ｓ21は、使用周
波数１２［ＧＨZ ］のときに最大であり、その値は−
０．０１８ｄＢであった。また、このときのＶＳＷＲ１
は最小であり、その値は１．０３３であった。なお、Ｖ
ＳＷＲ１の値は入力側インピーダンスをＳ11とすると次
式により求めることができる。
波数１２［ＧＨZ ］のときに最大であり、その値は−
０．０１８ｄＢであった。また、このときのＶＳＷＲ１
は最小であり、その値は１．０３３であった。なお、Ｖ
ＳＷＲ１の値は入力側インピーダンスをＳ11とすると次
式により求めることができる。
【００２３】
【数１】
【００２４】このように、使用周波数（１２［ＧＨZ
］）については、ショートスタブ２３の存在を無視す
ることができるので、使用周波数については殆ど損失な
くマイクロ波信号を伝送でき、しかも、インピーダンス
整合も実現することができる。他方、それ以外の周波数
の信号についてはフィルタがかかるので、チップ実装後
のマイクロ波半導体装置の低雑音化が図れる。
］）については、ショートスタブ２３の存在を無視す
ることができるので、使用周波数については殆ど損失な
くマイクロ波信号を伝送でき、しかも、インピーダンス
整合も実現することができる。他方、それ以外の周波数
の信号についてはフィルタがかかるので、チップ実装後
のマイクロ波半導体装置の低雑音化が図れる。
【００２５】また、図１のような構成のパッケージで
は、ショートスタブ１のための特別なスペースを用意す
る必要がないので、既存のパッケージの僅かな設計変更
により本発明を実施することができる。しかも、この種
のパッケージでは、通常、ダイエリア７の接地電位は極
めて安定なものに設計されるので、フィルタとしての性
能も安定したものが得られる。
は、ショートスタブ１のための特別なスペースを用意す
る必要がないので、既存のパッケージの僅かな設計変更
により本発明を実施することができる。しかも、この種
のパッケージでは、通常、ダイエリア７の接地電位は極
めて安定なものに設計されるので、フィルタとしての性
能も安定したものが得られる。
【００２６】なお、本実施例では、フラットパッケージ
の例について説明したが、ピングリッドアレーパッケー
ジやチップキャリアのような、他の平板状パッケージに
ついても同様に適用することができ、上記効果が得られ
る。また、ショートスタブ１（２３）の長さは、図２の
Ａ点からみたインピーダンスが極めて大きくなれば良い
ので、使用するマイクロ波信号の波長の略（２ｎ＋１）
／４倍（ｎは整数）であっても良い。
の例について説明したが、ピングリッドアレーパッケー
ジやチップキャリアのような、他の平板状パッケージに
ついても同様に適用することができ、上記効果が得られ
る。また、ショートスタブ１（２３）の長さは、図２の
Ａ点からみたインピーダンスが極めて大きくなれば良い
ので、使用するマイクロ波信号の波長の略（２ｎ＋１）
／４倍（ｎは整数）であっても良い。
【００２７】更に、この発明は、広帯域での使用を前提
とした入出力端子を有するパッケージについても適用す
ることができる。この場合は、各端部に上記ショートス
タブ１（２３）を設けることで、上記フィルタ効果が得
られ、インピーダンス整合も容易となる。
とした入出力端子を有するパッケージについても適用す
ることができる。この場合は、各端部に上記ショートス
タブ１（２３）を設けることで、上記フィルタ効果が得
られ、インピーダンス整合も容易となる。
【００２８】
【発明の効果】以上詳細に説明したように、本発明で
は、マイクロ波信号が伝播する入出力端子の各端部に、
夫々マイクロ波信号波長の略（２ｎ＋１）／４倍（ｎは
整数）の長さのショートスタブを設けたので、使用する
マイクロ波信号の周波数については殆ど損失なく伝送し
得る一方、静電気等の不要信号についてはショートスタ
ブにより減衰ないし放電され、パッケージ内部に伝送さ
れにくくなる効果がある。これにより、内部半導体チッ
プの破壊が防止され、従来の問題点が解消される。
は、マイクロ波信号が伝播する入出力端子の各端部に、
夫々マイクロ波信号波長の略（２ｎ＋１）／４倍（ｎは
整数）の長さのショートスタブを設けたので、使用する
マイクロ波信号の周波数については殆ど損失なく伝送し
得る一方、静電気等の不要信号についてはショートスタ
ブにより減衰ないし放電され、パッケージ内部に伝送さ
れにくくなる効果がある。これにより、内部半導体チッ
プの破壊が防止され、従来の問題点が解消される。
【００２９】本発明では、また、その略中央部にマイク
ロ波半導体装置チップが実装される平板状をなし、裏面
部にはこのチップと外部リード線との導通をとるリード
フレームが形成されたマイクロ波半導体装置用パッケー
ジにおいて、リードフレームの先端に前述のショートス
タブを設けるようにしたので、上記効果がより顕著にな
ると共に、従来構造の設計変更量が上記構成の場合より
も少なくなる。
ロ波半導体装置チップが実装される平板状をなし、裏面
部にはこのチップと外部リード線との導通をとるリード
フレームが形成されたマイクロ波半導体装置用パッケー
ジにおいて、リードフレームの先端に前述のショートス
タブを設けるようにしたので、上記効果がより顕著にな
ると共に、従来構造の設計変更量が上記構成の場合より
も少なくなる。
【００３０】なお、上記ショートスタブの接地先を接地
電位のダイエリア又はこのダイエリアと電気的に接続さ
れた所定の金属パターンとすることで、不要信号が直ち
に放電され、フィルタしての特性が安定すると共に、チ
ップ実装後のマイクロ波半導体装置の雑音が低減する効
果がある。
電位のダイエリア又はこのダイエリアと電気的に接続さ
れた所定の金属パターンとすることで、不要信号が直ち
に放電され、フィルタしての特性が安定すると共に、チ
ップ実装後のマイクロ波半導体装置の雑音が低減する効
果がある。
【図１】（ａ）は本発明の一実施例に係るフラットパッ
ケージの側断面図、（ｂ）はその裏面図。
ケージの側断面図、（ｂ）はその裏面図。
【図２】本実施例のフラットパッケージの特性試験の等
価回路を示す図。
価回路を示す図。
【図３】（ａ）は上記試験により得られたＳパラメータ
特性、（ｂ）はＶＳＷＲ遷移を示す図。
特性、（ｂ）はＶＳＷＲ遷移を示す図。
１…ショートスタブ、２…セラミック基板、３…キャッ
プ、４…チップ（マイクロ波半導体装置チップ）、５…
内部リード線、６…リード端子、７…ダイエリア、８…
接地板（所定の金属パターン）、９…リードフレーム、
１０…外部リード線。
プ、４…チップ（マイクロ波半導体装置チップ）、５…
内部リード線、６…リード端子、７…ダイエリア、８…
接地板（所定の金属パターン）、９…リードフレーム、
１０…外部リード線。
Claims (3)
- 【請求項１】 マイクロ波信号が伝播する入出力端子を
有するマイクロ波半導体装置用パッケージにおいて、前
記入出力端子の各端部に、夫々前記マイクロ波信号波長
の略（２ｎ＋１）／４倍（ｎは整数）の長さのショート
スタブを設けたことを特徴とするマイクロ波半導体装置
用パッケージ。 - 【請求項２】 その略中央部にマイクロ波半導体装置チ
ップが実装される平板状をなし、裏面部には前記チップ
と外部リード線との導通をとるリードフレームが形成さ
れたマイクロ波半導体装置用パッケージにおいて、前記
リードフレームの先端に、使用するマイクロ波信号波長
の略（２ｎ＋１）／４倍（ｎは整数）の長さのショート
スタブを設けたことを特徴とするマイクロ波半導体装置
用パッケージ。 - 【請求項３】 前記ショートスタブの接地先が、接地電
位であり、且つ、前記チップをマウントするダイエリア
又はこのダイエリアと電気的に接続された所定の金属パ
ターンであることを特徴とする請求項１又は２記載のマ
イクロ波半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5022823A JPH06236937A (ja) | 1993-02-10 | 1993-02-10 | マイクロ波半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5022823A JPH06236937A (ja) | 1993-02-10 | 1993-02-10 | マイクロ波半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236937A true JPH06236937A (ja) | 1994-08-23 |
Family
ID=12093417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5022823A Pending JPH06236937A (ja) | 1993-02-10 | 1993-02-10 | マイクロ波半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236937A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847275B2 (en) | 2000-10-24 | 2005-01-25 | Murata Manufacturing Co., Ltd. | High-frequency circuit board unit, high frequency module using the same unit, electronic apparatus using the same module, and manufacturing method for the high-frequency circuit board unit |
-
1993
- 1993-02-10 JP JP5022823A patent/JPH06236937A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847275B2 (en) | 2000-10-24 | 2005-01-25 | Murata Manufacturing Co., Ltd. | High-frequency circuit board unit, high frequency module using the same unit, electronic apparatus using the same module, and manufacturing method for the high-frequency circuit board unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424693A (en) | Surface mountable microwave IC package | |
| US3577181A (en) | Transistor package for microwave stripline circuits | |
| JPH0514069A (ja) | 高出力電界効果トランジスタ増幅器 | |
| US4996588A (en) | Device for interconnection and protection of a bare microwave component chip | |
| JPH06236937A (ja) | マイクロ波半導体装置用パッケージ | |
| JPH04125903A (ja) | 高周波用終端抵抗器 | |
| JPS5930323B2 (ja) | ストリツプ線路用無反射終端 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JP3015348B1 (ja) | 大電力分配・合成器 | |
| JP3457599B2 (ja) | 半導体装置 | |
| JP3430060B2 (ja) | 高周波用半導体装置 | |
| CN116169135A (zh) | 具有奇模振荡稳定电路的晶体管 | |
| JPH0615310U (ja) | 高周波回路基板 | |
| JPH06244602A (ja) | マイクロ波集積回路およびそのパッケージ | |
| EP3912175A1 (en) | High frequency spiral termination | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JP3051430B2 (ja) | マイクロ波集積回路 | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| JP2636550B2 (ja) | 信号回路 | |
| JPH02234501A (ja) | ストリップ線路と同軸コネクタの接続構造 | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JPS5811746B2 (ja) | 超高周波トランジスタ増幅器 | |
| JP3046287B1 (ja) | 接続端子構造 | |
| US20050082652A1 (en) | Integrated circuit housing | |
| JP3619397B2 (ja) | 高周波用配線基板および接続構造 |