JPH06237339A

JPH06237339A - 画像読取装置

Info

Publication number: JPH06237339A
Application number: JP5044613A
Authority: JP
Inventors: Kiichi Yamada; 紀一山田
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1993-02-09
Filing date: 1993-02-09
Publication date: 1994-08-23

Abstract

(57)【要約】【目的】画像歪みのない高画質な画像読み取り装置を
提供する。【構成】原稿からの光は、フォトダイオードＰ11乃至
5nで受光される。複数の駆動ＩＣ２は、並列的に動作
し、各駆動ＩＣ２が受け持つフォトダイオードの受光信
号を時系列的に順次読み出す。駆動ＩＣ２により読み出
された信号は、Ａ／Ｄコンバータ３によりデジタル変換
され、演算回路４に入力される。演算回路４では、隣接
する走査ライン間のデータに基づき各画素ごとに読取位
置のズレを補正する。演算回路４により読取位置が補正
されたデジタル画像信号は、出力データとして出力され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリや、ＯＣ
Ｒ、イメージスキャナ等の原稿の読み取りに使用される
画像読取装置に関するものである。

【０００２】

【従来の技術】ファクシミリや、ＯＣＲ、イメージスキ
ャナ等の画像読取装置においては、装置の小型化のた
め、等倍で原稿を読み取る密着型イメージセンサが用い
られている。その構成としては、例えば、特開平４−１
５８６７０号公報に記載されているように、複数の密着
型ラインイメージセンサを用い、１ラインの読み取りを
行なうものや、薄膜、厚膜技術により、原稿よりも長い
ラインセンサを作成して、１ラインの読み取りを行なう
ものなどが知られている。

【０００３】図２は、密着型イメージセンサを用いた従
来の画像読取装置のブロック図である。図中、１はガラ
ス基板、２は駆動ＩＣ、３はＡ／Ｄコンバータ、Ｐ11乃
至Ｐ5nはフォトダイオード、ＣＯＭ１乃至ＣＯＭ５は出
力データである。密着型イメージセンサは、例えば、図
示するように、アモルファスシリコン等の光変換膜を用
いたフォトダイオードＰ11乃至Ｐ5nをガラス基板１等に
一列に配置し、原稿からの光を受光して、生じた光電荷
を配線容量等に蓄積し、駆動ＩＣ２により時系列的に読
み出す構成となっている。各駆動ＩＣ２は、複数個ずつ
のフォトダイオードを担当し、複数個の駆動ＩＣ２によ
り、全フォトダイオードを駆動している。ここでは、フ
ォトダイオードＰ11乃至Ｐ1n，Ｐ21乃至Ｐ2n，Ｐ31乃至
Ｐ3n，Ｐ41乃至Ｐ4n，Ｐ51乃至Ｐ5nの５つに分割して各
駆動ＩＣ２が駆動している。駆動ＩＣ２により読み出し
たデータは、Ａ／Ｄコンバータ３によりデジタルデータ
に変換されて出力データＣＯＭ１乃至ＣＯＭ５として出
力される。

【０００４】駆動ＩＣ２は、通常、数ＭＨｚ程度の周波
数で駆動される。高速読み取り動作をさせる場合には、
複数の駆動ＩＣを並列に動作させることにより実現して
いる。図３は、従来の画像読取装置におけるデータ読み
取り時のタイミングチャートである。図中、Ｄ11乃至Ｄ
5nは、それぞれフォトダイオードＰ11乃至Ｐ5nを読み出
したデジタルデータである。図３に示すように、ライン
同期信号ＳＹＮＣに同期して、各駆動ＩＣは並列的に動
作するとともに、各駆動ＩＣが担当する画素分をそれぞ
れ時系列的に読み出す。すなわち、データＤ1i，Ｄ2
i，．．．，Ｄ5i（ｉ＝１，ｎ）が並列的に読み出さ
れ、データＤi1，Ｄi2，．．．，Ｄin（ｉ＝１，５）が
それぞれ時系列的に読み出される。

【０００５】このようにして各駆動ＩＣから読み出され
る画像信号は、原稿幅にわたる画像信号列として復元す
るために、一旦ラインメモリ等の記憶素子に蓄え、後に
マルチプレクサ等で再配置して、原稿の主走査方向の１
ラインの画像信号を得る。さらに、ローラ等の図示しな
い原稿送り手段により原稿を移動させ、１ラインの読み
取り動作を繰り返し、原稿全体の画像信号を得ている。

【０００６】上述のような従来の読取装置において、各
駆動ＩＣ２に接続されるフォトダイオードＰ11乃至Ｐ5n
は、まず電荷リセットが行なわれ、次に１ライン分原稿
を送っている間に電荷蓄積が行なわれ、駆動ＩＣ２によ
り読み出しが行なわれた後、再び電荷リセットするとい
う動作を繰り返す。時系列的に読み取り信号を出力する
ため、各フォトダイオードごとの前記電荷蓄積、読み取
り、リセット動作が時間的に順次ずれて行くことにな
る。このとき、原稿送り手段による原稿の移動は連続に
行なわれるため、結果として図４に示すように、各駆動
ＩＣにおける読み取り先頭画素と最終画素で、読み取る
原稿位置に差が生じることになる。しかし、従来の画像
読取装置では、複数の駆動ＩＣの画像信号を再配置する
際に、原稿位置の差とは無関係に、読み取ったデータを
あたかも原稿上の同一ラインデータとして合成してしま
う。そのために、例えば、細線が歪んだり、ちょうど駆
動ＩＣの境目で切れるといった不具合が発生し、画像の
再現性が劣るという問題点があった。

【０００７】

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、画像歪みのない高画質な画
像読み取り装置を提供することを目的とするものであ
る。

【０００８】

【課題を解決するための手段】本発明は、画像読取装置
において、原稿からの光を電気信号に変換する複数の受
光素子を配列した受光素子アレイと、該受光素子アレイ
を分割して受け持ち分割された受光素子アレイ中の複数
の受光素子からの電気信号を時系列的に出力する複数の
駆動ＩＣと、該駆動ＩＣから出力された電気信号をデジ
タル信号に変換する複数のＡ／Ｄ変換器と、該Ａ／Ｄ変
換器から出力されるデジタル信号を受け隣接する走査ラ
イン間のデータに基づき各画素ごとに読取位置のズレを
補正する演算手段を備えたことを特徴とするものであ
る。

【０００９】

【作用】本発明によれば、隣接する走査ライン間のデー
タに基づき各画素ごとに読取位置のズレを補正する演算
器を備えるようにしたので、駆動ＩＣ間の画像ズレや画
像歪みを除去することができる。

【００１０】

【実施例】図１は、本発明の画像読取装置の一実施例を
示すブロック図である。図中、図２と同様の部分には同
じ符号を付して説明を省略する。４は演算回路である。
フォトダイオードＰ11乃至5nは、複数の駆動ＩＣ２の入
力端子にそれぞれ接続され、各駆動ＩＣの出力は、Ａ／
Ｄコンバータ３の入力端子に接続される。Ａ／Ｄコンバ
ータ３の出力は、演算回路４の入力端子に接続されてい
る。演算回路４の出力は、出力データＣＯＭ１〜ＣＯＭ
５として出力される。

【００１１】原稿から反射または透過した光は、フォト
ダイオードＰ11乃至5nで受光される。複数の駆動ＩＣ２
は、並列的に動作し、各駆動ＩＣ２が受け持つフォトダ
イオードの受光信号を時系列的に順次読み出す。駆動Ｉ
Ｃ２により読み出された信号は、Ａ／Ｄコンバータ３に
よりデジタル変換され、演算回路４に入力される。演算
回路４では、読み取り位置の補正が行なわれる。演算回
路４により読取位置が補正されたデジタル画像信号は、
出力データとして出力される。

【００１２】図５は、本発明の画像読取装置の一実施例
における演算回路の一例を示すブロック図である。図
中、１１は第１のＦＩＦＯメモリ、１２は演算器、１３
は第２のＦＩＦＯメモリである。図１の演算回路４は、
例えば、第１のＦＩＦＯメモリ１１、第２のＦＩＦＯメ
モリ１３およびＲＯＭ等の演算器１２から構成すること
ができる。Ａ／Ｄコンバータ３からの出力は、第１のＦ
ＩＦＯメモリ１１に入力される。この第１のＦＩＦＯメ
モリ１１は、２ライン分の容量を有している。演算器１
２は、第１のＦＩＦＯメモリ１１の出力と第２のＦＩＦ
Ｏメモリ１３の出力に従い、演算を行なって、読み取り
位置の補正を行なう。読み取り位置の補正が施されたデ
ータは、出力データとして出力されるとともに、第２の
ＦＩＦＯメモリ１３に入力される。第２のＦＩＦＯメモ
リ１３は、第１のＦＩＦＯメモリ１１と同じく、２ライ
ン分の容量を有しており、読み取り位置の補正が施され
た出力データを記憶する。

【００１３】次に、演算回路４の動作原理について説明
する。図７は、読み取り位置補正の説明図である。い
ま、ここで、ある駆動ＩＣの分担する読取画素数をｎ個
とし、ｎ画素をライン同期信号の１周期で読み出すもの
とする。このライン同期信号の１周期をＮクロックと
し、各画素の読出は、クロックごとに行なわれるものと
する。また、ｉライン目の読み出し画像信号列をＤ
（ｉ）、原稿上のｊライン目の真の画像信号列をＡ
（ｊ）とする。このとき、図７に示すように、画像信号
列Ｄ（ｉ）は、画素の読み取りが進むにつれて、真の画
像信号列Ａ（ｉ−１）から位置がずれて、真の画像信号
列Ａ（ｉ）の領域に入ってくる。そのため、読み取った
画像は、真の画像信号列Ａ（ｉ−１）の影響がしだいに
減少し、真の画像信号列Ａ（ｉ）の影響を次第に強く受
けることになる。そのときの減少および増加する割合
は、ｉ／Ｎである。これらのことから、次の式が導かれ
る。ここで、Ｎ１＝ｋ／Ｎ，Ｎ２＝（Ｎ−ｋ）／Ｎ（ｋ
＝１〜ｎ）とする。

【００１４】１ライン目のデータ列Ｄ１は、Ａ（０）が
存在しないので、（１）式のように表される。Ｄ（１）＝Ｎ１・Ａ（１）＋Ｎ２・０（１）２ライン目のデータ列Ｄ２は、（２）式のように表され
る。Ｄ（２）＝Ｎ１・Ａ（２）＋Ｎ２・Ａ（１）（２）同様に、ｉライン目のデータ列Ｄｉは、（３）式のよう
に表される。Ｄ（ｉ）＝Ｎ１・Ａ（ｉ）＋Ｎ２・Ａ（ｉ−１）（３）したがって、（３）式からＡ（ｉ）を解くと、原稿上の
ｉライン目の真の画像信号列Ａ（ｉ）は、Ａｉ＝（１／Ｎ１）・Ｄ（ｉ）−（Ｎ２／Ｎ１）・Ａ（ｉ−１）（４）となる。すなわち、読み出し信号列Ｄ（ｉ）と、前のラ
インの補正された画像信号列Ａ（ｉ−１）から、原稿上
のｉライン目の真の画像信号列Ａｉを再生できることが
わかる。

【００１５】次に、演算回路４の動作について図５，図
６を用いて説明する。図６は、演算回路４の動作の一例
を示すタイミングチャートである。１ラインの読み取り
は、ライン同期信号ＳＹＮＣに同期して行なわれる。こ
のライン同期信号ＳＹＮＣは、例えば、Ｎクロックごと
に出力される。画素の読み出しは、同じクロックを用
い、ｎ画素をｎクロックで読み出す。図５の入力端子Ｉ
Ｎから読み出し信号列Ｄ（１）が入力すると、第１のＦ
ＩＦＯメモリ１１に記憶される。このときには、第１の
ＦＩＦＯメモリ１１及び第２のＦＩＦＯメモリ１３から
は何も出力されず、演算器１２も動作しない。

【００１６】第１のＦＩＦＯメモリ１１からの出力は、
ちょうど１ライン分遅れて出力される。すなわち、入力
端子ＩＮに読み出し信号列Ｄ（２）が入力されるととも
に、第１のＦＩＦＯメモリ１１に格納されていた読み出
し信号列Ｄ（１）が出力され、演算器１２に入力され
る。第２のＦＩＦＯメモリ１３からは、あらかじめ記憶
されている０データが演算器１２の他方の入力端子に入
力される。演算器１２では、上述の（４）式を計算す
る。演算器１２としてＲＯＭで構成する場合には、あら
かじめ上述の（４）式を計算したテーブルを格納してお
くことにより、第１のＦＩＦＯメモリ１１の出力と、第
２のＦＩＦＯメモリ１３の出力によりテーブルを参照
し、補正された画像信号列Ａ（１）を得ることができ
る。演算の結果、得られた真の画像信号列Ａ（１）は、
図５の出力端子ＯＵＴから出力されるとともに、第２の
ＦＩＦＯメモリ１３に格納される。この第２のＦＩＦＯ
メモリ１３の内容は、１ライン分遅れて出力されるよう
になっており、次のラインの補正演算に用いられる。

【００１７】２ライン目の読み出しが終了し、３ライン
目の読み出しが始まると、第１のＦＩＦＯメモリ１１か
らは、２ライン目の読み出し信号列Ｄ（２）が出力され
る。また、第２のＦＩＦＯメモリ１３から、補正された
画像信号列Ａ（１）が出力される。演算器１２では、入
力される読み出し信号列Ｄ（２）および補正された画像
信号列Ａ（１）から、真の画像信号列Ａ（２）を計算
し、出力端子ＯＵＴから出力するとともに、第２のＦＩ
ＦＯメモリ１３に入力する。以上の動作を繰り返すこと
により、すべての画像信号列に対し、読取位置補正が実
行されることになる。

【００１８】図８は、本発明の画像読取装置の一実施例
における演算回路の別の例を示すブロック図である。図
中、２１はＦＩＦＯメモリ、２２は演算器である。図１
のＡ／Ｄコンバータ３からの出力は、ＦＩＦＯメモリ２
１および演算器２２に入力される。ＦＩＦＯメモリ２１
は、２ライン分の容量を有し、１ライン遅延した信号を
出力する。演算器２２は、Ａ／Ｄコンバータ３からの出
力及びＦＩＦＯメモリ２１からの１ライン前の信号が入
力され、演算を行なって、読み取り位置の補正を行な
い、出力端子ＯＵＴから出力する。

【００１９】図７に示したように、真の画像信号列Ａ
（ｉ）は、読み出し信号列Ｄ（ｉ）と、次の読み出し信
号列Ｄ（ｉ＋１）から計算することができる。すなわ
ち、Ｎ１＝ｋ／Ｎ，Ｎ２＝（Ｎ−ｋ）／Ｎ（ｋ＝１〜
ｎ）としたとき、Ａ（ｉ）＝Ｎ１・Ｄ（ｉ）＋Ｎ２・Ｄ（ｉ＋１）（５）で表すことができる。このことから、読み出し信号列Ｄ
（ｉ）とＤ（ｉ＋１）の信号があれば、真の画像信号列
Ａ（ｉ）を計算することができる。

【００２０】この例では、上述の（５）式に基づき、読
み出し信号列Ｄ（ｉ）をＦＩＦＯメモリ２１から出力さ
せて演算器２２に入力し、読み出し信号列Ｄ（ｉ＋１）
をＡ／Ｄコンバータ３から直接演算器２２に入力して、
（５）式の演算を行ない、真の画像信号列Ａ（ｉ）を得
ることができる。

【００２１】上述の図５及び図８に示した演算回路は、
それぞれの駆動ＩＣに対応して設けられているので、駆
動ＩＣの駆動タイミングに応じた補正が可能である。上
述の説明では、各駆動ＩＣは同時にフォトダイオードを
駆動しているが、例えば、位相をずらして各駆動ＩＣが
動作したり、または、いくつかの駆動ＩＣごとに同時に
駆動するような構成であっても、各駆動ＩＣに対応した
演算回路の演算パラメタを変えることにより、全体のラ
インを揃えることも可能である。

【００２２】上述の読み取り位置の補正は、副走査方向
に原稿を移動させるタイプの画像読取装置であっても、
また、センサを移動させるタイプの画像読取装置であっ
ても適用することができる。さらに、逆の副走査方向へ
の移動に対しても、演算器による演算を変更するのみで
対応することができる。

【００２３】

【発明の効果】以上の説明から明らかなように、本発明
によれば、画像読取装置において、隣接する副走査ライ
ンのデータを用いて、各画素ごとに読取位置のズレを補
正する演算器を備えるようにしたので、駆動ＩＣ間の画
像ズレや画像歪みを除去することができ、読取画像の高
画質化を図ることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の画像読取装置の一実施例を示すブロ
ック図である。

【図２】密着型イメージセンサを用いた従来の画像読
取装置のブロック図である。

【図３】従来の画像読取装置におけるデータ読み取り
時のタイミングチャートである。

【図４】読み出し信号列と原稿の関係の説明図であ
る。

【図５】本発明の画像読取装置の一実施例における演
算回路の一例を示すブロック図である。

【図６】本発明の画像読取装置の一実施例における演
算回路の動作の一例を示すタイミングチャートである。

【図７】本発明の画像読取装置の一実施例における読
み取り位置補正の説明図である。

【図８】本発明の画像読取装置の一実施例における演
算回路の別の例を示すブロック図である。

【符号の説明】

１ガラス基板、２駆動ＩＣ、３Ａ／Ｄコンバー
タ、４演算回路、１１，１３，２１ＦＩＦＯメモ
リ、１２，２２演算器、Ｐ１，１〜Ｐ５，ｎフォト
ダイオード。

Claims

【特許請求の範囲】

【請求項１】原稿からの光を電気信号に変換する複数
の受光素子を配列した受光素子アレイと、該受光素子ア
レイを分割して受け持ち分割された受光素子アレイ中の
複数の受光素子からの電気信号を時系列的に出力する複
数の駆動ＩＣと、該駆動ＩＣから出力された電気信号を
デジタル信号に変換する複数のＡ／Ｄ変換器と、該Ａ／
Ｄ変換器から出力されるデジタル信号を受け隣接する走
査ライン間のデータに基づき各画素ごとに読取位置のズ
レを補正する演算手段を備えたことを特徴とする画像読
取装置。