JPH06237497A - Ａｔｍセル交換スイッチ - Google Patents

Abstract

(57)【要約】 【目的】 入回線の回線使用率を改善することができ、
今後の高レベルな通信品質の要求にも満足することので
きるＡＴＭセル交換スイッチを提供すること。 【構成】 ＡＴＭ交換機において、入回線毎に装備され
る複数個の入力セルバッファ１０〜１３を複数のグルー
プに分け、各グループ毎に交換網回路２４とセル競合回
路２５とが装備されたセルスイッチ部２０，２１を配備
して、セルの競合制御処理と競合制御処理後のセル送出
処理とを入力セルバッファ１０〜１３の各グループ毎に
独立させる。そして、各グループの交換網回路２４から
の出力されるセルは、多入力１出力形式の出力セルバッ
ファ１５〜１８によって出回線に多重出力させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ交換機において
複数の入回線から入力するセルをそれぞれのセルの目指
す所定の出回線に送出するＡＴＭセル交換スイッチに関
するものである。

【０００２】

【従来の技術】ＡＴＭ交換機において複数の入回線から
入力するセルをそれぞれのセルの目指す所定の出回線に
送出するＡＴＭセル交換スイッチとして、これまで、Ａ
ＴＭ交換機の収容する各入回線毎に装備されて対応する
入回線から入力するセルを一旦保持する複数個の入力セ
ルバッファと、ＡＴＭ交換機の収容する各出回線毎に装
備されてそれぞれ対応する出回線へのセル送出を制御す
る複数個の出力セルバッファと、前述の各入力セルバッ
ファに保持されているセルをそれぞれのセルの目指す出
回線に対する所定の出力セルバッファに送出する一つの
セルスイッチ部とを備えた構成としたものが提案されて
いる。

【０００３】ここに、前記セルスイッチ部は、各入力セ
ルバッファから出力されたセルをそれぞれのセルの目指
す出回線に対する所定の出力セルバッファに送出する交
換網回路と、目指す出回線が競合する複数のセルが同時
に同一の交換網回路に出力されないように入力セルバッ
ファに保持されているセルの中から交換網回路に出力す
べきセルを選択するセル競合回路とを備えた構成とされ
ている。

【０００４】前記セルスイッチ部におけるセル競合回路
は、下記の文献１における根回し網に該当するものであ
る。

【０００５】［文献１］ＳＥ８７ー１３２ 『高速パケ
ット交換スイッチの検討』 前述の従来方式で使用しているセルスイッチ部のセル競
合回路について補足説明すると、次の如くである。

【０００６】セル競合回路は、勝残り報告機能付きバッ
チャー網および勝残り報告回路より構成されており、前
記勝残り報告機能付きバッチャー網には、各入力セルバ
ッファから次に出力対象としているセルのヘッダ（目指
す宛て先（出回線番号）が記述されている）が同期して
送出される。各入力セルバッファからヘッダを受信した
勝残り報告機能付きバッチャー網では、受信した複数の
ヘッダを目指す宛て先順にソーティングし、前記勝残り
報告回路に渡す。この勝残り報告回路は、ＡＴＭ交換機
の収容する出回線数分のヘッダ到着端子を備えていて、
各ヘッダ到着端子によって宛て先順にソーティングされ
たヘッダを受け、そして、隣接する到着端子間でヘッダ
の宛て先を比較して、互いに異なる場合には、そのヘッ
ダの通ってきた勝残り報告機能付きバッチャー網内のル
ートをさかのぼって該当の入力セルバッファに「勝残
り」の報告をする。隣接する到着端子間でヘッダの宛て
先が同一の場合には、その内の一つにのみ、「勝残り」
の報告をする。

【０００７】各入力セルバッファがそれぞれ一つのヘッ
ダをセル競合回路に送出し、セル競合回路からそのヘッ
ダに対する「勝残り」報告の有無が確定するまでを１サ
イクルとして、同様の処理が適宜回数繰り返される。

【０００８】ただし、次のサイクルでは、勝残り報告を
受けた入力セルバッファは前回と同じヘッダを送出する
が、勝残り報告を受けなかった入力セルバッファは、そ
のバッファ内に蓄積している別のセルのヘッダを前記セ
ル競合回路に送出することになる。１回勝残ったヘッダ
は、次のサイクル以降も勝残るしくみを持つ。

【０００９】このようなセル競合回路による選択処理が
適宜回数繰り返えされることによって、各入力セルバッ
ファから交換網回路に対して出力されるセル同士の宛て
先の重複を回避することが可能になり、そして、宛て先
の異なるより多くのセルを一括して交換網回路に送出し
得るようになる。

【００１０】

【発明が解決しようとする課題】ところで、近年のディ
ジタル通信技術の向上は目覚ましく、ＡＴＭ（非同期転
送モード）等の技術の普及により、データ伝送速度等も
今後一段と改善される可能性があるが、そのためには、
より多数のセルをより短時間の内に効率良く所定の宛て
先に送出処理するＡＴＭセル交換スイッチ等の開発も要
求される。

【００１１】このような観点で検討した場合、前述の従
来のＡＴＭセル交換スイッチでは、セル競合回路におけ
るセル廃棄率を１０^-10 以下とした場合に、入回線の回
線使用率を最大でも８０％程度までしか高めることがで
きず、今後に要求されているレベル（例えば、入回線の
回線使用率を９０％以上に高めること）を満足させるこ
とができないという問題があった。

【００１２】本発明は、前記事情に鑑みてなされたもの
で、入回線の回線使用率を９５％以上に改善することが
でき、今後の高レベルな通信品質の要求にも満足するこ
とのできるＡＴＭセル交換スイッチを提供することを目
的とする。

【００１３】

【課題を解決するための手段】本発明に係るＡＴＭセル
交換スイッチは、ＡＴＭ交換機の収容する各入回線毎に
装備されて対応する入回線から入力するセルを一旦保持
する複数個の入力セルバッファと、ＡＴＭ交換機の収容
する各出回線毎に装備されてそれぞれ対応する出回線へ
のセル送出を制御する複数個の出力セルバッファと、各
入力セルバッファから出力されたセルをそれぞれのセル
の目指す出回線に対する所定の出力セルバッファに送出
する交換網回路と、目指す出回線が競合する複数のセル
が同時に同一の交換網回路に出力されないように、入力
セルバッファに保持されているセルの中から交換網回路
に出力すべきセルを選択するセル競合回路とを備えて、
ＡＴＭ交換機におけるセルの入出力を制御するものであ
る。

【００１４】ただし、課題を解決するための手段とし
て、前記入回線毎に装備される複数個の入力セルバッフ
ァを複数のグループに分けている。そして、この入力セ
ルバッファの各グループ毎に前記交換網回路とセル競合
回路とが装備されたセルスイッチ部を配備することによ
って、前記セル競合回路による競合制御処理と交換網回
路によるセル送出処理とを前記入力セルバッファの各グ
ループ毎に独立して実行させる。

【００１５】また、各出回線毎に装備される前記出力セ
ルバッファとしては、入力セルバッファのグループ単位
で装備されている各交換網回路からのセルの入力を受け
付けて多重化して出力する多入力１出力形式のセルバッ
ファ回路を使用している。

【００１６】

【作用】本発明に係るＡＴＭセル交換スイッチは、入力
セルバッファを複数のグループに分けて、セルの宛て先
の重複を回避するためのセル競合回路による競合制御処
理と競合制御処理後の交換網回路による所定の宛て先へ
のセルの送出処理とを各グループ毎に独立に実行させ、
出回線毎に装備された多入力１出力形式のセルバッファ
によって各グループの交換網回路からの出力を多重化出
力するもので、グループ分けによって宛て先の競争相手
が低減した分だけ、セル競合回路における宛て先の重複
によるセルの廃棄数が半減する。

【００１７】従って、ＡＴＭセル交換スイッチ全体とし
てはセル廃棄率を一定値に納めるという条件で入回線の
回線使用率を考えた場合、単一のセル競合回路で全入力
セルバッファのセルの競合制御を行っていた従来と比較
すると、入回線の回線使用率を大幅に改善することがで
き、言い換えると、セル廃棄率特性を大幅に改善するこ
とができ、今後の高レベルな通信品質の要求にも充分に
対応可能になる。

【００１８】

【実施例】図１は、本発明に係るＡＴＭセル交換スイッ
チの一実施例を示したものである。この一実施例のＡＴ
Ｍセル交換スイッチは、入力数Ｎが４の場合で、ＡＴＭ
交換機の収容する４つの入回線ｉｐ０〜ｉｐ３と、これ
らの各入回線毎に装備されて対応する入回線から入力す
るセルを一旦保持（蓄積）する４つの入力セルバッファ
１０，１１，１２，１３と、前記４つの入回線ｉｐ０〜
ｉｐ３に対応してＡＴＭ交換機に収容された４つの出回
線ｏｐ０〜ｏｐ３と、これらの各出回線毎に装備されて
それぞれ対応する出回線へのセル送出を制御する４つの
出力セルバッファ１５，１６，１７，１８と、前述の各
入力セルバッファ１０，１１，１２，１３に保持されて
いるセルをそれぞれのセルの目指す宛て先（出回線）に
対する出力セルバッファ１５，１６，１７，１８に送出
する二つのセルスイッチ部２０，２１とを備えた構成と
されている。

【００１９】この一実施例では、前述の入回線毎に装備
された４つの入力セルバッファ１０，１１，１２，１３
を、入力セルバッファ１０，１１と入力セルバッファ１
２，１３との二つのグループに分けている。

【００２０】また、前述の二つのセルスイッチ部２０，
２１は、いずれも、４つの入力セルバッファから出力さ
れたセルを所定のルーティング処理によってそれぞれの
セルの目指す宛て先に対する出力セルバッファに送出す
る交換網回路２４と、目指す宛て先が競合する複数のセ
ルが同時に同一の交換網回路２４に出力されないように
管轄の入力セルバッファに保持されているセルの中から
交換網回路２４に出力すべきセルを選択するセル競合回
路２５とを備えた構成である。

【００２１】なお、この一実施例では、入力数Ｎを４と
していることから、交換網回路２４は、４つのセル入力
ポートＳＲＤ０〜ＳＲＤ３と４つのセル出力ポートＳＳ
Ｄ０〜ＳＳＤ３とを備え、多段に配置した経路選択スイ
ッチによって、任意のセル入力ポートに入力したセルを
宛て先に応じたセル出力ポートに送出可能にしている。

【００２２】また、セル競合回路２５は、従来例におい
て説明した根回し網に相当するもので、入力セルバッフ
ァから次に出力対象としているセルのヘッダ（目指す宛
て先（出回線番号）が記述されている）を受信する４つ
のヘッダ入力端子ＮＲＤ０〜ＮＲＤ３と、これらの各ヘ
ッダ入力端子ＮＲＤ０〜ＮＲＤ３の受信した４つのヘッ
ダを目指す宛て先順にソーティングする勝残り報告機能
付きバッチャー網（図示略）と、この勝残り報告機能付
きバッチャー網によって宛て先順に並び換えされた４つ
のヘッダについて同一宛て先のヘッダが複数個存在する
ことを回避するための選択処理を行う勝残り報告回路
（図示略）とを備えた構成とされている。

【００２３】前記勝残り報告回路は、前記勝残り報告機
能付きバッチャー網によって宛て先順に並び換えされた
ヘッダを受ける４つのヘッダ到着端子を備えていて、隣
接する到着端子間でヘッダの宛て先を比較して、互いに
異なる場合には、そのヘッダの通ってきた勝残り報告機
能付きバッチャー網内のルートをさかのぼって該当の入
力セルバッファに「勝残り」の報告をする。隣接する到
着端子間でヘッダの宛て先が同一の場合には、その内の
一つにのみ、「勝残り」の報告をする。

【００２４】以上の２つのセルスイッチ部２０，２１の
内、一方のセルスイッチ部２０は入力セルバッファ１
０，１１の保持するセルの処理を分担し、他方のセルス
イッチ部２１は入力セルバッファ１２，１３の保持する
セルの処理を分担する。

【００２５】即ち、セルスイッチ部２０は入力セルバッ
ファ１０，１１の保持しているセルをそれぞれのセルの
目指す出力セルバッファ１５，１６，１７，１８に送出
する処理を行い、他方のセルスイッチ部２１は入力セル
バッファ１２，１３の保持しているセルをそれぞれのセ
ルの目指す出力セルバッファ１５，１６，１７，１８に
送出する処理を行う。

【００２６】各入力セルバッファ１０，１１，１２，１
３と二つのセルスイッチ部２０，２１との間の接続関係
は、次の如くである。

【００２７】入回線ｉｐ０からセルの入力を受ける入力
セルバッファ１０は、セルスイッチ部２０のセル競合回
路２５のヘッダ入力端子ＮＲＤ０と、セルスイッチ部２
０の交換網回路２４のセル入力ポートＳＲＤ０とに接続
されており、保持しているセルの宛て先データが記述さ
れたヘッダを前記ヘッダ入力端子ＮＲＤ０に送出し、ま
た、セル競合回路２５における所定の選択処理（競合制
御処理）が終了後に、選択処理で勝残ったセルを前記セ
ル入力ポートＳＲ０に送出する。

【００２８】また、入回線ｉｐ１からセルの入力を受け
る入力セルバッファ１１は、セルスイッチ部２０のセル
競合回路２５のヘッダ入力端子ＮＲＤ１と、セルスイッ
チ部２０の交換網回路２４のセル入力ポートＳＲＤ１と
に接続されており、保持しているセルの宛て先データが
記述されたヘッダを前記ヘッダ入力端子ＮＲＤ１に送出
し、また、セル競合回路２５における所定の選択処理
（競合制御処理）が終了後に、選択処理で勝残ったセル
を前記セル入力ポートＳＲ１に送出する。

【００２９】また、入回線ｉｐ２からセルの入力を受け
る入力セルバッファ１２は、セルスイッチ部２１のセル
競合回路２５のヘッダ入力端子ＮＲＤ０と、セルスイッ
チ部２１の交換網回路２４のセル入力ポートＳＲＤ０と
に接続されており、保持しているセルの宛て先データが
記述されたヘッダを前記ヘッダ入力端子ＮＲＤ０に送出
し、また、セル競合回路２５における所定の選択処理
（競合制御処理）が終了後に、選択処理で勝残ったセル
を前記セル入力ポートＳＲ０に送出する。

【００３０】また、入回線ｉｐ３からセルの入力を受け
る入力セルバッファ１３は、セルスイッチ部２１のセル
競合回路２５のヘッダ入力端子ＮＲＤ１と、セルスイッ
チ部２１の交換網回路２４のセル入力ポートＳＲＤ１と
に接続されており、保持しているセルの宛て先データが
記述されたヘッダを前記ヘッダ入力端子ＮＲＤ１に送出
し、また、セル競合回路２５における所定の選択処理
（競合制御処理）が終了後に、選択処理で勝残ったセル
を前記セル入力ポートＳＲ１に送出する。

【００３１】各セルスイッチ部２０，２１とも、セル競
合回路２５におけるヘッダ入力端子ＮＲＤ２，ＮＤＲ
３、および交換網回路２４におけるセル入力ポートＳＲ
Ｄ２，ＳＲＤ３は空きとされており、何も入力されな
い。

【００３２】また、前述の各出回線ｏｐ０〜ｏｐ３毎に
装備された４つの出力セルバッファ１５，１６，１７，
１８は、いずれも、図２に示すように、ＦｉＦｏメモリ
を使用した２つのセル入力部Ａ，Ｂと、これらの２つの
セル入力部Ａ，Ｂの出力するセルを多重化して出回線を
出力する多重化出力回路２７とを備えた２入力１出力形
式のセルバッファで、前述の二つのセルスイッチ部２
０，２１の各交換網回路２４からセルの入力を受け付け
る。セル入力部Ａ，Ｂに使用しているＦｉＦｏメモリ
は、この一実施例では、数十〜数百セル分のデータを保
持し得る容量のもので、それぞれのＦｉＦｏメモリは空
の場合には多重化出力回路２７に対して空であることを
示すＥＭＰ信号を出力する。多重化出力回路２７は、各
ＦｉＦｏメモリからのＥＭＰ信号に基づいて、各ＦｉＦ
ｏメモリからのセルの読出しを行う。この２入力１出力
セルバッファの動作は、図３の（ａ），（ｂ），（ｃ）
に示す如きである。

【００３３】図３の（ａ）に示すように、セル入力部Ａ
およびセル入力部Ｂの両方にセルが貯まっているとき、
それぞれのセル入力部から交互にセルの読出しを行う。
また、図３の（ｂ）に示すように、一方のセル入力部Ａ
にのみセルが貯まっている場合には、セル入力部Ａから
連続してセルの読出しを行い、出力には空のスロットを
挿入しない。図３の（ｃ）に示すように、他方のセル入
力部Ｂにのみセルが貯まっている場合にも、同様に、セ
ルの読出しはセル入力部Ｂから連続して行い、出力には
空のスロットを挿入しない。

【００３４】以上の各出力セルバッファ１５，１６，１
７，１８と二つのセルスイッチ部２０，２１の各交換網
回路２４との間の接続は次の如くである。

【００３５】出回線ｏｐ０に接続された出力セルバッフ
ァ１５の入力としては、前記セルスイッチ部２０の交換
網回路２４のセル出力ポートＳＳＤ０と、セルスイッチ
部２１の交換網回路２４のセル出力ポートＳＳＤ０とが
接続されている。

【００３６】そして、出回線ｏｐ１に接続された出力セ
ルバッファ１６の入力としては、前記セルスイッチ部２
０の交換網回路２４のセル出力ポートＳＳＤ１と、セル
スイッチ部２１の交換網回路２４のセル出力ポートＳＳ
Ｄ１とが接続されている。

【００３７】また、出回線ｏｐ２に接続された出力セル
バッファ１７の入力としては、前記セルスイッチ部２０
の交換網回路２４のセル出力ポートＳＳＤ２と、セルス
イッチ部２１の交換網回路２４のセル出力ポートＳＳＤ
２とが接続されている。

【００３８】また、出回線ｏｐ３に接続された出力セル
バッファ１８の入力としては、前記セルスイッチ部２０
の交換網回路２４のセル出力ポートＳＳＤ３と、セルス
イッチ部２１の交換網回路２４のセル出力ポートＳＳＤ
３とが接続されている。

【００３９】以上の一実施例のＡＴＭセル交換スイッチ
では、入力セルバッファ１０，１１に入力したセルは、
最終的には、セルスイッチ部２０の交換網回路２４によ
って目指す宛て先に対する出力セルバッファに送出され
ることになるが、そのセルスイッチ部２０の交換網回路
２４上でのセルの衝突を無くすために、予め、セルスイ
ッチ部２０のセル競合回路２５によって宛て先が重複し
ないように競合制御される。

【００４０】一方、入力セルバッファ１２，１３に入力
したセルは、最終的には、セルスイッチ部２１の交換網
回路２４によって目指す宛て先に対する出力セルバッフ
ァに送出されることになるが、そのセルスイッチ部２１
の交換網回路２４上でのセルの衝突を無くすために、予
め、セルスイッチ部２１のセル競合回路２５によって宛
て先が重複しないように競合制御される。

【００４１】セルスイッチ部２０，２１におけるセル競
合回路２５の競合制御の処理は、詳述はしないが、従来
例の項で示した文献１に開示された根回し網によるもの
である。

【００４２】このように、２つにグループ分けされた入
力セルバッファの各グループ毎に個別に競合制御が成さ
れると、それぞれのセル競合回路２５では交換網回路２
４におけるスイッチサイズの半分の入力しか競合制御し
なくて済むことになり、宛て先の重複によるセルの廃棄
数が半減し、ＡＴＭセル交換スイッチ全体としてはセル
廃棄率を一定値に納めるという条件で入回線の回線使用
率を考えた場合、単一のセル競合回路で全入力セルバッ
ファのセルの競合制御を行っていた従来と比較すると、
入回線の回線使用率を大幅に改善することが可能にな
る。

【００４３】実際に本願発明者等がシュミレーションを
行ったところ、入力セルバッファを一実施例のように２
グループに分けて個別に競合制御を行った場合には、図
４（Ｂ）に示すように、例えば、セル競合回路における
セル廃棄率を１０^-10 以下としても、入回線の回線使用
率を９５％以上に改善できることが確認され、今後の高
レベルな通信品質の要求にも充分に対応できることが確
認された。なお、図４（Ａ）は、従来の廃棄率特性を比
較のために示したものである。

【００４４】なお、以上の一実施例では、入回線毎に装
備する入力セルバッファを２つのグループに分けて、各
グループ毎に交換網回路２４とセル競合回路２５とを有
したセルスイッチ部を装備することとした。しかし、入
力セルバッファをグループ分けする数は、一実施例の２
つに限定するものではない。３つ以上のグループに分け
て、それぞれのグループ毎にセルスイッチ部を装備し、
また、グループ分け数に応じた多入力１出力セルバッフ
ァを出力セルバッファとして装備することによって、さ
らに入回線の回線使用率を改善することも期待できる。

【００４５】また、一実施例の場合は、入力数Ｎを４と
して、セルスイッチ部２０，２１に装備する回路のスイ
ッチサイズを４×４としたが、本発明は、任意の入力数
について適用することが可能であることは言うまでもな
い。

【００４６】

【発明の効果】以上の説明から明らかなように、本発明
に係るＡＴＭセル交換スイッチは、入力セルバッファを
複数のグループに分けて、セルの宛て先の重複を回避す
るためのセル競合回路による競合制御処理と競合制御処
理後の交換網回路による所定の宛て先へのセルの送出処
理とを各グループ毎に独立に実行させ、出回線毎に装備
された多入力１出力形式のセルバッファによって各グル
ープの交換網回路からの出力を多重化出力するもので、
グループ分けによって宛て先の競争相手が低減した分だ
け、セル競合回路における宛て先の重複によるセルの廃
棄数が半減する。

【００４７】従って、ＡＴＭセル交換スイッチ全体とし
てはセル廃棄率を一定値に納めるという条件で入回線の
回線使用率を考えた場合、単一のセル競合回路で全入力
セルバッファのセルの競合制御を行っていた従来と比較
すると、入回線の回線使用率を大幅に改善することがで
き、言い換えると、セル廃棄率特性を大幅に改善するこ
とができ、今後の高レベルな通信品質の要求にも充分に
対応可能になる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】本発明の一実施例の出力セルバッファの構成図
である。

【図３】本発明の一実施例の出力セルバッファの動作説
明図である。

【図４】本発明の一実施例の効果の説明図である。

【符号の説明】 ｉｐ０〜ｉｐ３ 入回線 １０，１１，１２，１３ 入力セルバッファ １５，１６，１７，１８ 出力セルバッファ ２０，２１ セルスイッチ部 ２４ 交換網回路 ２５ セル競合回路 Ａ，Ｂ セル入力部 ２７ 多重化出力回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＡＴＭ交換機の収容する各入回線毎に装
   備されて対応する入回線から入力するセルを一旦保持す
   る複数個の入力セルバッファと、 ＡＴＭ交換機の収容する各出回線毎に装備されてそれぞ
   れ対応する出回線へのセル送出を制御する複数個の出力
   セルバッファと、 各入力セルバッファから出力されたセルを、それぞれの
   セルの目指す出回線に対する所定の出力セルバッファに
   送出する交換網回路と、 目指す出回線が競合する複数のセルが同時に同一の交換
   網回路に出力されないように、入力セルバッファに保持
   されているセルの中から交換網回路に出力すべきセルを
   選択するセル競合回路とを備えて、 ＡＴＭ交換機におけるセルの入出力を制御するＡＴＭセ
   ル交換スイッチであって、 前記入回線毎に装備される複数個の入力セルバッファを
   複数のグループに分けるとともに、この入力セルバッフ
   ァの各グループ毎に前記交換網回路とセル競合回路とが
   装備されたセルスイッチ部を配備することによって、前
   記セル競合回路による競合制御処理と交換網回路による
   セル送出処理とを前記入力セルバッファの各グループ毎
   に独立して実行させ、 かつ、各出回線毎に装備される前記出力セルバッファと
   しては、入力セルバッファのグループ単位で装備されて
   いる各交換網回路からのセルの入力を受け付けて多重化
   して出力する多入力１出力形式のセルバッファ回路を使
   用したことを特徴とするＡＴＭセル交換スイッチ。