JPH06244152A - Manufacture of semiconductor device and semiconductor device - Google Patents
Manufacture of semiconductor device and semiconductor deviceInfo
- Publication number
- JPH06244152A JPH06244152A JP3074393A JP3074393A JPH06244152A JP H06244152 A JPH06244152 A JP H06244152A JP 3074393 A JP3074393 A JP 3074393A JP 3074393 A JP3074393 A JP 3074393A JP H06244152 A JPH06244152 A JP H06244152A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- etching
- semiconductor device
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】 炭素(C)及びフッ素(F)から構成される
フロロカーボン系ガスであって、Cに対するFの比が3
以下であるC4 F8 、C3 F8 、C2 F6 ガス等を、E
CRによりプラズマ化してエッチングを行う半導体装置
の製造方法。
【効果】 C4 F8 、C3 F8 、C2 F6 ガス等から遊
離Cを多く生成させることができ、SiO2 膜33をこ
の遊離Cにより分解することができ、SiO2 膜33を
SiN膜31に対して高選択的にエッチングすることが
でき、極めて高い集積度の半導体装置を容易に製造する
ことができる。
(57) [Summary] [Structure] A fluorocarbon-based gas composed of carbon (C) and fluorine (F), in which the ratio of F to C is 3
The following C 4 F 8 , C 3 F 8 , C 2 F 6 gas, etc.
A method for manufacturing a semiconductor device in which plasma is formed by CR and etching is performed. [Effect] A large amount of free C can be generated from C 4 F 8 , C 3 F 8 , C 2 F 6 gas, etc., and the SiO 2 film 33 can be decomposed by the free C, so that the SiO 2 film 33 is separated. The SiN film 31 can be highly selectively etched, and a semiconductor device having an extremely high degree of integration can be easily manufactured.
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法及
び半導体装置に関し、より詳細には、酸化シリコン膜の
窒化シリコン膜に対する選択的なドライエッチングによ
り半導体装置を製造する方法、及びこの方法を用いて製
造された半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device, and more particularly to a method of manufacturing a semiconductor device by selective dry etching of a silicon oxide film with respect to a silicon nitride film, and the method. The present invention relates to a semiconductor device manufactured using the same.
【0002】なお以下の説明において、炭素はC、フッ
素はF、シリコンはSi、酸素はOと記す。In the following description, carbon is C, fluorine is F, silicon is Si, and oxygen is O.
【0003】[0003]
【従来の技術】エッチングは半導体装置の製造工程にお
ける重要な技術であり、半導体装置の微細化にともな
い、より高精度のエッチング技術が要求されている。従
来から用いられていたウエット法では高精度のエッチン
グへの対応が困難であり、近年はフッ素化合物に代表さ
れるガスを用いたドライエッチング法が広く採用されて
きている。2. Description of the Related Art Etching is an important technique in the manufacturing process of semiconductor devices, and with the miniaturization of semiconductor devices, more precise etching techniques are required. It is difficult to deal with high-precision etching by the conventionally used wet method, and in recent years, a dry etching method using a gas represented by a fluorine compound has been widely adopted.
【0004】図8は従来のLDD(Lightly Doped Drai
n)構造を有するMOS(Metal Oxide Semiconductor)ト
ランジスタを形成する半導体装置の製造工程において、
コンタクトホール60を形成する前工程の状態を模式的
に示した部分断面図であり、図中50はSi基板を示し
ている。Si基板50上にはLOCOS等の方法により
分離絶縁膜51が形成され、Si基板50上にはゲート
絶縁膜52が形成され、ゲート絶縁膜52上にはゲート
電極53がポリシリコン等を用いて形成されている。ゲ
ート電極53上には第1の絶縁膜54が形成され、ゲー
ト電極53の両側面にはサイドウォール絶縁膜55が形
成されており、さらに分離絶縁膜51、ゲート絶縁膜5
2、サイドウォール絶縁膜55及び第1の絶縁膜54上
に第2の絶縁膜56がTEOS等を用いて積層されてい
る。またSi基板50上部には、低濃度ソース領域57
a、高濃度ソース領域57b及び低濃度ドレイン領域5
8a、高濃度ドレイン領域58bがイオン注入法で形成
されることにより、LDD構造が形成されている。FIG. 8 shows a conventional LDD (Lightly Doped Drai).
n) In a manufacturing process of a semiconductor device for forming a MOS (Metal Oxide Semiconductor) transistor having a structure,
FIG. 5 is a partial cross-sectional view schematically showing a state of a pre-process for forming a contact hole 60, and 50 in the drawing shows a Si substrate. An isolation insulating film 51 is formed on the Si substrate 50 by a method such as LOCOS, a gate insulating film 52 is formed on the Si substrate 50, and a gate electrode 53 is formed on the gate insulating film 52 using polysilicon or the like. Has been formed. A first insulating film 54 is formed on the gate electrode 53, sidewall insulating films 55 are formed on both side surfaces of the gate electrode 53, and further, an isolation insulating film 51 and a gate insulating film 5 are formed.
2. The second insulating film 56 is laminated on the sidewall insulating film 55 and the first insulating film 54 by using TEOS or the like. Further, a low concentration source region 57 is formed on the Si substrate 50.
a, the high concentration source region 57b and the low concentration drain region 5
8a and the high-concentration drain region 58b are formed by an ion implantation method to form an LDD structure.
【0005】次の工程として、ゲート電極53と分離絶
縁膜51との間にコンタクトホール60を形成する場
合、まず第2の絶縁膜56上の、ゲート絶縁膜52に接
する分離絶縁膜51の端部51aとサイドウォール絶縁
膜55の下端部55aとの間を除く箇所に、フォトレジ
スト59を形成する。そして、フォトレジスト59をマ
スクとして第2の絶縁膜56及びゲート絶縁膜52にド
ライエッチング処理を施すことにより、コンタクトホー
ル60を形成する。In the next step, when the contact hole 60 is formed between the gate electrode 53 and the isolation insulating film 51, first, the end of the isolation insulating film 51 which is in contact with the gate insulating film 52 on the second insulating film 56. A photoresist 59 is formed in a portion except between the portion 51a and the lower end portion 55a of the sidewall insulating film 55. Then, the contact hole 60 is formed by performing a dry etching process on the second insulating film 56 and the gate insulating film 52 using the photoresist 59 as a mask.
【0006】図9は前記ドライエッチング処理に用いら
れる従来の平行平板型エッチング装置を模式的に示した
断面図であり、図中71は反応室を示している。反応室
71には平板形状に形成された2枚の高周波電極72、
73が平行に配設され、高周波電極73上には試料77
が載置されている。高周波電極72、73には高周波電
源74が接続されており、高周波電極72側は接地され
ている。また反応室71の側壁71aにはガス導入管7
5が接続され、反応室71の底部壁71bには排気管7
6aを介して真空ポンプ76が接続されている。FIG. 9 is a cross-sectional view schematically showing a conventional parallel plate type etching apparatus used for the dry etching process, and 71 in the figure shows a reaction chamber. In the reaction chamber 71, two high-frequency electrodes 72 formed in a flat plate shape,
73 are arranged in parallel, and the sample 77 is placed on the high-frequency electrode 73.
Is placed. A high frequency power source 74 is connected to the high frequency electrodes 72 and 73, and the high frequency electrode 72 side is grounded. Further, the gas introduction pipe 7 is provided on the side wall 71a of the reaction chamber 71.
5 is connected to the bottom wall 71b of the reaction chamber 71 and the exhaust pipe 7
A vacuum pump 76 is connected via 6a.
【0007】このように構成された平行平板型エッチン
グ装置を用い、コンタクトホール60(図8)を形成す
る場合、まず真空ポンプ76を駆動して反応室71の空
気を排気した後、例えばフロロカーボン系のCF4 、C
2 F6 、CF4 +O2 、CF4 +H2 、あるいはNF
3 、SF6 、CHF3 またはCH2 F2 等のエッチング
ガスをガス導入管75より導入し、反応室71のガス圧
力を略0.1Torrに調整する。次いで高周波電源74を
用いて高周波電極72、73に高周波電力を印加し、前
記エッチングガスをプラズマ化して、試料77における
コンタクトホール60部分の第2の絶縁膜56を選択的
にエッチング除去している。When the contact hole 60 (FIG. 8) is formed using the parallel plate type etching apparatus having such a structure, first, the vacuum pump 76 is driven to exhaust the air in the reaction chamber 71, and then, for example, a fluorocarbon-based material is used. CF 4 , C
2 F 6 , CF 4 + O 2 , CF 4 + H 2 , or NF
An etching gas such as 3 , SF 6 , CHF 3 or CH 2 F 2 is introduced through the gas introduction pipe 75, and the gas pressure in the reaction chamber 71 is adjusted to about 0.1 Torr. Next, high frequency power is applied to the high frequency electrodes 72 and 73 by using the high frequency power source 74, the etching gas is turned into plasma, and the second insulating film 56 in the contact hole 60 portion of the sample 77 is selectively removed by etching. .
【0008】また、窒化シリコン(以下、SiNと記
す)をSiO2 に対して高選択的にエッチングする場合
に用いられるガスとしてはCHF3 、CF4 +H2 、C
H2 F2 、NF3 、SF6 、CF4 +O2 等が知られ、
SiO2 をSiに対して高選択的にエッチングする場合
に用いられるガスとしてはCHF3 、CF4 +H2 、C
H2 F2 等が知られている。また、SiO2 をSiNに
対して選択的にエッチングする場合に用いられるガスと
しては、CF4 、C2 F6 等が知られている。Gases used for highly selective etching of silicon nitride (hereinafter referred to as SiN) with respect to SiO 2 include CHF 3 , CF 4 + H 2 , C.
H 2 F 2 , NF 3 , SF 6 , CF 4 + O 2 etc. are known,
CHF 3 , CF 4 + H 2 and C are used as gases used for etching SiO 2 highly selectively with respect to Si.
H 2 F 2 and the like are known. CF 4 and C 2 F 6 are known as gases used when SiO 2 is selectively etched with respect to SiN.
【0009】[0009]
【発明が解決しようとする課題】上記した半導体装置の
製造方法においては、マスク合わせのズレによりフォト
レジスト59を所定の箇所に正確に形成することは困難
であり、このためフォトレジスト59をマスクとしてエ
ッチング処理を施す場合、分離絶縁膜51の端部51a
とサイドウォール絶縁膜55の下端部55aとに接する
箇所に、コンタクトホール60を正確に形成することが
難しいという課題があった。In the above-described method for manufacturing a semiconductor device, it is difficult to accurately form the photoresist 59 at a predetermined location due to mask misalignment. Therefore, the photoresist 59 is used as a mask. When performing the etching process, the end portion 51a of the isolation insulating film 51
However, there is a problem that it is difficult to accurately form the contact hole 60 at a position in contact with the lower end portion 55a of the sidewall insulating film 55.
【0010】また、従来の平行平板型エッチング装置を
使用し、エッチングガスとしてCF4 、C2 F6 等を用
いた場合、SiO2 とSiNとのエッチング速度比(以
下、選択比と記す)はわずか2程度にしかならない。さ
らにF/C比が小さいC3 F8 、C4 F8 等に酸素含有
ガスを混合して用いた場合においても、SiO2 のSi
Nに対する選択比は約3程度までしか増加しない。この
ように選択比が3程度の場合には、エッチングストッパ
ーとしてのマージンが少なく、SiN膜をエッチングス
トッパーとして採用することができないという課題があ
った。When a conventional parallel plate type etching apparatus is used and CF 4 , C 2 F 6 or the like is used as an etching gas, the etching rate ratio between SiO 2 and SiN (hereinafter referred to as the selection ratio) is Only about 2. Further, even when C 3 F 8 , C 4 F 8 or the like having a small F / C ratio is mixed with an oxygen-containing gas, Si of SiO 2 is used.
The selectivity for N only increases to about 3. Thus, when the selection ratio is about 3, there is a problem that the margin as an etching stopper is small and the SiN film cannot be adopted as an etching stopper.
【0011】本発明はこのような課題に鑑みなされたも
のであり、SiO2 膜をSiN膜に対して高選択的にド
ライエッチングすることができ、また、マスク合わせを
少々ルーズに行ってもコンタクトホールによるコンタク
トを確実に得ることができ、集積度を高めることが可能
な半導体装置の製造方法及び半導体装置を提供すること
を目的としている。The present invention has been made in view of the above problems, and the dry etching of the SiO 2 film with respect to the SiN film can be performed with high selectivity, and the contact can be made even if the mask alignment is slightly loose. It is an object of the present invention to provide a method for manufacturing a semiconductor device and a semiconductor device that can surely obtain a contact by a hole and increase the degree of integration.
【0012】[0012]
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置の製造方法は、ガスプラズマ
を用いてSiN膜に対して選択的にSiO2 膜のエッチ
ングを行う半導体装置の製造方法において、C及びFか
ら構成されるフロロカーボン系ガスの一種または二種以
上からなるガス、または前記フロロカーボン系ガスの一
種または二種以上からなるガスに酸素含有ガスまたはC
含有ガスの少なくとも一種を添加したガスであって、C
に対するFの比(F/C)が3以下であるガスを、電子
サイクロトロン共鳴(ECR)によりプラズマ化してエ
ッチングを行うことを特徴としている(1)。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention is directed to a semiconductor device in which a SiO 2 film is selectively etched with respect to a SiN film by using gas plasma. In the manufacturing method, a gas containing one or more of a fluorocarbon-based gas composed of C and F, or an oxygen-containing gas or a C containing a gas containing one or more of the fluorocarbon-based gas.
A gas to which at least one of the contained gases is added, wherein the gas is C
(1) is characterized in that a gas having a ratio of F with respect to (F / C) of 3 or less is turned into plasma by electron cyclotron resonance (ECR) for etching (1).
【0013】また上記半導体装置の製造方法(1)にお
いて、反応室内の磁場分布を調整すべく設けられた励磁
コイルにより、磁界の発散度を緩和してプラズマ輸送を
行うことを特徴としている(2)。In the method (1) for manufacturing a semiconductor device described above, an exciting coil provided to adjust the magnetic field distribution in the reaction chamber is used to relax the magnetic field divergence and perform plasma transportation (2). ).
【0014】また本発明に係る半導体装置は、基板と、
該基板上に形成されたゲート絶縁膜及び分離絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、該ゲー
ト電極上に形成された第1の絶縁膜及び前記ゲート電極
の側壁に接して形成されたサイドウォール絶縁膜と、前
記第1の絶縁膜及び前記分離絶縁膜上の大部分に形成さ
れたSiN膜と、前記ゲート電極を挟んで前記基板上部
に形成されたソース・ドレイン領域と、前記第1の絶縁
膜、前記サイドウォール絶縁膜、前記分離絶縁膜及び前
記ソース・ドレイン領域の上方に形成されたコンタクト
ホールとを備え、前記コンタクトホール内の前記第1の
絶縁膜及び前記分離絶縁膜上に段差を有していることを
特徴としている(3)。A semiconductor device according to the present invention includes a substrate,
A gate insulating film and an isolation insulating film formed on the substrate,
A gate electrode formed on the gate insulating film, a first insulating film formed on the gate electrode and a sidewall insulating film formed in contact with a sidewall of the gate electrode, and the first insulating film And a SiN film formed on most of the isolation insulating film, source / drain regions formed on the substrate with the gate electrode sandwiched therebetween, the first insulating film, the sidewall insulating film, An isolation insulating film and a contact hole formed above the source / drain region are provided, and a step is formed on the first insulating film and the isolation insulating film in the contact hole. (3).
【0015】また本発明に係る半導体装置の製造方法
は、ゲート絶縁膜、第1の絶縁膜、サイドウォール絶縁
膜及び分離絶縁膜上にSiN膜を形成する工程、該Si
N膜上に第2の絶縁膜を形成する工程、及び前記第2の
絶縁膜、前記SiN膜、前記ゲート絶縁膜の順にエッチ
ングを行い、前記第1の絶縁膜、前記サイドウォール絶
縁膜、前記分離絶縁膜及びソース・ドレイン領域の上方
にコンタクトホールを形成する工程を含んでいることを
特徴としている(4)。In the method of manufacturing a semiconductor device according to the present invention, a step of forming a SiN film on the gate insulating film, the first insulating film, the sidewall insulating film and the isolation insulating film,
Forming a second insulating film on the N film, and etching the second insulating film, the SiN film, and the gate insulating film in this order to obtain the first insulating film, the sidewall insulating film, and It is characterized by including a step of forming a contact hole above the isolation insulating film and the source / drain regions (4).
【0016】コンタクトが確実にとれた集積度の高い半
導体装置の製造が難しいという課題を解決するため、発
明者等は、従来形成されているSiO2 よりなる分離絶
縁膜51、ゲート絶縁膜52、サイドウォール絶縁膜5
5及び第1の絶縁膜54と第2の絶縁膜56との間にエ
ッチングストッパーとしてSiN膜が形成された構造の
半導体装置について研究を行った。この半導体装置を製
造する場合、マスク合わせのマージンを大きくとってフ
ォトレジストを形成しても、SiO2 のSiNに対する
選択比を高めれば第1のSiO2 の絶縁膜54は前記S
iN膜により保護される。次に前記フォトレジストをマ
スクとし、SiNのSiO2 に対する選択比が高いエッ
チングにより、前記SiN膜を除去する。さらに前記フ
ォトレジストをマスクとし、SiO2 のSiに対する選
択比が高いエッチングにより、ゲート絶縁膜52を除去
する。この際、第1の絶縁膜54、分離絶縁膜51も同
時にエッチングされ、これらの上部には前記段差が形成
されることとなるが、第1の絶縁膜54及びサイドウォ
ール絶縁膜55によりゲート電極53が確実に絶縁され
るとともに、高濃度ソース・ドレイン領域の各両端部を
含んで確実にコンタクトホールが形成されることとな
る。In order to solve the problem that it is difficult to manufacture a highly integrated semiconductor device with reliable contact, the inventors of the present invention have formed a conventional isolation insulating film 51 of SiO 2 and a gate insulating film 52. Sidewall insulating film 5
5, and a semiconductor device having a structure in which a SiN film was formed as an etching stopper between the first insulating film 54 and the second insulating film 56 was studied. In the case of manufacturing this semiconductor device, even if a photoresist is formed with a large mask alignment margin, if the selection ratio of SiO 2 to SiN is increased, the first insulating film 54 of SiO 2 becomes the S-type.
It is protected by the iN film. Next, using the photoresist as a mask, the SiN film is removed by etching with a high selection ratio of SiN to SiO 2 . Further, using the photoresist as a mask, the gate insulating film 52 is removed by etching with a high selection ratio of SiO 2 to Si. At this time, the first insulating film 54 and the isolation insulating film 51 are also etched at the same time, and the step is formed above them, but the gate electrode is formed by the first insulating film 54 and the sidewall insulating film 55. 53 is surely insulated, and a contact hole is surely formed including both ends of the high concentration source / drain region.
【0017】そこで本発明者等は、SiO2 のSiNに
対する選択比が高いエッチングについて研究を行い、本
発明に係る半導体装置の製造方法及び半導体装置を完成
するに至った。Therefore, the present inventors have conducted research on etching having a high selection ratio of SiO 2 to SiN, and have completed the method of manufacturing a semiconductor device and the semiconductor device according to the present invention.
【0018】[0018]
【作用】本発明者等の調査によれば、ECRプラズマ装
置を用いて高密度のプラズマでフロロカーボン系ガスを
分解すると、発光スペクトルにより遊離F、Cの生成が
観察され、ガス種等を変えてF/C比を変化させると、
F/C比の値の低下にともなってプラズマ中の遊離Cの
発光強度が増加する。F/C比が2の場合の強度はF/
C比が4の場合の略4倍の強度である。試料上にこれら
により形成された膜が堆積する。この堆積膜をIR(赤
外分光分析)で分析すると、F/C比が3を超えるガス
の場合はCが略30%程度であり、F/C比が3以下の
ガスの場合はCが略45%となり、C含有率が多くな
る。これらの遊離F、Cがデポ膜としてSiO2 膜上に
堆積した場合、遊離CがSiとO2 との結合を切断して
O2 と化合し、遊離FがSiと化合することによりSi
O2 膜をエッチングする。一方、前記遊離F、Cがデポ
膜としてSiN膜上に堆積しても、遊離CはSiとNと
の結合を切断することが少ないため、SiN膜のエッチ
ングはあまり進行しない。したがってECRプラズマエ
ッチング装置を用い、エッチングガスにF/C比が3以
下のフロロカーボン系ガスを用いた場合、SiO2 膜を
SiN膜に対して高選択的にエッチングし得ることとな
る。According to the investigation by the present inventors, when the fluorocarbon-based gas is decomposed by high-density plasma using the ECR plasma device, generation of free F and C is observed by the emission spectrum, and the gas species etc. are changed. When the F / C ratio is changed,
The emission intensity of free C in plasma increases as the F / C ratio decreases. When the F / C ratio is 2, the strength is F /
The strength is approximately four times as strong as when the C ratio is 4. The film formed by these is deposited on the sample. When the deposited film is analyzed by IR (infrared spectroscopic analysis), C is about 30% when the gas has an F / C ratio of more than 3, and C when the gas has an F / C ratio of 3 or less. It becomes about 45%, and the C content rate increases. When these free F and C are deposited as a deposition film on the SiO 2 film, the free C breaks the bond between Si and O 2 to combine with O 2, and the free F combines with Si to form Si.
Etch the O 2 film. On the other hand, even if the free F and C are deposited as a deposition film on the SiN film, the free C rarely breaks the bond between Si and N, so that the etching of the SiN film does not proceed so much. Therefore, when an ECR plasma etching apparatus is used and a fluorocarbon-based gas having an F / C ratio of 3 or less is used as an etching gas, the SiO 2 film can be highly selectively etched with respect to the SiN film.
【0019】また、フロロカーボン系ガスに酸素を含む
ガスを混合すると、CとFとの遊離が促進され、さらに
一層SiO2 膜をSiN膜に対して高選択的にエッチン
グし得ることとなる。When a gas containing oxygen is mixed with the fluorocarbon-based gas, the liberation of C and F is promoted, and the SiO 2 film can be further highly selectively etched with respect to the SiN film.
【0020】また、ECRプラズマエッチング装置の反
応室に励磁コイルを設けてミラー的に磁場を形成する
と、磁界の発散度が緩和され、遊離Cがより効率よく試
料近傍に輸送されることとなる。When an exciting coil is provided in the reaction chamber of the ECR plasma etching apparatus to form a magnetic field like a mirror, the divergence of the magnetic field is relaxed, and free C is more efficiently transported to the vicinity of the sample.
【0021】本発明に係る半導体装置の製造方法(1)
によれば、C及びFから構成されるフロロカーボン系ガ
スの一種または二種以上からなるガス、または前記フロ
ロカーボン系ガスの一種または二種以上からなるガスに
O2 含有ガスまたはC含有ガスの少なくとも一種を添加
したガスであって、Cに対するFの比が3以下であるガ
スを、電子サイクロトロン共鳴(ECR)によりプラズ
マ化してエッチングを行うので、前記フロロカーボン系
ガスから遊離Cが多く生成されることとなり、SiO2
膜が前記遊離Cにより分解され、SiO2 膜がSiN膜
に対して高選択的にエッチングされることとなる。Method of manufacturing semiconductor device according to the present invention (1)
According to the above, a gas composed of one or more kinds of fluorocarbon-based gas composed of C and F, or at least one of an O 2 -containing gas and a C-containing gas in a gas composed of one or more kinds of the fluorocarbon-based gas. Since a gas having a ratio of F to C of 3 or less, which is a gas to which C is added, is converted into plasma by electron cyclotron resonance (ECR) for etching, a large amount of free C is generated from the fluorocarbon-based gas. , SiO 2
The film is decomposed by the free C, and the SiO 2 film is highly selectively etched with respect to the SiN film.
【0022】また上記半導体装置の製造方法(1)にお
いて、反応室内の磁場分布を調整すべく設けられた励磁
コイルにより、磁界の発散度を緩和してプラズマ輸送を
行う場合は、前記フロロカーボン系ガスから遊離Cがよ
り効率よく試料に輸送されることとなり、SiO2 膜の
分解が前記遊離Cによってより一層進み、SiO2 膜が
SiN膜に対して一層高選択的にエッチングされること
となる。In the method (1) for manufacturing a semiconductor device described above, in the case where plasma is transported by relaxing the magnetic field divergence by an exciting coil provided for adjusting the magnetic field distribution in the reaction chamber, the fluorocarbon-based gas is used. free C becomes to be transported more efficiently samples from more proceeds more degradation of the SiO 2 film by the free C, SiO 2 film is to be more highly selectively etched with respect to the SiN film.
【0023】また本発明に係る半導体装置(3)によれ
ば、前記第2の絶縁膜を除去する際、SiO2 のSiN
に対する選択比が高いエッチングを施せば前記第1の絶
縁膜、サイドウォール絶縁膜及び分離絶縁膜が前記Si
N膜で保護されることとなり、そのため、前記第1の絶
縁膜及びサイドウォール絶縁膜により前記ゲート電極が
確実に絶縁されることとなる。次にSiNのSiO2 に
対する選択比が高いエッチングを施して前記SiN膜、
ゲート絶縁膜を除去すれば、高濃度の前記ソース・ドレ
イン領域における各両端部を含んで前記コンタクトホー
ルが形成されることとなる。したがってコンタクトホー
ル形成のためのフォトレジストが比較的ルーズに形成さ
れても確実にコンタクトがとれることとなり、高い集積
度の半導体装置が容易に得られることとなる。According to the semiconductor device (3) of the present invention, when removing the second insulating film, SiN of SiO 2 is removed.
When the etching with a high selection ratio to Si is performed, the first insulating film, the sidewall insulating film, and the isolation insulating film become Si.
Since it is protected by the N film, the gate electrode is reliably insulated by the first insulating film and the sidewall insulating film. Next, the SiN film is subjected to etching with a high selection ratio of SiN to SiO 2 ,
By removing the gate insulating film, the contact hole is formed including both ends of the high-concentration source / drain region. Therefore, even if the photoresist for forming the contact hole is formed relatively loosely, the contact can be surely made, and the semiconductor device having a high degree of integration can be easily obtained.
【0024】本発明に係る半導体装置の製造方法(4)
によれば、前記第2の絶縁膜を除去する際、SiO2 の
SiNに対する選択比が高いエッチングを施せば記記第
1の絶縁膜、サイドウォール絶縁膜及び分離絶縁膜が前
記SiN膜で保護されることとなり、そのため前記第1
の絶縁膜及びサイドウォール絶縁膜により前記ゲート電
極が確実に絶縁されることとなる。次にSiNのSiO
2 に対する選択比が高いエッチングを施して前記SiN
膜、ゲート絶縁膜を除去すれば、高濃度の前記ソース・
ドレイン領域における各両端部を確実に含んで前記コン
タクトホールが形成されることとなる。したがってコン
タクトホール形成用のフォトレジストを比較的ルーズに
形成しても確実にコンタクトがとれることとなり、高い
集積度の半導体装置を容易に製造し得ることとなる。Method of manufacturing semiconductor device according to the present invention (4)
According to the above, when the second insulating film is removed, the first insulating film, the sidewall insulating film and the isolation insulating film are protected by the SiN film if etching with a high selection ratio of SiO 2 to SiN is performed. Therefore, the first
The gate electrode is reliably insulated by the insulating film and the sidewall insulating film. Next, SiN SiO
The above-mentioned SiN is formed by etching with a high selection ratio to 2
If the film and gate insulating film are removed, the high concentration of the source
The contact hole is formed so as to surely include both ends of the drain region. Therefore, even if the photoresist for forming the contact hole is formed relatively loosely, the contact can be surely made, and the semiconductor device having a high degree of integration can be easily manufactured.
【0025】[0025]
【実施例及び比較例】以下、本発明に係る半導体装置の
製造方法の実施例を図面に基づいて説明する。図1は本
発明に係る半導体装置の製造方法の実施例に用いられる
ECRプラズマエッチング装置を示した模式的断面図で
あり、図中11はプラズマ生成室を示している。プラズ
マ生成室11の上部壁11a中央部には石英ガラス板1
2aにより封止されたマイクロ波導入窓12が形成され
ており、マイクロ波導入窓12上部には導波管13の一
端が接続され、導波管13の他端にはマイクロ波発振器
14が接続されている。プラズマ生成室11及びこれに
接続された導波管13の一端部にわたり、これらを囲繞
する態様で、これらと同心状に励磁コイル24が配設さ
れており、励磁コイル24は図示しない直流電源に接続
されている。EXAMPLES AND COMPARATIVE EXAMPLES Examples of a semiconductor device manufacturing method according to the present invention will be described below with reference to the drawings. FIG. 1 is a schematic cross-sectional view showing an ECR plasma etching apparatus used in an embodiment of a method for manufacturing a semiconductor device according to the present invention, and 11 in the drawing shows a plasma generation chamber. The quartz glass plate 1 is provided at the center of the upper wall 11a of the plasma generation chamber 11.
A microwave introduction window 12 sealed by 2a is formed. One end of a waveguide 13 is connected to an upper portion of the microwave introduction window 12 and a microwave oscillator 14 is connected to the other end of the waveguide 13. Has been done. Exciting coils 24 are arranged concentrically with the plasma generating chamber 11 and the waveguide 13 connected to the plasma generating chamber 11 so as to surround the plasma generating chamber 11 and the waveguide 13 connected to the plasma generating chamber 11. It is connected.
【0026】プラズマ生成室11の下側には反応室15
が連設され、プラズマ生成室11と反応室15とは仕切
り板16により仕切られており、仕切り板16中央部に
はマイクロ波導入窓12と対向する位置にプラズマ引き
出し窓16aが形成されている。反応室15にはプラズ
マ引き出し窓16aと対向する位置に試料台17が配設
され、試料台17上面には試料である半導体基板25が
静電吸着等の手段により着脱可能に装着されている。試
料台17には電極18が埋設されており、電極18は高
周波電源20に接続され、高周波電源20には直流電源
21が接続され、直流電源21の一端は接地されてい
る。反応室15の下部側壁15bには排気管23aを介
して真空ポンプ23が接続され、また反応室15の上部
側壁15aにはガス導入管22が接続されており、エッ
チングガス26が反応室15に導入されるようになって
いる。A reaction chamber 15 is provided below the plasma generation chamber 11.
The plasma generation chamber 11 and the reaction chamber 15 are partitioned by a partition plate 16, and a plasma extraction window 16a is formed in the central portion of the partition plate 16 at a position facing the microwave introduction window 12. . A sample stage 17 is disposed in the reaction chamber 15 at a position facing the plasma extraction window 16a, and a semiconductor substrate 25, which is a sample, is detachably attached to the upper surface of the sample stage 17 by means of electrostatic adsorption or the like. An electrode 18 is embedded in the sample stage 17, the electrode 18 is connected to a high frequency power source 20, a direct current power source 21 is connected to the high frequency power source 20, and one end of the direct current power source 21 is grounded. A vacuum pump 23 is connected to the lower side wall 15b of the reaction chamber 15 via an exhaust pipe 23a, and a gas introduction pipe 22 is connected to the upper side wall 15a of the reaction chamber 15, and an etching gas 26 is fed into the reaction chamber 15. It is being introduced.
【0027】このように構成された装置を用いて試料2
5をエッチングする場合、まず試料25を試料台に置
き、直流電源21をオンして電極18に静電吸着させ
る。次に真空ポンプ23を駆動させ、プラズマ生成室1
1及び反応室15を所定の真空度に設定した後、エッチ
ングガス26を反応室15に導入して所定の圧力に設定
する。また励磁コイル24により磁界を形成しつつ、マ
イクロ波発振器14で発生させたマイクロ波を導波管1
3、マイクロ波導入窓12を通してプラズマ生成室11
へ導入する。マイクロ波に対して空洞共振器として働く
プラズマ生成室11では、マイクロ波放電で生成された
電子が励磁コイル24によって形成された磁界により螺
旋運動を行ない、例えば周波数が2.45GHzのマイ
クロ波に対して875Gaussの磁界が形成されてい
ると、電子はサイクロトロン共鳴し、多くの気体分子が
電離してプラズマを生成する。反応室15には励磁コイ
ル24により下方へ向うにしたがって磁束密度が低下す
る発散磁界が形成されており、生成された前記プラズマ
はこの発散磁界により試料25周辺に投射され、試料2
5表面がエッチングされる。またエッチングに際し、高
周波電源20により電極18に誘起されるバイアス電界
を試料25表面に作用させ、イオンの運動エネルギー、
運動方向を制御する。Sample 2 was prepared by using the apparatus thus constructed.
When etching 5, the sample 25 is first placed on the sample table, the DC power supply 21 is turned on, and the electrode 18 is electrostatically adsorbed. Next, the vacuum pump 23 is driven to drive the plasma generation chamber 1
After setting 1 and the reaction chamber 15 to a predetermined vacuum degree, the etching gas 26 is introduced into the reaction chamber 15 and set to a predetermined pressure. In addition, the microwave generated by the microwave oscillator 14 is applied to the waveguide 1 while forming a magnetic field by the exciting coil 24.
3. Plasma generation chamber 11 through microwave introduction window 12
Introduce to. In the plasma generation chamber 11 that acts as a cavity resonator for microwaves, the electrons generated by the microwave discharge perform a spiral motion due to the magnetic field formed by the exciting coil 24. For example, for microwaves with a frequency of 2.45 GHz, When a magnetic field of 875 Gauss is formed, electrons undergo cyclotron resonance, and many gas molecules are ionized to generate plasma. A divergent magnetic field whose magnetic flux density decreases as it goes downward is formed in the reaction chamber 15 by the exciting coil 24, and the generated plasma is projected to the periphery of the sample 25 by this divergent magnetic field and the sample 2
5 The surface is etched. Further, during etching, a bias electric field induced in the electrode 18 by the high frequency power source 20 is applied to the surface of the sample 25, so that the kinetic energy of ions,
Control the direction of movement.
【0028】次に実施例(1)として、図1に示した装
置を使用し、エッチングガス26にF/C比が3以下の
フロロカーボン系ガス(C2 F6 、C3 F8 、C4 F
8 )を用い、試料25におけるSiO2 膜、SiN膜の
エッチング速度を測定した結果について説明する。図2
に示したように、試料はSi基板30上にSiO2 膜3
3を形成し、このSiO2 膜33上面の一部にフォトレ
ジスト32を形成した試料25a(図2(a))と、S
i基板30上にSiN膜31を形成し、このSiN膜3
1上面の一部にフォトレジスト32を形成した試料25
b(図2(b))との2種類を用いた。また比較例とし
て、エッチングガス26にF/C比が4のCF4 を用い
た。またエッチングガス26は、それぞれ1種類ずつ用
い、かつ40sccmの流量で反応室15に供給し、圧
力を1mTorrに設定した。またマイクロ波パワーは
1kWを供給した。また試料25a、25b上のバイア
ス電界の調整は、フォトレジスト32に対するSiO2
膜33のエッチング速度比が略6になるように、高周波
電源20の高周波パワーを調節することによってエッチ
ングガス26の種類ごとに行った。Next, as Example (1), using the apparatus shown in FIG. 1, the etching gas 26 is a fluorocarbon-based gas (C 2 F 6 , C 3 F 8 , C 4) having an F / C ratio of 3 or less. F
The results of measuring the etching rates of the SiO 2 film and the SiN film in Sample 25 using 8 ) will be described. Figure 2
As shown in, the sample is a SiO 2 film 3 on the Si substrate 30.
3 is formed, and a sample 25a (FIG. 2A) in which a photoresist 32 is formed on a part of the upper surface of the SiO 2 film 33, and S
The SiN film 31 is formed on the i substrate 30 and the SiN film 3 is formed.
1. Sample 25 having photoresist 32 formed on a part of the upper surface
b (FIG. 2B) was used. As a comparative example, CF 4 having an F / C ratio of 4 was used as the etching gas 26. The etching gases 26 were used one by one, and were supplied to the reaction chamber 15 at a flow rate of 40 sccm, and the pressure was set to 1 mTorr. The microwave power supplied was 1 kW. Further, the bias electric field on the samples 25a and 25b is adjusted by adjusting the SiO 2 with respect to the photoresist 32.
The etching was performed for each type of etching gas 26 by adjusting the high frequency power of the high frequency power source 20 so that the etching rate ratio of the film 33 was about 6.
【0029】図3は実施例(1)及び比較例におけるエ
ッチング速度を測定した結果を示したグラフであり、図
中(a)はSiO2 膜33のエッチング速度、(b)は
SiN膜31のエッチング速度を示している。FIG. 3 is a graph showing the results of measuring the etching rate in Example (1) and Comparative Example. In FIG. 3, (a) shows the etching rate of the SiO 2 film 33 and (b) shows the SiN film 31. The etching rate is shown.
【0030】図3から明らかなように、図1に示した装
置を用い、エッチングガス26にF/C比が3を超える
ガスを用いた比較例の場合、SiN膜31に対するSi
O2膜33のエッチング速度比は低いものであった。他
方、F/C比が3以下のガスを用いた実施例(1)の場
合、SiO2 膜33のエッチング速度を300〜450
nm/minに早めることができ、また、SiN膜31
のエッチング速度を70〜30nm/minに抑えるこ
とができた。このように実施例(1)によれば、SiN
膜31に対するSiO2 膜33のエッチング速度比、す
なわち選択比を4〜15にすることができ、SiO2 の
大きなエッチング速度と高選択性とを実現することがで
きた。なお圧力が0.2〜5.0mTorrの範囲で、
略同様の結果が得られた。As is clear from FIG. 3, in the case of the comparative example using the apparatus shown in FIG. 1 and using the gas having the F / C ratio of more than 3 as the etching gas 26, the SiN film 31 with respect to Si
The etching rate ratio of the O 2 film 33 was low. On the other hand, in the case of the embodiment (1) using the gas having the F / C ratio of 3 or less, the etching rate of the SiO 2 film 33 is 300 to 450.
nm / min, and the SiN film 31
It was possible to suppress the etching rate to 70 to 30 nm / min. Thus, according to Example (1), SiN
The etching rate ratio of the SiO 2 film 33 to the film 31, that is, the selection ratio can be set to 4 to 15, and a large etching rate of SiO 2 and high selectivity can be realized. In addition, in the pressure range of 0.2 to 5.0 mTorr,
Almost similar results were obtained.
【0031】この結果から明らかなように、実施例
(1)に係る半導体装置の製造方法では、フロロカーボ
ン系ガスであって、Cに対するFの比が3以下であるC
4 F8 、C3 F8 、C2 F6 ガスを、ECRによりプラ
ズマ化してエッチングを行うので、C4 F8 、C3 F
8 、C2 F6 ガスから遊離Cを多く生成させることがで
き、SiO2 膜33をこの遊離Cにより効率的に分解す
ることができ、SiO2 膜33をSiN膜31に対して
高選択的にエッチングすることができる。As is clear from this result, in the method of manufacturing the semiconductor device according to the embodiment (1), the fluorocarbon-based gas has a ratio of F to C of 3 or less.
Since 4 F 8 , C 3 F 8 and C 2 F 6 gases are converted into plasma by ECR for etching, C 4 F 8 , C 3 F
8 , a large amount of free C can be generated from the C 2 F 6 gas, the SiO 2 film 33 can be efficiently decomposed by the free C, and the SiO 2 film 33 is highly selective with respect to the SiN film 31. Can be etched.
【0032】また実施例(2)として、図1に示した装
置を使用し、エッチングガス26にF/C比が3以下の
CF4 +CO(一酸化炭素)を用い、試料25における
SiO2 膜、SiN膜のエッチング速度を測定した結果
について説明する。試料は図2に示した2種類の試料2
5a、25bを用い、エッチングガス26は流量が40
sccmのCF4 に、流量がそれぞれ20、30、40
sccmのCOを混合し、F/C比を3以下に調整した
ものを用いた。また比較例として、40sccmのCF
4 に、流量がそれぞれ10、0sccmのCOを混合
し、F/C比が3を超えるように調整したものを用い
た。また圧力はいずれの場合も1mTorrに設定し、
マイクロ波パワーは1kWを供給した。また試料25
a、25b上のバイアス電界の調整は、フォトレジスト
32に対するSiO2 膜33のエッチング速度比が略6
になるように、高周波電源20の高周波パワーを調節す
ることによってエッチングガス26の混合比ごとに行っ
た。As Example (2), the apparatus shown in FIG. 1 was used, and CF 4 + CO (carbon monoxide) with an F / C ratio of 3 or less was used as the etching gas 26, and the SiO 2 film in Sample 25 was used. The result of measuring the etching rate of the SiN film will be described. The samples are the two types of sample 2 shown in FIG.
5a and 25b, and the etching gas 26 has a flow rate of 40
The flow rate is 20, 30, and 40 in sccm of CF 4 , respectively.
A mixture of sccm of CO and an F / C ratio adjusted to 3 or less was used. As a comparative example, 40 sccm CF
4 was mixed with CO at flow rates of 10 and 0 sccm and adjusted so that the F / C ratio exceeded 3. Moreover, the pressure is set to 1 mTorr in any case,
Microwave power supplied was 1 kW. Sample 25
The adjustment of the bias electric field on a and 25b is performed by adjusting the etching rate ratio of the SiO 2 film 33 to the photoresist 32 to about 6
The high frequency power of the high frequency power source 20 was adjusted so as to be as follows.
【0033】図4は実施例(2)及び比較例におけるエ
ッチング速度を測定した結果を示したグラフであり、図
中(a)はSiO2 膜33のエッチング速度、(b)は
SiN膜31のエッチング速度を示している。FIG. 4 is a graph showing the results of measuring the etching rate in Example (2) and Comparative Example. In FIG. 4, (a) shows the etching rate of the SiO 2 film 33 and (b) shows the SiN film 31. The etching rate is shown.
【0034】図4から明らかなように、図1に示した装
置を用い、エッチングガス26にF/C比が3を超える
混合ガスを用いた比較例の場合、SiN膜31に対する
SiO2 膜33のエッチング速度比は低いものであっ
た。他方、F/C比が3以下の混合ガスを用いた実施例
(2)の場合、SiO2 膜33のエッチング速度を23
0〜280nm/minに早めることができ、また、S
iN膜31のエッチング速度を70〜20nm/min
に抑えることができた。このように実施例(2)によれ
ば、SiN膜31に対するSiO2 膜33のエッチング
速度比を3〜14にすることができ、SiO2 の大きな
エッチング速度と高選択性とを実現することができた。
なお0.2〜5.0mTorrの圧力範囲で、略同様の
結果が得られた。As is apparent from FIG. 4, in the case of the comparative example using the apparatus shown in FIG. 1 and using the mixed gas having the F / C ratio of more than 3 as the etching gas 26, the SiO 2 film 33 with respect to the SiN film 31 is used. The etching rate ratio was low. On the other hand, in the case of the embodiment (2) using the mixed gas having the F / C ratio of 3 or less, the etching rate of the SiO 2 film 33 is set to 23.
It can be accelerated to 0 to 280 nm / min.
The etching rate of the iN film 31 is 70 to 20 nm / min.
I was able to suppress it. As described above, according to the embodiment (2), the etching rate ratio of the SiO 2 film 33 to the SiN film 31 can be set to 3 to 14, and a large etching rate of SiO 2 and high selectivity can be realized. did it.
Note that substantially the same result was obtained in the pressure range of 0.2 to 5.0 mTorr.
【0035】この結果から明らかなように、実施例
(2)に係る半導体装置の製造方法では、フロロカーボ
ン系ガスのCF4 にCOを添加したガスであって、Cに
対するFの比が3以下であるガスを、ECRによりプラ
ズマ化してエッチングを行うので、CF4 とCOとの混
合ガスから遊離Cを多く生成させることができ、SiO
2膜33をこの遊離Cにより効率的に分解することがで
き、SiO2 膜33をSiN膜31に対して高選択的に
エッチングすることができる。As is clear from this result, in the semiconductor device manufacturing method according to the embodiment (2), the fluorocarbon gas CF 4 is a gas in which CO is added, and the ratio of F to C is 3 or less. Since a certain gas is converted into plasma by ECR for etching, a large amount of free C can be generated from a mixed gas of CF 4 and CO.
The 2 film 33 can be efficiently decomposed by this free C, and the SiO 2 film 33 can be highly selectively etched with respect to the SiN film 31.
【0036】次に実施例(3)として、図1に示した装
置を使用し、エッチングガス26にF/C比が3以下の
フロロカーボン系ガスを用い、図5に示した半導体装置
を製造する方法について説明する。図5は、実施例
(3)のLDD構造を有するMOSトランジスタを形成
する半導体装置の製造工程において、コンタクトホール
を形成する前後の工程の状態を模式的に示した部分断面
図であり、(a)はコンタクトホールを形成する前の状
態、(b)は形成途中の状態、(c)は形成後の状態を
示している。図中50はSi基板を示しており、シリコ
ン基板50上部には低濃度ソース・ドレイン領域57
a、58a、高濃度ソース・ドレイン領域57b、58
bが形成され、Si基板50上にはSiO2 より成る分
離絶縁膜51、ゲート絶縁膜52、ゲート電極53、サ
イドウォール絶縁膜55及び第1の絶縁膜54が形成さ
れており、第1の絶縁膜54はゲート絶縁膜52の厚さ
にさらに電気的特性を保持し得る厚さを加えた厚さを有
して形成されている。またSiO2 より成る分離絶縁膜
51、ゲート絶縁膜52、第1の絶縁膜54及びサイド
ウォール絶縁膜55上には厚さが略1000ÅのSiN
膜61が形成されており、SiN膜61上にはSiO2
より成る第2の絶縁膜56が形成されている。さらに、
第2の絶縁膜56上におけるマスク合わせのマージンを
大きくとった、フォトレジスト62が形成されている
(図5(a))。As Example (3), the semiconductor device shown in FIG. 5 is manufactured by using the apparatus shown in FIG. 1 and using a fluorocarbon-based gas having an F / C ratio of 3 or less as the etching gas 26. The method will be described. FIG. 5 is a partial cross-sectional view schematically showing states of steps before and after forming a contact hole in a manufacturing process of a semiconductor device for forming a MOS transistor having an LDD structure according to the embodiment (3). ) Indicates a state before forming the contact hole, (b) indicates a state in the middle of forming, and (c) indicates a state after forming. In the figure, reference numeral 50 denotes a Si substrate, and a low concentration source / drain region 57 is provided on the silicon substrate 50.
a, 58a, high-concentration source / drain regions 57b, 58
b, the isolation insulating film 51 made of SiO 2 , the gate insulating film 52, the gate electrode 53, the sidewall insulating film 55, and the first insulating film 54 are formed on the Si substrate 50. The insulating film 54 is formed to have a thickness obtained by adding a thickness capable of maintaining electrical characteristics to the thickness of the gate insulating film 52. On the isolation insulating film 51 made of SiO 2 , the gate insulating film 52, the first insulating film 54 and the sidewall insulating film 55, SiN having a thickness of about 1000Å is formed.
A film 61 is formed, and SiO 2 is formed on the SiN film 61.
A second insulating film 56 made of is formed. further,
A photoresist 62 having a large mask alignment margin on the second insulating film 56 is formed (FIG. 5A).
【0037】次に図1に示した装置を使用し、エッチン
グガス26にF/C比が3以下のフロロカーボン系ガス
を用い、フォトレジスト62をマスクとしてSiO2 よ
り成る第2の絶縁膜56をSiN膜61に対し高選択的
にエッチング除去する(図5(b))。さらに、エッチ
ングガス26に周知のCHF3 、CF4 +H2 、CH2
F2 等のSiN/SiO2 選択比が略2のガスを用い、
フォトレジスト62をマスクとしてSiN膜61を選択
的にエッチング除去する。なおSiN膜61をエッチン
グする場合、リアクティブエッチング(RIE)により
CHF3 、CHF3 +CF4 等を用いてエッチングして
もよく、また等方性エッチングによりCF4 +O2 、S
F6 +O2 等を用いてエッチングしてもよい。その後、
ゲート絶縁膜52をエッチング除去してコンタクトホー
ル63を形成した(図5(c))。Next, using the apparatus shown in FIG. 1, a fluorocarbon-based gas having an F / C ratio of 3 or less is used as the etching gas 26, and the second insulating film 56 made of SiO 2 is formed using the photoresist 62 as a mask. The SiN film 61 is removed by etching with high selectivity (FIG. 5B). Further, well-known CHF 3 , CF 4 + H 2 , and CH 2 are used as the etching gas 26.
Using a gas such as F 2 having a SiN / SiO 2 selectivity of about 2,
The SiN film 61 is selectively removed by etching using the photoresist 62 as a mask. When etching the SiN film 61, CHF 3 , CHF 3 + CF 4 or the like may be used for etching by reactive etching (RIE), or CF 4 + O 2 , S by isotropic etching.
F 6 + O 2, etc. may be etched using. afterwards,
The gate insulating film 52 was removed by etching to form a contact hole 63 (FIG. 5C).
【0038】図5(c)に示したように、実施例(3)
係る半導体装置では、第1の絶縁膜54及び分離絶縁膜
51上の大部分に形成されたSiN膜61と、第1の絶
縁膜54、サイドウォール絶縁膜55、分離絶縁膜51
及び高濃度ソース・ドレイン領域57b、58bの上方
に形成されたコンタクトホール63とを備えているの
で、第2の絶縁膜56を除去する際、SiO2 のSiN
に対する選択比が高いエッチングを施せば第1の絶縁膜
54、サイドウォール絶縁膜55及び分離絶縁膜51を
SiN膜61で保護することができる。そのため、第1
の絶縁膜54及びサイドウォール絶縁膜55によりゲー
ト電極53を確実に絶縁することができるとともに、高
濃度のソース・ドレイン領域57b、58bにおける各
両端部を確実に含んでコンタクトホール63を形成する
ことができる。また第2の絶縁膜56を除去した後、S
iNのSiO2 に対する選択比が高いエッチングを施し
てSiN膜61、ゲート絶縁膜52を除去する際、第1
の絶縁膜54、サイドウォール絶縁膜55、分離絶縁膜
51も同時にエッチングされる。このとき、第1の絶縁
膜54、分離絶縁膜51上に段差64a、64bが形成
されるが、第1の絶縁膜54がゲート絶縁膜52とエッ
チングマージンとを含んで十分に厚く形成されいるの
で、ゲート電極53の特性が保持される。このようにフ
ォトレジスト62のマスク合わせを比較的ルーズに行な
っても確実にコンタクトをとることができ、ゲート電極
53の特性を損なうことなく高い集積度の半導体装置を
容易に得ることができる。As shown in FIG. 5C, the embodiment (3) is used.
In such a semiconductor device, the SiN film 61 formed on most of the first insulating film 54 and the isolation insulating film 51, the first insulating film 54, the sidewall insulating film 55, and the isolation insulating film 51.
And the contact hole 63 formed above the high-concentration source / drain regions 57b and 58b. Therefore, when removing the second insulating film 56, SiN of SiO 2 is used.
The first insulating film 54, the sidewall insulating film 55, and the isolation insulating film 51 can be protected by the SiN film 61 by performing etching having a high selection ratio with respect to. Therefore, the first
The gate electrode 53 can be surely insulated by the insulating film 54 and the side wall insulating film 55, and the contact hole 63 can be formed so as to surely include both ends of the high-concentration source / drain regions 57b and 58b. You can After removing the second insulating film 56, S
When the SiN film 61 and the gate insulating film 52 are removed by performing etching with a high selection ratio of iN to SiO 2 , the first
The insulating film 54, the sidewall insulating film 55, and the isolation insulating film 51 are simultaneously etched. At this time, the steps 64a and 64b are formed on the first insulating film 54 and the isolation insulating film 51, but the first insulating film 54 is formed sufficiently thick including the gate insulating film 52 and the etching margin. Therefore, the characteristics of the gate electrode 53 are retained. As described above, even if the mask alignment of the photoresist 62 is performed relatively loosely, the contact can be surely made, and a semiconductor device having a high degree of integration can be easily obtained without impairing the characteristics of the gate electrode 53.
【0039】また実施例(3)に係る半導体装置の製造
方法では、ゲート絶縁膜52、第1の絶縁膜54、サイ
ドウォール絶縁膜55及び分離絶縁膜51上にSiN膜
61を形成する工程、SiN膜61上に第2の絶縁膜5
6を形成する工程、及び第2の絶縁膜56、SiN膜6
1、ゲート絶縁膜52の順にエッチングを行い、第1の
絶縁膜54、サイドウォール絶縁膜55、分離絶縁膜5
1及び高濃度ソース・ドレイン領域57b、58bの上
方にコンタクトホール63を形成する工程を含んでいる
ので、SiO2 より成る第2の絶縁膜56を除去する
際、SiO2 のSiNに対する選択比が高いエッチング
を施すことにより第1の絶縁膜54、サイドウォール絶
縁膜55及び分離絶縁膜51をSiN膜61で保護する
ことができる。そのため、ゲート絶縁膜52を除去する
際においても所要の絶縁膜厚さを確保することができ、
第1の絶縁膜54及びサイドウォール絶縁膜55により
ゲート電極53を確実に絶縁することができるととも
に、高濃度ソース・ドレイン領域57b、58bにおけ
る各両端部を確実に含んでコンタクトホール63を形成
することができる。したがってフォトレジスト62のマ
スク合わせを比較的ルーズに行っても確実にコンタクト
をとることができ、高い集積度の半導体装置を容易に製
造することができる。In the method of manufacturing a semiconductor device according to the embodiment (3), the step of forming the SiN film 61 on the gate insulating film 52, the first insulating film 54, the sidewall insulating film 55 and the isolation insulating film 51, The second insulating film 5 is formed on the SiN film 61.
6, the second insulating film 56, the SiN film 6
1. The gate insulating film 52 is etched in this order to form a first insulating film 54, a sidewall insulating film 55, and an isolation insulating film 5.
1 and the step of forming the contact hole 63 above the high-concentration source / drain regions 57b and 58b are included. Therefore, when the second insulating film 56 made of SiO 2 is removed, the selection ratio of SiO 2 to SiN is set. By performing high etching, the first insulating film 54, the sidewall insulating film 55, and the isolation insulating film 51 can be protected by the SiN film 61. Therefore, the required insulating film thickness can be secured even when the gate insulating film 52 is removed,
The gate electrode 53 can be surely insulated by the first insulating film 54 and the sidewall insulating film 55, and the contact hole 63 is formed so as to surely include both ends of the high concentration source / drain regions 57b and 58b. be able to. Therefore, even if the mask alignment of the photoresist 62 is performed relatively loosely, the contact can be surely made, and the semiconductor device having a high degree of integration can be easily manufactured.
【0040】図6は本発明に係る半導体装置の製造方法
の実施例(4)に用いたECRプラズマエッチング装置
を示した模式的断面図であり、図中15は反応室を示し
ている。反応室15の外周部には励磁コイル27が周設
され、反応室15に配設された試料台17の下方には励
磁コイル28が周設されており、励磁コイル27、28
は図示しない直流電源に接続されている。その他の構成
は図1に示した装置と同様であるため、ここではその詳
細な説明は省略する。FIG. 6 is a schematic sectional view showing an ECR plasma etching apparatus used in an embodiment (4) of the method for manufacturing a semiconductor device according to the present invention, and 15 in the drawing shows a reaction chamber. An excitation coil 27 is provided around the outer periphery of the reaction chamber 15, and an excitation coil 28 is provided below the sample table 17 arranged in the reaction chamber 15.
Is connected to a DC power supply (not shown). Since other configurations are similar to those of the apparatus shown in FIG. 1, detailed description thereof will be omitted here.
【0041】このように構成された装置を用いて試料台
17上に載置された試料25をエッチングする場合、ま
ず真空ポンプ23を駆動させ、プラズマ生成室11及び
反応室15を所定の真空度に設定した後、エッチングガ
ス26を反応室15に導入して所定の圧力に設定する。
また励磁コイル24により磁界を形成しつつ、マイクロ
波発振器14で発生させたマイクロ波を導波管13、マ
イクロ波導入窓12を通してプラズマ生成室11へ導入
する。マイクロ波に対して空洞共振器として働くプラズ
マ生成室11では、マイクロ波放電で生成された電子が
励磁コイル24によって形成された磁界により螺旋運動
を行ない、例えば周波数が2.45GHzのマイクロ波
に対して875Gaussの磁界が形成されていると、
電子はサイクロトロン共鳴し、多くの気体分子が電離し
てプラズマを生成する。さらに図示しない直流電源より
励磁コイル27、28に通電して反応室15にミラー的
に磁場を形成し、励磁コイル24で生じる磁界の発散度
を緩和することにより、生成した前記プラズマを高密度
状態で試料25に投射してエッチング処理を施す。ま
た、高周波電源20により電極18に誘起されるバイア
ス電界を試料25表面に作用させ、イオンの運動エネル
ギー、運動方向を制御する。When etching the sample 25 placed on the sample table 17 using the apparatus configured as described above, first, the vacuum pump 23 is driven to move the plasma generation chamber 11 and the reaction chamber 15 to a predetermined vacuum degree. Then, the etching gas 26 is introduced into the reaction chamber 15 and set to a predetermined pressure.
Further, the microwave generated by the microwave oscillator 14 is introduced into the plasma generation chamber 11 through the waveguide 13 and the microwave introduction window 12 while forming a magnetic field by the exciting coil 24. In the plasma generation chamber 11 that acts as a cavity resonator for microwaves, the electrons generated by the microwave discharge perform a spiral motion due to the magnetic field formed by the exciting coil 24. For example, for microwaves with a frequency of 2.45 GHz, When a magnetic field of 875 Gauss is formed,
The electrons undergo cyclotron resonance, and many gas molecules are ionized to generate plasma. Further, by energizing the exciting coils 27 and 28 from a DC power source (not shown) to form a mirror-like magnetic field in the reaction chamber 15 and relaxing the divergence of the magnetic field generated in the exciting coil 24, the generated plasma is in a high density state. Then, the sample 25 is projected and subjected to etching treatment. Further, a bias electric field induced in the electrode 18 by the high frequency power source 20 is applied to the surface of the sample 25 to control the kinetic energy and the moving direction of the ions.
【0042】次に実施例(4)として、図6に示した装
置を使用し、エッチングガス26にC4 F8 +O2 を用
い、励磁コイル27に直流電流(24〜32A)を通電
してミラー的に磁場を形成した場合、試料25における
SiO2 膜のエッチング速度、対Si選択比を測定した
結果について説明する。試料には図2に示した2種類の
試料25a、25bを用い、またエッチングガス26は
F/C比が2のC4 F8 (40sccm)にO2 (12
sccm)を混合したものを用い、圧力を1mTorr
に設定した。またマイクロ波パワーは1kWを供給し
た。また試料25a、25b上のバイアス電界の調整
は、フォトレジスト32に対するSiO2 膜33のエッ
チング速度比が略6になるように、高周波電源20の高
周波パワーを調節することによってミラー的に磁場強度
を変えるごとに行った。Next, as Example (4), the apparatus shown in FIG. 6 was used, C 4 F 8 + O 2 was used as the etching gas 26, and a direct current (24 to 32 A) was passed through the exciting coil 27. The results of measuring the etching rate of the SiO 2 film in Sample 25 and the selection ratio to Si when a magnetic field is formed in a mirror manner will be described. Two kinds of samples 25a and 25b shown in FIG. 2 are used as the samples, and the etching gas 26 is C 4 F 8 (40 sccm) having an F / C ratio of 2 and O 2 (12
sccm) mixed with a pressure of 1 mTorr
Set to. The microwave power supplied was 1 kW. Further, the bias electric field on the samples 25a and 25b is adjusted by adjusting the high frequency power of the high frequency power supply 20 so that the etching rate ratio of the SiO 2 film 33 to the photoresist 32 is approximately 6, and the magnetic field strength is mirrored. I went every time I changed.
【0043】図7は励磁コイル27に直流電流を流し、
試料台17上の略中心部における磁場の強度、SiO2
のエッチング速度、対SiN選択比を測定した結果を示
したグラフである。図7から明らかなように、試料台1
7上の略中心部における磁場の強度を略320〜380
Gaussにすると、SiO2 膜33のエッチング速度
は速く、かつSiN膜31に対するSiO2 膜33のエ
ッチング速度比を10〜25にすることができた。In FIG. 7, a direct current is passed through the exciting coil 27,
The strength of the magnetic field at approximately the center of the sample table 17, SiO 2
5 is a graph showing the results of measuring the etching rate and the SiN selectivity ratio of FIG. As is clear from FIG. 7, the sample table 1
7, the magnetic field strength in the approximate center is about 320 to 380.
With Gauss, the etching rate of the SiO 2 film 33 was high, and the etching rate ratio of the SiO 2 film 33 to the SiN film 31 could be 10 to 25.
【0044】この結果から明らかなように、実施例
(4)に係る半導体装置の製造法では、F/C比が3以
下のC4 F8 にO2 を混合したガスをECRによりプラ
ズマ化し、かつ反応室15内の磁場分布を調整すべく設
けられた励磁コイル27により、磁界の発散度を緩和し
てプラズマ輸送を行っているので、遊離Cをより効率よ
く輸送することができ、SiO2 膜をこの遊離Cによっ
てより一層効率的に分解することができ、SiO2 膜3
3をSiN膜31に対してさらに一層高選択的にエッチ
ングすることができる。As is clear from this result, in the method of manufacturing a semiconductor device according to the embodiment (4), a gas obtained by mixing O 2 with C 4 F 8 having an F / C ratio of 3 or less is turned into plasma by ECR, In addition, since the excitation coil 27 provided to adjust the magnetic field distribution in the reaction chamber 15 relaxes the divergence of the magnetic field to perform plasma transportation, free C can be transported more efficiently, and SiO 2 The film can be decomposed more efficiently by this free C, and the SiO 2 film 3
3 can be etched more highly selectively with respect to the SiN film 31.
【0045】なお実施例(2)では、CF4 ガスとCO
ガスを混合したが、別の実施例ではフロロカーボンガス
としてC2 F6 、C3 F8 、C4 F8 等を用い、炭素含
有ガス及び酸素含有ガスとしてCO2 、O2 等を用いて
も、実施例(2)の場合と略同様の効果を得ることがで
きる。In the embodiment (2), CF 4 gas and CO
Although the gases were mixed, in another embodiment, C 2 F 6 , C 3 F 8 , C 4 F 8 or the like may be used as the fluorocarbon gas, and CO 2 , O 2 or the like may be used as the carbon-containing gas and the oxygen-containing gas. It is possible to obtain substantially the same effect as in the case of the embodiment (2).
【0046】また実施例(3)では、図1に示した装置
を用いたが、別の実施例では図6に示した装置を用いて
も、実施例(3)の場合と略同様の効果を得ることがで
きる。Further, in the embodiment (3), the apparatus shown in FIG. 1 is used, but in another embodiment, even if the apparatus shown in FIG. 6 is used, the same effect as in the case of the embodiment (3) is obtained. Can be obtained.
【0047】また実施例(4)では、励磁コイル27
(図6)を用いたが、励磁コイル28(図6)を用いて
も、実施例(4)の場合と略同様の効果を得ることがで
きる。Further, in the embodiment (4), the exciting coil 27
Although (FIG. 6) is used, substantially the same effect as in the case of the embodiment (4) can be obtained by using the exciting coil 28 (FIG. 6).
【0048】なお、実施例(1)、実施例(2)、実施
例(3)、実施例(4)ではコンタクトホールを形成す
る場合について説明したが、必ずしもコンタクトホール
の形成に限られたものではなく、SiO2 膜とSiN膜
との多層構成で、SiO2 膜/SiN膜の高選択比エッ
チングが要求される構造に適用してもよい。このよう
に、また、SiO2 のSiNに対する選択比が上がるこ
とにより、高集積化を図るうえで有効なその他の工程を
採用することが可能となり、より高い集積度の半導体装
置の製造が可能となる。Although the case where the contact hole is formed has been described in the embodiment (1), the embodiment (2), the embodiment (3) and the embodiment (4), it is not limited to the formation of the contact hole. rather, a multilayer structure of the SiO 2 film and the SiN film may be applied to a structure in which high selectivity etching of the SiO 2 film / SiN film is required. As described above, and because the selection ratio of SiO 2 to SiN is increased, it is possible to adopt another process effective for achieving high integration, and it is possible to manufacture a semiconductor device with higher integration. Become.
【0049】[0049]
【発明の効果】以上詳述したように本発明に係る半導体
装置の製造方法(1)にあっては、炭素及びフッ素から
構成されるフロロカーボン系ガスの一種または二種以上
からなるガス、または前記フロロカーボン系ガスの一種
または二種以上からなるガスに酸素含有ガスまたは炭素
含有ガスの少なくとも一種を添加したガスであって、炭
素に対するフッ素の比が3以下であるガスを、ECRに
よりプラズマ化してエッチングを行うので、前記フロロ
カーボン系ガスから遊離Cを多く生成させることがで
き、SiO2 膜を前記遊離Cにより分解することがで
き、SiN膜に対してSiO2 膜をより一層高選択的に
エッチングすることができる。As described in detail above, in the method (1) for manufacturing a semiconductor device according to the present invention, one or two or more kinds of fluorocarbon type gas composed of carbon and fluorine, or the above A gas obtained by adding at least one of an oxygen-containing gas or a carbon-containing gas to a gas composed of one or more fluorocarbon-based gases and having a ratio of fluorine to carbon of 3 or less is converted into plasma by ECR and etched. since the, the fluorocarbon can be generated many free C from a gas, a SiO 2 film can be decomposed by the liberated C, further highly selectively etched more of the SiO 2 film relative to the SiN film be able to.
【0050】また上記半導体装置(1)の製造方法にお
いて、反応室内の磁場分布を調整すべく設けられた励磁
コイルにより、磁界の発散度を緩和してプラズマ輸送を
行う場合は、生成した前記遊離Cをより一層効率的に輸
送することができ、SiO2膜を前記遊離Cによってよ
り一層分解することができ、SiN膜に対してSiO2
膜をさらに一層高選択的にエッチングすることができ
る。In the method of manufacturing the semiconductor device (1), when the plasma is transported by relaxing the divergence of the magnetic field by the exciting coil provided for adjusting the distribution of the magnetic field in the reaction chamber, the generated liberation is generated. It can be transported more efficiently and C, can be further decomposed more of the SiO 2 film by the free C, SiO 2 relative to SiN film
The film can be etched even more selectively.
【0051】また本発明に係る半導体装置(3)にあっ
ては、前記第2の絶縁膜を除去する際、SiO2 のSi
Nに対する選択比が高いエッチングを施せば、前記第1
の絶縁膜及び分離絶縁膜を前記SiN膜で保護すること
ができ、そのため前記ゲート電極を前記第1の絶縁膜及
びサイドウォール絶縁膜により確実に絶縁することがで
きる。次にSiNのSiO2 に対する選択比が高いエッ
チングを施して前記SiN膜、ゲート絶縁膜を除去すれ
ば、高濃度の前記ソース・ドレイン領域における各両端
部にを含んで、前記コンタクトホールを形成することが
できる。したがってコンタクトホール形成のためのフォ
トレジストを比較的ルーズに形成しても確実にコンタク
トをとることができ、高い集積度の半導体を容易に得る
ことができる。In the semiconductor device (3) according to the present invention, when removing the second insulating film, Si of SiO 2 is used.
If etching with a high selection ratio to N is performed, the first
The insulating film and the isolation insulating film can be protected by the SiN film, so that the gate electrode can be reliably insulated by the first insulating film and the sidewall insulating film. Then, the SiN film and the gate insulating film are removed by performing etching having a high selection ratio of SiN to SiO 2 to form the contact hole including both end portions of the high-concentration source / drain region. be able to. Therefore, even if the photoresist for forming the contact hole is formed relatively loosely, the contact can be surely made, and the semiconductor having a high degree of integration can be easily obtained.
【0052】また本発明に係る半導体の製造方法(4)
にあっては、前記第2の絶縁膜を除去する際、SiO2
膜のSiNに対する選択比が高いエッチングを施せば、
前記第1の絶縁膜、サイドウォール絶縁膜及び分離絶縁
膜を前記SiN膜で保護することができ、そのため前記
第1の絶縁膜及びサイドウォール絶縁膜により前記ゲー
ト電極を絶縁することができる。次にSiNのSiO2
に対する選択比が高いエッチングを施して前記SiN
膜、ゲート絶縁膜を除去すれば、高濃度の前記ソース・
ドレイン領域におけ高濃度の前記ソース・ドレイン領域
における各両端部を確実に含んで前記コンタクトホール
を形成することができる。したがってコンタクトホール
形成のためのフォトレジストを比較的ルーズに形成して
も確実にコンタクトをとることができ、高い集積度の半
導体装置を容易に製造することができる。 また、Si
O2 のSiNに対する選択比が上がることにより、高集
積化を図るうえで有効なその他の工程を採用することが
可能となり、より高い集積度の半導体装置の製造が可能
となる。A method of manufacturing a semiconductor according to the present invention (4)
In this case, when removing the second insulating film, SiO 2
If the film is etched with a high selectivity to SiN,
The first insulating film, the sidewall insulating film, and the isolation insulating film can be protected by the SiN film, so that the gate electrode can be insulated by the first insulating film and the sidewall insulating film. Then SiN SiO 2
The SiN having a high selection ratio to
If the film and gate insulating film are removed, the high concentration of the source
The contact hole can be formed so as to surely include both ends of the source / drain region having a high concentration in the drain region. Therefore, even if the photoresist for forming the contact hole is formed relatively loosely, the contact can be surely made, and the semiconductor device having a high degree of integration can be easily manufactured. Also, Si
By increasing the selection ratio of O 2 to SiN, it becomes possible to adopt other steps effective in achieving high integration, and it becomes possible to manufacture a semiconductor device having a higher degree of integration.
【図1】本発明に係る半導体装置の製造方法の実施例に
用いられるECRプラズマエッチング装置を示した模式
的断面図である。FIG. 1 is a schematic cross-sectional view showing an ECR plasma etching apparatus used in an example of a method for manufacturing a semiconductor device according to the present invention.
【図2】実施例に用いられる2種類の試料を示した摸式
的断面図であり、(a)はSi基板上にSiO2 膜を形
成し、このSiO2 膜上面の一部にフォトレジストを形
成したもの、(b)はSi基板上にSiN膜を形成し、
このSiN膜上面の一部にフォトレジストを形成したも
のを示している。FIG. 2 is a schematic cross-sectional view showing two kinds of samples used in Examples, (a) shows a SiO 2 film formed on a Si substrate, and a photoresist is formed on a part of the upper surface of the SiO 2 film. (B) has a SiN film formed on a Si substrate,
This shows a photoresist formed on a part of the upper surface of the SiN film.
【図3】実施例(1)及び比較例におけるエッチング速
度を測定した結果を示したグラフであり、図中(a)は
SiO2 膜のエッチング速度、(b)はSiN膜のエッ
チング速度を示している。FIG. 3 is a graph showing the results of measuring the etching rate in Example (1) and Comparative Example, in which (a) shows the etching rate of the SiO 2 film and (b) shows the etching rate of the SiN film. ing.
【図4】実施例(2)及び比較例におけるエッチング速
度を測定した結果を示したグラフであり、図中(a)は
SiO2 膜のエッチング速度、(b)はSiN膜のエッ
チング速度を示している。FIG. 4 is a graph showing the results of measuring the etching rate in Example (2) and Comparative Example, in which (a) shows the etching rate of the SiO 2 film and (b) shows the etching rate of the SiN film. ing.
【図5】実施例(3)のLDD構造を有するMOSトラ
ンジスタを形成する半導体装置の製造工程において、コ
ンタクトホールを形成する前後工程の状態を模式的に示
した部分断面図であり、(a)はコンタクトホールを形
成する前の状態、(b)は形成途中の状態、(c)は形
成後の状態を示している。FIG. 5 is a partial cross-sectional view schematically showing states before and after forming a contact hole in a manufacturing process of a semiconductor device for forming a MOS transistor having an LDD structure according to an embodiment (3). Shows a state before forming a contact hole, (b) shows a state in the middle of formation, and (c) shows a state after formation.
【図6】本発明に係る半導体装置の製造方法に用いられ
る別のECRプラズマエッチング装置を示した模式的断
面図である。FIG. 6 is a schematic cross-sectional view showing another ECR plasma etching apparatus used in the method for manufacturing a semiconductor device according to the present invention.
【図7】実施例(4)における試料台上の略中心部での
磁場の強度、SiO2 のエッチング速度及び対Si選択
比を測定した結果を示したグラフである。FIG. 7 is a graph showing the results of measuring the magnetic field strength, the SiO 2 etching rate, and the Si-to-Si selection ratio at approximately the center of the sample table in Example (4).
【図8】従来のLDD構造を有するMOSトランジスタ
を形成する半導体装置の製造工程において、コンタクト
ホールを形成する前工程の状態を模式的に示した部分断
面図である。FIG. 8 is a partial cross-sectional view schematically showing a state of a pre-process of forming a contact hole in a manufacturing process of a semiconductor device in which a conventional MOS transistor having an LDD structure is formed.
【図9】従来のドライエッチング処理に用いられる平行
平板型エッチング装置を、模式的に示した断面図であ
る。FIG. 9 is a cross-sectional view schematically showing a parallel plate type etching apparatus used for a conventional dry etching process.
10 ECRプラズマエッチング装置 25 試料 26 エッチングガス 31 SiN膜 33 SiO2 膜10 ECR plasma etching device 25 sample 26 etching gas 31 SiN film 33 SiO 2 film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 昌弘 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 松尾 洋 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 大森 暢彦 兵庫県尼崎市塚口本町8丁目1番1号 三 菱電機株式会社生産技術研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masahiro Yoneda 4-1-1 Mizuhara, Itami-shi, Hyogo Prefecture LS Electric Co., Ltd. LSE Research Institute (72) Inventor Hiroshi Matsuo 4-1-1 Mizuhara, Itami-shi, Hyogo Mitsubishi Electric Co., Ltd. Kita Itami Plant (72) Inventor Nobuhiko Omori 8-1-1 Tsukaguchi Honcho, Amagasaki City, Hyogo Sanryo Electric Co., Ltd.
Claims (4)
対して選択的に酸化シリコン膜のエッチングを行う半導
体装置の製造方法において、炭素及びフッ素から構成さ
れるフロロカーボン系ガスの一種または二種以上からな
るガス、または前記フロロカーボン系ガスの一種または
二種以上からなるガスに酸素含有ガスまたは炭素含有ガ
スの少なくとも一種を添加したガスであって、炭素に対
するフッ素の比が3以下であるガスを、電子サイクロト
ロン共鳴(ECR)によりプラズマ化してエッチングを
行うことを特徴とする半導体装置の製造方法。1. A method for manufacturing a semiconductor device in which a silicon oxide film is selectively etched with respect to a silicon nitride film by using gas plasma, wherein one or more fluorocarbon-based gases composed of carbon and fluorine are used. Or a gas containing at least one of an oxygen-containing gas and a carbon-containing gas to a gas consisting of one or more of the fluorocarbon-based gases, wherein the ratio of fluorine to carbon is 3 or less. A method for manufacturing a semiconductor device, which comprises performing plasma etching by cyclotron resonance (ECR) for etching.
れた励磁コイルにより、磁界の発散度を緩和してプラズ
マ輸送を行うことを特徴とする請求項1記載の半導体装
置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the excitation coil provided to adjust the magnetic field distribution in the reaction chamber relaxes the divergence of the magnetic field to carry out plasma transportation.
縁膜及び分離絶縁膜と、前記ゲート絶縁膜上に形成され
たゲート電極と、該ゲート電極上に形成された第1の絶
縁膜及び前記ゲート電極の側壁に接して形成されたサイ
ドウォール絶縁膜と、前記第1の絶縁膜及び前記分離絶
縁膜上の大部分に形成された窒化シリコン膜と、前記ゲ
ート電極を挟んで前記基板上部に形成されたソース・ド
レイン領域と、前記第1の絶縁膜、前記サイドウォール
絶縁膜、前記分離絶縁膜及び前記ソース・ドレイン領域
の上方に形成されたコンタクトホールとを備え、前記コ
ンタクトホール内の前記第1の絶縁膜及び前記分離絶縁
膜上に段差を有していることを特徴とする半導体装置。3. A substrate, a gate insulating film and an isolation insulating film formed on the substrate, a gate electrode formed on the gate insulating film, and a first insulating film formed on the gate electrode. And a sidewall insulating film formed in contact with a sidewall of the gate electrode, a silicon nitride film formed on most of the first insulating film and the isolation insulating film, and the substrate sandwiching the gate electrode. A source / drain region formed on an upper portion, a contact hole formed above the first insulating film, the sidewall insulating film, the isolation insulating film, and the source / drain region. 2. A semiconductor device having a step on the first insulating film and the isolation insulating film.
ォール絶縁膜及び分離絶縁膜上に窒化シリコン膜を形成
する工程、該窒化シリコン膜上に第2の絶縁膜を形成す
る工程、及び前記第2の絶縁膜、前記窒化シリコン膜、
前記ゲート絶縁膜の順にエッチングを行い、前記第1の
絶縁膜、前記サイドウォール絶縁膜、前記分離絶縁膜及
びソース・ドレイン領域の上方にコンタクトホールを形
成する工程を含んでいることを特徴とする半導体装置の
製造方法。4. A step of forming a silicon nitride film on the gate insulating film, the first insulating film, the sidewall insulating film and the isolation insulating film, a step of forming a second insulating film on the silicon nitride film, and The second insulating film, the silicon nitride film,
The method further includes performing a step of etching the gate insulating film in order to form a contact hole above the first insulating film, the sidewall insulating film, the isolation insulating film, and the source / drain regions. Manufacturing method of semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03074393A JP3272442B2 (en) | 1993-02-19 | 1993-02-19 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03074393A JP3272442B2 (en) | 1993-02-19 | 1993-02-19 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244152A true JPH06244152A (en) | 1994-09-02 |
| JP3272442B2 JP3272442B2 (en) | 2002-04-08 |
Family
ID=12312165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03074393A Expired - Fee Related JP3272442B2 (en) | 1993-02-19 | 1993-02-19 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3272442B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774145A (en) * | 1993-06-30 | 1995-03-17 | Toshiba Corp | Surface treatment method and surface treatment apparatus |
| WO1998016950A1 (en) * | 1996-10-11 | 1998-04-23 | Tokyo Electron Limited | Plasma etching method |
| US6057247A (en) * | 1997-10-29 | 2000-05-02 | Matsushita Electronics Corporation | Method for fabricating semiconductor device and method for controlling environment inside reaction chamber of dry etching apparatus |
| US6069092A (en) * | 1997-10-27 | 2000-05-30 | Matsushita Electronics Corporation | Dry etching method and semiconductor device fabrication method |
| US6180479B1 (en) | 1998-05-21 | 2001-01-30 | Nec Corporation | Method of etching to form high tolerance polysilicon resistors |
-
1993
- 1993-02-19 JP JP03074393A patent/JP3272442B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774145A (en) * | 1993-06-30 | 1995-03-17 | Toshiba Corp | Surface treatment method and surface treatment apparatus |
| WO1998016950A1 (en) * | 1996-10-11 | 1998-04-23 | Tokyo Electron Limited | Plasma etching method |
| US6069092A (en) * | 1997-10-27 | 2000-05-30 | Matsushita Electronics Corporation | Dry etching method and semiconductor device fabrication method |
| US6057247A (en) * | 1997-10-29 | 2000-05-02 | Matsushita Electronics Corporation | Method for fabricating semiconductor device and method for controlling environment inside reaction chamber of dry etching apparatus |
| US6180479B1 (en) | 1998-05-21 | 2001-01-30 | Nec Corporation | Method of etching to form high tolerance polysilicon resistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3272442B2 (en) | 2002-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7364956B2 (en) | Method for manufacturing semiconductor devices | |
| US6437512B1 (en) | Plasma generator | |
| US6069092A (en) | Dry etching method and semiconductor device fabrication method | |
| KR101333352B1 (en) | Etching method and device | |
| CN1790626A (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
| JP3336975B2 (en) | Substrate processing method | |
| US6635335B1 (en) | Etching methods and apparatus and substrate assemblies produced therewith | |
| KR100385638B1 (en) | Plasma etching using polycarbonate etch mask | |
| US7008878B2 (en) | Plasma treatment and etching process for ultra-thin dielectric films | |
| US6617255B2 (en) | Plasma processing method for working the surface of semiconductor devices | |
| US5972799A (en) | Dry etching method | |
| JP3272442B2 (en) | Method for manufacturing semiconductor device | |
| JP4387801B2 (en) | Semiconductor wafer dry etching method | |
| US6709984B2 (en) | Method for manufacturing semiconductor device | |
| KR101310850B1 (en) | Plasma etching method | |
| JP2007123399A (en) | Dry etching method | |
| JPS6113634A (en) | plasma processing equipment | |
| JPH0992640A (en) | Plasma etching method | |
| JP5209859B2 (en) | Plasma etching method | |
| JP5579374B2 (en) | Semiconductor processing method | |
| JP2004006575A (en) | Etching method | |
| JP4605940B2 (en) | Plasma etching apparatus, plasma etching method and semiconductor device manufacturing method | |
| KR900006020B1 (en) | Dry etching method of silicon nitride film | |
| JP2004063921A (en) | Method for manufacturing semiconductor device | |
| JPH05211139A (en) | Electromagnetic wave excitation plasma etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080125 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090125 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |