JPH0624430B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH0624430B2 JPH0624430B2 JP63231224A JP23122488A JPH0624430B2 JP H0624430 B2 JPH0624430 B2 JP H0624430B2 JP 63231224 A JP63231224 A JP 63231224A JP 23122488 A JP23122488 A JP 23122488A JP H0624430 B2 JPH0624430 B2 JP H0624430B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- capacitor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直流電源で充電される直列接続の整数個のコ
ンデンサを、複数個のスイッチでその接続を切り換え、
切り換える都度コンデンサの充，放電を行わせて直流出
力電圧を得るスイッチトキャパシタ型のDC-DCコンバー
タに関するものである。
ンデンサを、複数個のスイッチでその接続を切り換え、
切り換える都度コンデンサの充，放電を行わせて直流出
力電圧を得るスイッチトキャパシタ型のDC-DCコンバー
タに関するものである。
最近はDC-DCコンバータとしてスイッチングレギュレー
タが、小型軽量であり、しかも高効率であることを特長
として広く用いられており、今後も可搬型のこの種のス
イッチングレギュレータの需要が益々増大するものと思
われる。しかし、現在主として用いられているスイッチ
ングレギュレータは、スイッチングトランジスタ，整流
器，ダイオード，変圧器，チョークコイル等の回路部品
から構成されていて、磁性部品が存在することからIC
（集積）化が困難であり、小型化に限界があるという問
題がある。
タが、小型軽量であり、しかも高効率であることを特長
として広く用いられており、今後も可搬型のこの種のス
イッチングレギュレータの需要が益々増大するものと思
われる。しかし、現在主として用いられているスイッチ
ングレギュレータは、スイッチングトランジスタ，整流
器，ダイオード，変圧器，チョークコイル等の回路部品
から構成されていて、磁性部品が存在することからIC
（集積）化が困難であり、小型化に限界があるという問
題がある。
このような問題に対し、特開昭58-58863号公報にはスイ
ッチトキャパシタ変成器が提案されている。このスイッ
チトキャパシタ変成器は複数のスイッチングトランジス
タと整数個のコンデンサとにより構成しており、IC（集
積）化を容易にしている。このようなスイッチトキャパ
シタ変成器は、スイッチングトランジスタのデューティ
比（スイッチのオン，オフの時間割合）を変えて、出力
電圧を制御している。
ッチトキャパシタ変成器が提案されている。このスイッ
チトキャパシタ変成器は複数のスイッチングトランジス
タと整数個のコンデンサとにより構成しており、IC（集
積）化を容易にしている。このようなスイッチトキャパ
シタ変成器は、スイッチングトランジスタのデューティ
比（スイッチのオン，オフの時間割合）を変えて、出力
電圧を制御している。
しかしながら、このようにデューティ比で制御する場
合、デューティ比が小さい場合は出力側の平滑コンデン
サのみで電圧を供給する比率が大きくなり、出力電圧の
リップル含有率が大きくなる。そのためこのようなDC-D
Cコンバータは、出力が例えば50Ｗ程度以上のものに適
用することは出力電圧の安定度に問題があり、５Ｗ程度
以下の小出力用に制限されるという不都合がある。その
ような対策として、スイッチングトランジスタのスイッ
チング周波数を高くするか、あるいは出力電圧を得る平
滑コンデンサの容量を大きくする等が考えられるが、ス
イッチング周波数を高くするとスイッチングトランジス
タのスイッチング損失が増加し、また平滑コンデンサの
容量を大きくすると大型化するとともに高価になるとい
う問題がある。
合、デューティ比が小さい場合は出力側の平滑コンデン
サのみで電圧を供給する比率が大きくなり、出力電圧の
リップル含有率が大きくなる。そのためこのようなDC-D
Cコンバータは、出力が例えば50Ｗ程度以上のものに適
用することは出力電圧の安定度に問題があり、５Ｗ程度
以下の小出力用に制限されるという不都合がある。その
ような対策として、スイッチングトランジスタのスイッ
チング周波数を高くするか、あるいは出力電圧を得る平
滑コンデンサの容量を大きくする等が考えられるが、ス
イッチング周波数を高くするとスイッチングトランジス
タのスイッチング損失が増加し、また平滑コンデンサの
容量を大きくすると大型化するとともに高価になるとい
う問題がある。
本発明は斯かる問題に鑑み、出力電圧のリップル含有率
が小さく、またスイッチのスイッチング損失を増すこと
なく、大型化することがないDC-DCコンバータを提供す
ることを目的とする。
が小さく、またスイッチのスイッチング損失を増すこと
なく、大型化することがないDC-DCコンバータを提供す
ることを目的とする。
本発明に係るDC-DCコンバータは、DC電源に接続される
直列接続の整数個のコンデンサと、該コンデンサの接続
を切り換える複数のスイッチと、前記コンデンサにより
充電され負荷が接続される平滑コンデンサとを設けてお
り、前記スイッチをスイッチング動作させて前記接続を
切り換える都度、放電状態のコンデンサを充電し、充電
状態のコンデンサを放電させて前記平滑コンデンサを充
電せしめ、該平滑コンデンサから出力電圧を得るスイッ
チトキャパシタ型のDC-DCコンバータにおいて、前記ス
イッチに半導体スイッチを用いており、該半導体スイッ
チのオン抵抗を制御する制御回路を備え、前記出力電圧
に応じて前記オン抵抗を制御するパルスの振幅を制御し
て出力電圧を安定させるべく構成してあることを特徴と
する。
直列接続の整数個のコンデンサと、該コンデンサの接続
を切り換える複数のスイッチと、前記コンデンサにより
充電され負荷が接続される平滑コンデンサとを設けてお
り、前記スイッチをスイッチング動作させて前記接続を
切り換える都度、放電状態のコンデンサを充電し、充電
状態のコンデンサを放電させて前記平滑コンデンサを充
電せしめ、該平滑コンデンサから出力電圧を得るスイッ
チトキャパシタ型のDC-DCコンバータにおいて、前記ス
イッチに半導体スイッチを用いており、該半導体スイッ
チのオン抵抗を制御する制御回路を備え、前記出力電圧
に応じて前記オン抵抗を制御するパルスの振幅を制御し
て出力電圧を安定させるべく構成してあることを特徴と
する。
直列接続された整数個のコンデンサは、DC電源により充
電される。複数の半導体スイッチのスイッチング動作に
よりコンデンサの接続状態が切り換わる。コンデンサの
接続状態が切り換わる都度、放電しているコンデンサが
充電され、充電しているコンデンサが放電して平滑コン
デンサを充電し、出力電圧を得て負荷に与える。そし
て、出力電圧を安定させるべく半導体スイッチのオン抵
抗を制御するパルスの振幅を制御する。
電される。複数の半導体スイッチのスイッチング動作に
よりコンデンサの接続状態が切り換わる。コンデンサの
接続状態が切り換わる都度、放電しているコンデンサが
充電され、充電しているコンデンサが放電して平滑コン
デンサを充電し、出力電圧を得て負荷に与える。そし
て、出力電圧を安定させるべく半導体スイッチのオン抵
抗を制御するパルスの振幅を制御する。
半導体スイッチがMOSFETの場合には、出力電圧に応じ
て、ゲート，ソース間電圧を変化させて、MOSFETのオン
抵抗（ドレイン電流）を制御するパルスの振幅を制御
し、この制御により出力電圧を安定させるべく半導体ス
イッチの出力側電圧を制御する。
て、ゲート，ソース間電圧を変化させて、MOSFETのオン
抵抗（ドレイン電流）を制御するパルスの振幅を制御
し、この制御により出力電圧を安定させるべく半導体ス
イッチの出力側電圧を制御する。
これによりデューティ比を最大値に固定できるため、継
続的に負荷に対して安定化された出力電圧を供給するこ
とができる。したがって、出力電圧を安定化させると同
時に出力電圧のリップルを最小に低減することができ
る。
続的に負荷に対して安定化された出力電圧を供給するこ
とができる。したがって、出力電圧を安定化させると同
時に出力電圧のリップルを最小に低減することができ
る。
以下本発明をその実施例を示す図面によって詳述する。
第１図及び第２図は本発明に係る降圧型のDC-DCコンバ
ータ及びその制御回路の回路図である。第１図において
電圧入力端子t1,t2間には例えばバッテリからなる入力
電源たるDC（直流）電源10が接続されている。一側電圧
入力端子t1はスイッチ1,2の直列回路を介して一側電圧
出力端子t10と接続されており、他側電圧入力端子t2は
他側電圧出力端子t20と直接接続されている。前記スイ
ッチ２にはコンデンサC1とスイッチ４との直列回路が並
列接続されており、コンデンサC1とスイッチ４との接続
中間点はスイッチ３を介して他側電圧入力端子t2と接続
されている。他側電圧入力端子t2はスイッチ７と８との
直列回路を介して前記一側電圧出力端子t10と接続され
ており、スイッチ８にはコンデンサC2とスイッチ６との
直列回路が並列接続されている。そしてスイッチ６とコ
ンデンサC2との接続中間点は、スイッチ５を介して前記
一側電圧入力端子t1と接続されている。また一側電圧出
力端子t10は平滑コンデンサC3を介して他側電圧出力端
子t20と接続されており、また両電圧出力端子t10,t20間
には負荷11を介装させている。前記スイッチ1,2,3…８
は例えばMOSFETを使用し、スイッチ1,5にはＰチャネルM
OSFETを、それ以外のスイッチにはＮチャネルMOSFETを
使用している。ＮチャネルMOSFETは例えば日本電気株式
会社製のスイッチング用MOSFET 2SK736を用いる。な
お、スイッチ3,4,7,8はMOSFETに代えてダイオードを使
用できる。その場合、オン抵抗が小さいMOSFETであれば
ダイオードを用いた場合よりコンバータの電力変換効率
を高めることができるが、コスト面ではダイオードの方
が有利である。一側電圧入力端子t1からは入力電圧Vi
を、一側電圧出力端子t10からは出力電圧Voを、後述す
る制御回路に与えるべく導出されている。
ータ及びその制御回路の回路図である。第１図において
電圧入力端子t1,t2間には例えばバッテリからなる入力
電源たるDC（直流）電源10が接続されている。一側電圧
入力端子t1はスイッチ1,2の直列回路を介して一側電圧
出力端子t10と接続されており、他側電圧入力端子t2は
他側電圧出力端子t20と直接接続されている。前記スイ
ッチ２にはコンデンサC1とスイッチ４との直列回路が並
列接続されており、コンデンサC1とスイッチ４との接続
中間点はスイッチ３を介して他側電圧入力端子t2と接続
されている。他側電圧入力端子t2はスイッチ７と８との
直列回路を介して前記一側電圧出力端子t10と接続され
ており、スイッチ８にはコンデンサC2とスイッチ６との
直列回路が並列接続されている。そしてスイッチ６とコ
ンデンサC2との接続中間点は、スイッチ５を介して前記
一側電圧入力端子t1と接続されている。また一側電圧出
力端子t10は平滑コンデンサC3を介して他側電圧出力端
子t20と接続されており、また両電圧出力端子t10,t20間
には負荷11を介装させている。前記スイッチ1,2,3…８
は例えばMOSFETを使用し、スイッチ1,5にはＰチャネルM
OSFETを、それ以外のスイッチにはＮチャネルMOSFETを
使用している。ＮチャネルMOSFETは例えば日本電気株式
会社製のスイッチング用MOSFET 2SK736を用いる。な
お、スイッチ3,4,7,8はMOSFETに代えてダイオードを使
用できる。その場合、オン抵抗が小さいMOSFETであれば
ダイオードを用いた場合よりコンバータの電力変換効率
を高めることができるが、コスト面ではダイオードの方
が有利である。一側電圧入力端子t1からは入力電圧Vi
を、一側電圧出力端子t10からは出力電圧Voを、後述す
る制御回路に与えるべく導出されている。
第２図において、入力電圧Viが基準電圧部112，過電圧
検出回路113及びパルス発生回路114へ入力されている。
基準電圧部112は、ダイオード109と抵抗110と、ツェナ
ーダイオード111との直列回路からなっており、ダイオ
ード109のカソードをツェナーダイオード111のカソード
側としている。過電圧検出回路113は入力電圧Viが過電
圧になったことを検出すると出力を発してパルス発生回
路114へ入力し、パルス発生回路114で発生するクロック
信号の出力を停止させるようになっている。パルス発生
回路114は、前述したスイッチ1,2,3…８を同時にオンさ
せることがないようにクロック信号のデューティ比を50
％より稍小さくして連続するクロック信号を出力するよ
うになっている。このパルス発生回路114が出力するク
ロック信号はパルス分離回路115へ入力されており、パ
ルス分離回路115は入力されたクロック信号を、第３図
に示すように位相が180°異なる２つのクロック信号φ
ａ，φｂを出力するようになっている。クロック信号φ
ａはドライバ回路118a0,NOR回路120，ドライバ回路118a
2,OR回路121へ夫々入力されている。クロック信号φｂ
はドライバ回路118b0,118b1,OR回路122,NOR回路123へ夫
々入力されている。基準電圧部112における抵抗110とツ
ェナーダイオード111との接続中間点に基準電圧Vrを得
ており、この基準電圧Vrを抵抗R1とR2とで分圧した参照
電圧V2を差動増幅器119の負入力端子119bへ入力してお
り、抵抗R3とR4とで分圧した参照電圧V1を差動増幅器11
6の正入力端子116aへ入力している。一方前記入力電圧V
iを抵抗R5とR6とで分圧した電圧を差動増幅器119の正入
力端子119aへ入力しており、また前記出力電圧Voを差動
増幅器116の負入力端子116bへ入力している。
検出回路113及びパルス発生回路114へ入力されている。
基準電圧部112は、ダイオード109と抵抗110と、ツェナ
ーダイオード111との直列回路からなっており、ダイオ
ード109のカソードをツェナーダイオード111のカソード
側としている。過電圧検出回路113は入力電圧Viが過電
圧になったことを検出すると出力を発してパルス発生回
路114へ入力し、パルス発生回路114で発生するクロック
信号の出力を停止させるようになっている。パルス発生
回路114は、前述したスイッチ1,2,3…８を同時にオンさ
せることがないようにクロック信号のデューティ比を50
％より稍小さくして連続するクロック信号を出力するよ
うになっている。このパルス発生回路114が出力するク
ロック信号はパルス分離回路115へ入力されており、パ
ルス分離回路115は入力されたクロック信号を、第３図
に示すように位相が180°異なる２つのクロック信号φ
ａ，φｂを出力するようになっている。クロック信号φ
ａはドライバ回路118a0,NOR回路120，ドライバ回路118a
2,OR回路121へ夫々入力されている。クロック信号φｂ
はドライバ回路118b0,118b1,OR回路122,NOR回路123へ夫
々入力されている。基準電圧部112における抵抗110とツ
ェナーダイオード111との接続中間点に基準電圧Vrを得
ており、この基準電圧Vrを抵抗R1とR2とで分圧した参照
電圧V2を差動増幅器119の負入力端子119bへ入力してお
り、抵抗R3とR4とで分圧した参照電圧V1を差動増幅器11
6の正入力端子116aへ入力している。一方前記入力電圧V
iを抵抗R5とR6とで分圧した電圧を差動増幅器119の正入
力端子119aへ入力しており、また前記出力電圧Voを差動
増幅器116の負入力端子116bへ入力している。
前記参照電圧V1は出力電圧Voを制御するための参照値で
あり、例えば５Ｖ出力であれば、5.000Ｖあるいはその1
/2である2.500Ｖに設定している。これに対し参照電圧V
2は入力電圧Viの変化により、スイッチのゲートのオ
ン，オフの制御モードを切り換えるタイミングを設定す
る。例えば理想的に入力電圧が10Ｖで切り換えする必要
があるためその1/2の５Ｖに設定している。差動増幅器1
19の出力を２値化回路124,125,126,127の夫々に入力し
ており、２値化回路124,125,126,127の各出力を、OR回
路121,NOR回路120,OR回路122,NOR回路123へ各別に入力
している。またOR回路121の出力をドライバ回路118a
3へ、NOR回路120の出力をドライバ回路118a1へ、OR回路
122の出力をドライバ回路118b2へ、NOR回路123の出力を
ドライバ回路118b3へ各入力している。差動増幅器116の
出力は制御電圧回路117へ入力されており、その出力た
る制御電圧Vsをドライバ回路118a2及び118b1へ入力して
いる。制御電圧回路117は出力電圧V0と参照電圧V1との
差に応じて前述したスイッチ2,6夫々のMOSFETのオン抵
抗（ドレイン電流ID）を制御すべき所要の制御電圧（MO
SFETのゲート電圧）Vsを出力する。即ち、この制御電圧
Vsは、第４図に示すMOSFETのゲート・ソース間電圧VGS
としてMOSFETに与えることにより、MOSFETのオン抵抗
（ドレイン電流ID）を制御し得るように、その制御電圧
Vsの電圧範囲を選定してある。前記ドライバ回路118a0,
118a1,118a2,118a3が出力するクロック信号φａ，φ
ａ，φa1，φａはスイッチ1,4,6,7へ与えられ、ドライ
バ回路118b0,118b1,118b2,118b3のクロック信号φｂ，
φb1，φｂ，φｂはスイッチ5,2,3,8へ各別に与えられ
る。
あり、例えば５Ｖ出力であれば、5.000Ｖあるいはその1
/2である2.500Ｖに設定している。これに対し参照電圧V
2は入力電圧Viの変化により、スイッチのゲートのオ
ン，オフの制御モードを切り換えるタイミングを設定す
る。例えば理想的に入力電圧が10Ｖで切り換えする必要
があるためその1/2の５Ｖに設定している。差動増幅器1
19の出力を２値化回路124,125,126,127の夫々に入力し
ており、２値化回路124,125,126,127の各出力を、OR回
路121,NOR回路120,OR回路122,NOR回路123へ各別に入力
している。またOR回路121の出力をドライバ回路118a
3へ、NOR回路120の出力をドライバ回路118a1へ、OR回路
122の出力をドライバ回路118b2へ、NOR回路123の出力を
ドライバ回路118b3へ各入力している。差動増幅器116の
出力は制御電圧回路117へ入力されており、その出力た
る制御電圧Vsをドライバ回路118a2及び118b1へ入力して
いる。制御電圧回路117は出力電圧V0と参照電圧V1との
差に応じて前述したスイッチ2,6夫々のMOSFETのオン抵
抗（ドレイン電流ID）を制御すべき所要の制御電圧（MO
SFETのゲート電圧）Vsを出力する。即ち、この制御電圧
Vsは、第４図に示すMOSFETのゲート・ソース間電圧VGS
としてMOSFETに与えることにより、MOSFETのオン抵抗
（ドレイン電流ID）を制御し得るように、その制御電圧
Vsの電圧範囲を選定してある。前記ドライバ回路118a0,
118a1,118a2,118a3が出力するクロック信号φａ，φ
ａ，φa1，φａはスイッチ1,4,6,7へ与えられ、ドライ
バ回路118b0,118b1,118b2,118b3のクロック信号φｂ，
φb1，φｂ，φｂはスイッチ5,2,3,8へ各別に与えられ
る。
次にこのように構成したDC-DCコンバータの動作を第１
図乃至第８図により説明する。
図乃至第８図により説明する。
DC-DCコンバータの仕様が入力電圧12Ｖ，出力電圧５Ｖ
であって、要求される入力電圧の許容範囲を７〜16Ｖの
場合について説明する。入力電圧がスイッチの電圧降下
分を無視して10Ｖ以上であると、スイッチ1,2,3,4…８
の夫々に前述したクロック信号φａ，φa1，φｂ，φb1
を与えることにより、５Ｖの出力電圧が安定して得られ
る。即ち、入力電圧Viが10Ｖ以上である場合には、スイ
ッチ1,2,3,4…８のオン，オフは夫々第５図に示すクロ
ック信号φａ，φa1，φｂ，φb1により制御されてスイ
ッチ1,4,6,7と、スイッチ5,2,3,8が交互にスイッチング
動作する。そしてコンデンサC2が既に電位差が５Ｖで充
電されており、コンデンサC1が放電を完了しているとし
て、スイッチ1,4,6,7がオン状態、スイッチ5,2,3,8がオ
フ状態になると第７図に示す等価回路となる。それによ
りコンデンサC2には電位差Vi-Vo（＝12-5＝７Ｖ）で充
電される一方、コンデンサC2からは放電によって負荷11
に対してエネルギーが供給される。次にスイッチのクロ
ック信号の位相が180°ずれた時点でスイッチ1,4,6,7が
オフ状態，スイッチ5,2,3,8がオン状態になり、第８図
に示す等価回路となる。したがって、先に放電したコン
デンサC2は前記同様に電位差Vi-Voで放電され、逆に先
に充電したコンデンサC1は放電により負荷11にエネルギ
ーを供給する。このような動作がスイッチのクロック信
号φａ，φa1，φｂ，φb1の周波数で繰り返されること
により、負荷11に対してエネルギーが継続的に供給され
る。
であって、要求される入力電圧の許容範囲を７〜16Ｖの
場合について説明する。入力電圧がスイッチの電圧降下
分を無視して10Ｖ以上であると、スイッチ1,2,3,4…８
の夫々に前述したクロック信号φａ，φa1，φｂ，φb1
を与えることにより、５Ｖの出力電圧が安定して得られ
る。即ち、入力電圧Viが10Ｖ以上である場合には、スイ
ッチ1,2,3,4…８のオン，オフは夫々第５図に示すクロ
ック信号φａ，φa1，φｂ，φb1により制御されてスイ
ッチ1,4,6,7と、スイッチ5,2,3,8が交互にスイッチング
動作する。そしてコンデンサC2が既に電位差が５Ｖで充
電されており、コンデンサC1が放電を完了しているとし
て、スイッチ1,4,6,7がオン状態、スイッチ5,2,3,8がオ
フ状態になると第７図に示す等価回路となる。それによ
りコンデンサC2には電位差Vi-Vo（＝12-5＝７Ｖ）で充
電される一方、コンデンサC2からは放電によって負荷11
に対してエネルギーが供給される。次にスイッチのクロ
ック信号の位相が180°ずれた時点でスイッチ1,4,6,7が
オフ状態，スイッチ5,2,3,8がオン状態になり、第８図
に示す等価回路となる。したがって、先に放電したコン
デンサC2は前記同様に電位差Vi-Voで放電され、逆に先
に充電したコンデンサC1は放電により負荷11にエネルギ
ーを供給する。このような動作がスイッチのクロック信
号φａ，φa1，φｂ，φb1の周波数で繰り返されること
により、負荷11に対してエネルギーが継続的に供給され
る。
そして、平滑コンデンサC3はコンデンサC1,C2から供給
されるエネルギーがクロック信号の周波数あるいはスイ
ッチのオン，オフ動作による高周波数で生じる電圧変動
を平滑化する。この平滑コンデンサC3を介して供給され
る出力電圧Voは、スイッチ1,2,3,4…８のオン時間が一
定であるから負荷の変動に応じて変化することになる。
されるエネルギーがクロック信号の周波数あるいはスイ
ッチのオン，オフ動作による高周波数で生じる電圧変動
を平滑化する。この平滑コンデンサC3を介して供給され
る出力電圧Voは、スイッチ1,2,3,4…８のオン時間が一
定であるから負荷の変動に応じて変化することになる。
そこで出力電圧Voを安定化するために第４図に示すＮチ
ャネンMOSFETのゲート・ソース間電圧(VGS)特性を利用
して、出力電圧Voに応じてゲート・ソース間電圧VGSを
変化させることによりMOSFETのオン抵抗（ドレイン電流
ID）を変化させるオン抵抗制御を行うようにしている。
この第４図から明らかなように、所定のドレイン・ソー
ス間電圧を与えた状態でゲート・ソース間電圧VGSを高
くするにともなって、ドレイン電流IDが増加し、つまり
オン抵抗が減少することが判る。
ャネンMOSFETのゲート・ソース間電圧(VGS)特性を利用
して、出力電圧Voに応じてゲート・ソース間電圧VGSを
変化させることによりMOSFETのオン抵抗（ドレイン電流
ID）を変化させるオン抵抗制御を行うようにしている。
この第４図から明らかなように、所定のドレイン・ソー
ス間電圧を与えた状態でゲート・ソース間電圧VGSを高
くするにともなって、ドレイン電流IDが増加し、つまり
オン抵抗が減少することが判る。
さて、出力電圧Voと参照電圧V1（所望の出力電圧 ）とを差動増幅器116が比較しているから、出力電圧Vo
が低下すると、その差動増幅器116はその電圧変化に応
じて電圧を出力して制御電圧回路117へ入力する。その
ため制御電圧回路117は、出力電圧Voと参照電圧V1との
電圧差に関連する制御電圧Vsを出力してドライバ回路11
8a2及び118b1へ与える。このドライバ回路118a2及び118
b1にはクロック信号φａ及びφｂが各別に与えられてい
て、ドライバ回路118a2及び118b1は第５図(c)及び(d)に
示す如きクロック信号φa1，φb1を出力し、制御電圧Vs
に関連して、クロック信号φa1，φb1の電圧（振幅）が
変化することになる。なお、このとき入力電圧Viが低下
していない場合には、差動増幅器119は電圧を出力せ
ず、２値化回路124,125,126,127はともに電圧を出力せ
ず、OR回路121,NOR回路120の論理が成立して、ドライバ
回路118a3,118a1は第５図(a)に示す如きクロック信号φ
ａを出力し、またドライバ回路118a0も同様のクロック
信号φａを出力する。一方OR回路122，NOR回路123の論
理が成立してドライバ回路118b,118b3は第５図(b)に示
す如きクロック信号φｂを出力し、またドライバ回路11
8b0も同様のクロック信号φｂを出力する。即ち、クロ
ック信号φa1，φb1を与えたスイッチ6,2のMOSFETは前
述したオン抵抗制御が行われ、クロック信号φａを与え
たスイッチ1,4,7及びクロック信号φｂを与えたスイッ
チ3,5,8はオン抵抗制御を行わない。以上のように、ス
イッチ6,2のMOSFETのオン抵抗制御により平滑コンデン
サC3への充電電流が制御されて平滑コンデンサC3の充電
電圧を制御することになる。つまり、高負荷によって出
力電圧Voが低下すると制御電圧Vsが大きくなり第５図
(c)(d)に破線で示す如く、クロック信号φa1，φb1の電
圧（振幅）が大きくなり、低負荷によって出力電圧Voが
上昇すると実線で示す如くクロック信号φa1，φb1の電
圧（振幅）が小さくなって、スイッチ6,2のオン抵抗が
制御され平滑コンデンサC3への充電電流を制御して出力
電圧Voを安定させることになる。そして、このDC-DCコ
ンバータは入力電圧ViをコンデンサC1,C2で分圧して出
力電圧Voを得ているから入出力電圧比が２：１となる。
が低下すると、その差動増幅器116はその電圧変化に応
じて電圧を出力して制御電圧回路117へ入力する。その
ため制御電圧回路117は、出力電圧Voと参照電圧V1との
電圧差に関連する制御電圧Vsを出力してドライバ回路11
8a2及び118b1へ与える。このドライバ回路118a2及び118
b1にはクロック信号φａ及びφｂが各別に与えられてい
て、ドライバ回路118a2及び118b1は第５図(c)及び(d)に
示す如きクロック信号φa1，φb1を出力し、制御電圧Vs
に関連して、クロック信号φa1，φb1の電圧（振幅）が
変化することになる。なお、このとき入力電圧Viが低下
していない場合には、差動増幅器119は電圧を出力せ
ず、２値化回路124,125,126,127はともに電圧を出力せ
ず、OR回路121,NOR回路120の論理が成立して、ドライバ
回路118a3,118a1は第５図(a)に示す如きクロック信号φ
ａを出力し、またドライバ回路118a0も同様のクロック
信号φａを出力する。一方OR回路122，NOR回路123の論
理が成立してドライバ回路118b,118b3は第５図(b)に示
す如きクロック信号φｂを出力し、またドライバ回路11
8b0も同様のクロック信号φｂを出力する。即ち、クロ
ック信号φa1，φb1を与えたスイッチ6,2のMOSFETは前
述したオン抵抗制御が行われ、クロック信号φａを与え
たスイッチ1,4,7及びクロック信号φｂを与えたスイッ
チ3,5,8はオン抵抗制御を行わない。以上のように、ス
イッチ6,2のMOSFETのオン抵抗制御により平滑コンデン
サC3への充電電流が制御されて平滑コンデンサC3の充電
電圧を制御することになる。つまり、高負荷によって出
力電圧Voが低下すると制御電圧Vsが大きくなり第５図
(c)(d)に破線で示す如く、クロック信号φa1，φb1の電
圧（振幅）が大きくなり、低負荷によって出力電圧Voが
上昇すると実線で示す如くクロック信号φa1，φb1の電
圧（振幅）が小さくなって、スイッチ6,2のオン抵抗が
制御され平滑コンデンサC3への充電電流を制御して出力
電圧Voを安定させることになる。そして、このDC-DCコ
ンバータは入力電圧ViをコンデンサC1,C2で分圧して出
力電圧Voを得ているから入出力電圧比が２：１となる。
そのため入力電圧Viが10Ｖ以下に低下した場合には所要
の出力電圧Voが得られなくなるが、それによって差動増
幅器の正入力端子119aの入力電圧が低下して、参照電圧
V2以下に入力電圧Viが低下した場合には、差動増幅器11
9は電圧を出力して、その電圧を２値化回路124,125,12
6,127へ与え、２値化回路124,125,126,127はともに電圧
を出力することになる。したがってOR回路121,122は夫
々論理が成立して電圧を出力し、その電圧をドライバ回
路118a3及び118b2へ与えて、そのクロック信号φａ及び
φｂは第６図(a)に示す如くになり、スイッチ7,3はとも
にオン状態に保持される。一方、NOR回路120,123は夫々
論理が不成立になり電圧を出力せず、ドライバ回路118a
1及び118b3のクロック信号φａ及びφｂは第６図(b)に
示す如くになり、スイッチ4,8はともにオフ状態に保持
される。またドライバ回路118a0及び118b0のクロック信
号φａ及びφｂは第６図(c)及び(d)に示す如くクロック
信号φａ及びφｂの電圧（振幅）は一定となる。更にド
ライバ回路118a2及び118b1のクロック信号φa1及びφb1
は第６図(e)及び(f)に示す如く、電圧（振幅）が制御電
圧Vsに関連して変化し、スイッチ6,2はともに前述した
オン抵抗制御がなされる。このように入力電圧Viが低下
してコンデンサC1,C2で分圧して所要の出力電圧Voが得
られなくなると、第１図に示すスイッチ3,7がともにオ
ンし、スイッチ4,8がともにオフし、スイッチ1,2及び5,
6が交互にオン，オフして入力電圧Viにより直接に平滑
コンデンサC3が充電されて、入力電圧Viの低下による出
力電圧Voの低下を可及的に防ぐことになる。そして許容
入力電圧範囲を拡大することができる。
の出力電圧Voが得られなくなるが、それによって差動増
幅器の正入力端子119aの入力電圧が低下して、参照電圧
V2以下に入力電圧Viが低下した場合には、差動増幅器11
9は電圧を出力して、その電圧を２値化回路124,125,12
6,127へ与え、２値化回路124,125,126,127はともに電圧
を出力することになる。したがってOR回路121,122は夫
々論理が成立して電圧を出力し、その電圧をドライバ回
路118a3及び118b2へ与えて、そのクロック信号φａ及び
φｂは第６図(a)に示す如くになり、スイッチ7,3はとも
にオン状態に保持される。一方、NOR回路120,123は夫々
論理が不成立になり電圧を出力せず、ドライバ回路118a
1及び118b3のクロック信号φａ及びφｂは第６図(b)に
示す如くになり、スイッチ4,8はともにオフ状態に保持
される。またドライバ回路118a0及び118b0のクロック信
号φａ及びφｂは第６図(c)及び(d)に示す如くクロック
信号φａ及びφｂの電圧（振幅）は一定となる。更にド
ライバ回路118a2及び118b1のクロック信号φa1及びφb1
は第６図(e)及び(f)に示す如く、電圧（振幅）が制御電
圧Vsに関連して変化し、スイッチ6,2はともに前述した
オン抵抗制御がなされる。このように入力電圧Viが低下
してコンデンサC1,C2で分圧して所要の出力電圧Voが得
られなくなると、第１図に示すスイッチ3,7がともにオ
ンし、スイッチ4,8がともにオフし、スイッチ1,2及び5,
6が交互にオン，オフして入力電圧Viにより直接に平滑
コンデンサC3が充電されて、入力電圧Viの低下による出
力電圧Voの低下を可及的に防ぐことになる。そして許容
入力電圧範囲を拡大することができる。
なお、実回路においては平滑コンデンサC3のエネルギー
を、コイルとコンデンサとによる平滑回路に与えてスパ
イクノイズを除去した後に負荷11に与えるべく構成して
いる。
を、コイルとコンデンサとによる平滑回路に与えてスパ
イクノイズを除去した後に負荷11に与えるべく構成して
いる。
本実施例においては、ＮチャネルMOSFETを用いたスイッ
チのMOSFETのオン抵抗を制御したが、ＰチャネルMOSFET
を用いたスイッチのMOSFETのオン抵抗を制御しても同様
の効果が得られる。しかし、この場合はコンデンサC1,C
2の充電電流を制御することができて、出力電圧Voをよ
り安定化することができる。またスイッチにはMOSFET以
外のトランジスタを用いてもよい。
チのMOSFETのオン抵抗を制御したが、ＰチャネルMOSFET
を用いたスイッチのMOSFETのオン抵抗を制御しても同様
の効果が得られる。しかし、この場合はコンデンサC1,C
2の充電電流を制御することができて、出力電圧Voをよ
り安定化することができる。またスイッチにはMOSFET以
外のトランジスタを用いてもよい。
以上詳述したように本発明は、整数個のコンデンサの直
列順序を切り換えるスイッチにMOSFET又はトランジスタ
等の半導体スイッチを用いて、所定の高デューティ比で
半導体スイッチのオン抵抗制御をして出力電圧を制御す
るので、スイッチングトランジスタのデューティ比を前
記する場合に比べて、出力電圧のリップルを大幅に低下
させて安定させることができる。それにより出力電圧の
リップルが少ない良質の出力電圧が得られ、またスイッ
チング周波数を高くしないから半導体スイッチのスイッ
チング損失が増大することなく、小型で10Ｗ以上の中出
力用のDC-DCコンバータを提供できる優れた効果を奏す
る。
列順序を切り換えるスイッチにMOSFET又はトランジスタ
等の半導体スイッチを用いて、所定の高デューティ比で
半導体スイッチのオン抵抗制御をして出力電圧を制御す
るので、スイッチングトランジスタのデューティ比を前
記する場合に比べて、出力電圧のリップルを大幅に低下
させて安定させることができる。それにより出力電圧の
リップルが少ない良質の出力電圧が得られ、またスイッ
チング周波数を高くしないから半導体スイッチのスイッ
チング損失が増大することなく、小型で10Ｗ以上の中出
力用のDC-DCコンバータを提供できる優れた効果を奏す
る。
第１図は本発明に係るDC-DCコンバータの回路構成図、
第２図はその制御回路の回路図、第３図はパルス分離回
路のクロック信号の波形図、第４図はＮチャネンMOSFET
のゲート・ソース間電圧特性を示す曲線図、第５図は入
力電圧が正常な場合のドライバ回路のクロック信号の波
形図、第６図は入力電圧が低下した場合のドライバ回路
のクロック信号の波形図、第７図及び第８図はDC-DCコ
ンバータの等価回路の回路図である。 1,2,3,4〜８……スイッチ、10……DC電源 11……負荷、C1,C2……コンデンサ、C3……平滑コンデ
ンサ、112……基準電圧部、114……パルス発生回路 118a0〜118a3,118b0〜118b3……ドライバ回路 124,125,126,127……２値化回路、120……NOR回路、121
……OR回路、122……OR回路、123……NOR回路
第２図はその制御回路の回路図、第３図はパルス分離回
路のクロック信号の波形図、第４図はＮチャネンMOSFET
のゲート・ソース間電圧特性を示す曲線図、第５図は入
力電圧が正常な場合のドライバ回路のクロック信号の波
形図、第６図は入力電圧が低下した場合のドライバ回路
のクロック信号の波形図、第７図及び第８図はDC-DCコ
ンバータの等価回路の回路図である。 1,2,3,4〜８……スイッチ、10……DC電源 11……負荷、C1,C2……コンデンサ、C3……平滑コンデ
ンサ、112……基準電圧部、114……パルス発生回路 118a0〜118a3,118b0〜118b3……ドライバ回路 124,125,126,127……２値化回路、120……NOR回路、121
……OR回路、122……OR回路、123……NOR回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−92512（ＪＰ，Ａ) 特開 昭60−82061（ＪＰ，Ａ) 特開 昭60−46766（ＪＰ，Ａ) 特開 昭58−58863（ＪＰ，Ａ) 特開 昭54−105723（ＪＰ，Ａ) 実開 昭61−129481（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】DC電源に接続される直列接続の整数個のコ
ンデンサと、該コンデンサの直列順序を切り換える複数
のスイッチと、前記コンデンサにより充電され負荷が接
続される平滑コンデンサとを設けており、前記スイッチ
をスイッチング動作させて前記直列順序を切り換える都
度、放電状態のコンデンサを充電し、充電状態のコンデ
ンサを放電させて前記平滑コンデンサを充電せしめ、該
平滑コンデンサから出力電圧を得るスイッチトキャパシ
タ型のDC-DCコンバータにおいて、 前記スイッチに半導体スイッチを用いており、該半導体
スイッチのオン抵抗を制御する制御回路を備え、前記出
力電圧の変化に応じて前記オン抵抗を制御するパルスの
振幅を制御して出力電圧を安定させるべく構成してある
ことを特徴とするDC-DCコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63231224A JPH0624430B2 (ja) | 1988-09-14 | 1988-09-14 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63231224A JPH0624430B2 (ja) | 1988-09-14 | 1988-09-14 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0279768A JPH0279768A (ja) | 1990-03-20 |
| JPH0624430B2 true JPH0624430B2 (ja) | 1994-03-30 |
Family
ID=16920263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63231224A Expired - Lifetime JPH0624430B2 (ja) | 1988-09-14 | 1988-09-14 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624430B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2448905A (en) * | 2007-05-02 | 2008-11-05 | Zetex Semiconductors Plc | Voltage regulator for LNB |
| JP7271554B2 (ja) * | 2018-08-10 | 2023-05-11 | 株式会社小糸製作所 | 点灯回路および車両用灯具 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105723A (en) * | 1978-02-07 | 1979-08-20 | Nippon Precision Circuits | Boosting circuit |
| JPS5858863A (ja) * | 1981-10-01 | 1983-04-07 | Nec Corp | スイツチド・キヤパシタ変成器 |
| JPS6046766A (ja) * | 1983-08-22 | 1985-03-13 | Toko Inc | Ｄｃ−ｄｃコンバ−タ |
| JPS6082061A (ja) * | 1983-10-07 | 1985-05-10 | Nippon Telegr & Teleph Corp <Ntt> | スイツチド・キヤパシタ変成器 |
| JPS61129481U (ja) * | 1985-01-30 | 1986-08-13 | ||
| JPS6292512A (ja) * | 1985-10-18 | 1987-04-28 | Hitachi Ltd | 可変係数回路 |
-
1988
- 1988-09-14 JP JP63231224A patent/JPH0624430B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0279768A (ja) | 1990-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10256729B1 (en) | Switched-capacitor converter with interleaved half bridge | |
| US10404175B2 (en) | Converter topology with adaptive power path architecture | |
| US6392904B1 (en) | DC/DC converter and method of operating a DC/DC converter | |
| EP0818875B1 (en) | Step-down type DC-DC regulator | |
| US7193396B2 (en) | DC converters having buck or boost configurations | |
| EP2313963B1 (en) | Step-up dc/dc voltage converter with improved transient current capability | |
| US6920055B1 (en) | Charge pumping system and method | |
| CN106664020B (zh) | 用于多相位降压转换器电路的共享式自举电容器及方法 | |
| US7541859B2 (en) | Charge pump circuit | |
| TW406462B (en) | Secondary battery unit using double layer capacitor | |
| CN110022057B (zh) | 用于操作功率变换器电路的方法和功率变换器电路 | |
| US20080212347A1 (en) | Switched-capacitor regulators | |
| JP2006246598A (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法 | |
| CN103731047A (zh) | 电源设备 | |
| US7501715B2 (en) | Multi-output DC-DC converter | |
| US5977753A (en) | Buck regulator with plural outputs | |
| CN112511002B (zh) | Dc-dc转换器和dc-dc开关模式电源及其方法 | |
| CN106877428B (zh) | 电源管理电路和方法 | |
| KR102623007B1 (ko) | 다중 위상을 갖는 3-레벨 dc-dc 컨버터 | |
| US20050285585A1 (en) | DC-DC converter | |
| JP4252269B2 (ja) | 多出力ｄｃ−ｄｃコンバータ | |
| US7646186B2 (en) | Holdover circuit for a power converter using a bi-directional switching regulator | |
| JPH06103984B2 (ja) | 昇降圧チョッパ装置 | |
| US20230318453A1 (en) | Control of two-stage dc-dc converter | |
| JPH08140341A (ja) | スイッチング素子を用いたマイクロ電源装置 |