JPH06244687A - 多重化信号受信装置 - Google Patents
多重化信号受信装置Info
- Publication number
- JPH06244687A JPH06244687A JP2456193A JP2456193A JPH06244687A JP H06244687 A JPH06244687 A JP H06244687A JP 2456193 A JP2456193 A JP 2456193A JP 2456193 A JP2456193 A JP 2456193A JP H06244687 A JPH06244687 A JP H06244687A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference voltage
- period
- level
- cri
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 ＣＲＩ信号の一部の変形に起因するスライス
レベルの大きな変動を抑制し、適正なスライスレベルを
短時間に得ることができる多重化信号受信装置を提供す
る。 【構成】 多重化信号受信装置は、入力される多重化信
号の電圧を基準電圧と比較することによってこの多重化
信号に対するスライス処理を施し、スライスデータを生
成するコンパレータ１１を備える。ＣＲＩ信号に対応す
るスライスデータは論理レベル期間検出手段１３に与え
られ、コンパレータ１１で生成されたスライスデータか
らＣＲＩ信号の１サイクル当りの論理レベル期間が検出
される。論理レベル期間検出手段１３の検出の結果に応
じて前記基準電圧はＣＲＩ信号の１サイクル単位で変更
され、この変更された基準電圧はコンパレータ１１に出
力される。
レベルの大きな変動を抑制し、適正なスライスレベルを
短時間に得ることができる多重化信号受信装置を提供す
る。 【構成】 多重化信号受信装置は、入力される多重化信
号の電圧を基準電圧と比較することによってこの多重化
信号に対するスライス処理を施し、スライスデータを生
成するコンパレータ１１を備える。ＣＲＩ信号に対応す
るスライスデータは論理レベル期間検出手段１３に与え
られ、コンパレータ１１で生成されたスライスデータか
らＣＲＩ信号の１サイクル当りの論理レベル期間が検出
される。論理レベル期間検出手段１３の検出の結果に応
じて前記基準電圧はＣＲＩ信号の１サイクル単位で変更
され、この変更された基準電圧はコンパレータ１１に出
力される。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、２値化された
情報が重畳されている多重化信号を解読するためのデコ
ード装置に用いられ、２値化信号の位相および振幅を示
す繰返し信号およびこの繰返し信号の後に続く前記２値
化信号が重畳されている多重化信号に対し、この多重化
信号から２値化信号を抽出するためのスライス処理を施
す多重化信号受信装置に関する。
情報が重畳されている多重化信号を解読するためのデコ
ード装置に用いられ、２値化信号の位相および振幅を示
す繰返し信号およびこの繰返し信号の後に続く前記２値
化信号が重畳されている多重化信号に対し、この多重化
信号から２値化信号を抽出するためのスライス処理を施
す多重化信号受信装置に関する。
【０００２】
【従来の技術】テレビジョン信号の垂直線期間中に２値
化信号を重畳することによって各情報を伝送するシステ
ムには多様な方式があり、例えば、このシステムとして
は、日本の文字方法、国際的な仕様に拡張された英国方
式のテレテキスト（ＷＳＴ）、米国のクローズドキャプ
ションなどがある。
化信号を重畳することによって各情報を伝送するシステ
ムには多様な方式があり、例えば、このシステムとして
は、日本の文字方法、国際的な仕様に拡張された英国方
式のテレテキスト（ＷＳＴ）、米国のクローズドキャプ
ションなどがある。
【０００３】上述のシステムには、垂直帰線期間中に２
値化信号が重畳されている多重化信号に対しスライス処
理を施すことによってこの多重化信号から２値化信号を
抽出し、この２値化信号を解読するデコード装置が用い
られる。このデコード装置には、垂直帰線期間中に２値
化信号が重畳されている多重化信号に対し、この多重化
信号から２値化信号を抽出するためのスライス処理を施
す多重化信号受信装置が設けられている。
値化信号が重畳されている多重化信号に対しスライス処
理を施すことによってこの多重化信号から２値化信号を
抽出し、この２値化信号を解読するデコード装置が用い
られる。このデコード装置には、垂直帰線期間中に２値
化信号が重畳されている多重化信号に対し、この多重化
信号から２値化信号を抽出するためのスライス処理を施
す多重化信号受信装置が設けられている。
【０００４】次の、この多重化信号受信装置について図
を参照しながら説明する。図３は従来の多重化信号受信
装置の一例を示すブロック図である。
を参照しながら説明する。図３は従来の多重化信号受信
装置の一例を示すブロック図である。
【０００５】多重化信号受信装置は、図３に示すよう
に、コンパレータ１を備える。コンパレータ１は、入力
信号の電圧と基準電圧とを比較する。入力信号の電圧が
基準電圧より高いとき、「Ｈ」レベルのスライスデータ
が出力され、入力信号の電圧が基準電圧より低いとき、
「Ｌ」レベルのスライスデータが出力される。
に、コンパレータ１を備える。コンパレータ１は、入力
信号の電圧と基準電圧とを比較する。入力信号の電圧が
基準電圧より高いとき、「Ｈ」レベルのスライスデータ
が出力され、入力信号の電圧が基準電圧より低いとき、
「Ｌ」レベルのスライスデータが出力される。
【０００６】入力信号は、垂直帰線期間中に２値化信号
が重畳されている多重化信号であり、この多重化信号は
その先頭部に付加されているクロックランイン信号（以
下、ＣＲＩ信号という）と、スタートビットと、２値化
情報のデータとのパケットで構成される。ＣＲＩ信号
は、データとスタートビットとの位相および振幅などを
示し、スタートビットはデータの開始を示す。
が重畳されている多重化信号であり、この多重化信号は
その先頭部に付加されているクロックランイン信号（以
下、ＣＲＩ信号という）と、スタートビットと、２値化
情報のデータとのパケットで構成される。ＣＲＩ信号
は、データとスタートビットとの位相および振幅などを
示し、スタートビットはデータの開始を示す。
【０００７】コンパレータ１からのスライスデータはア
ップダウンカウンタ（以下、Ｕ／Ｄカウンタという）２
に与えられる。Ｕ／Ｄカウンタ２は、ＣＲＩ期間信号が
示すＣＲＩ信号の入力期間中、ＣＲＩ信号の周期より十
分に速いシステムクロックで動作し、コンパレータ１か
らのスライスデータのレベルに応じてカウントを行う。
コンパレータ１からのスライスデータが「Ｈ」レベルで
あるとき、カウント値は上り、コンパレータ１からのス
ライスデータが「Ｌ」レベルであるとき、カウント値は
下がる。Ｕ／Ｄカウンタ２のカウント値はディジタルア
ナログ変換器（以下、Ｄ／Ａ変換器）３に与えられる。
Ｄ／Ａ変換器３は、Ｕ／Ｄカウンタ２のカウント値を対
応する電圧に変換し、この電圧を基準電圧としてコンパ
レータ１に与える。
ップダウンカウンタ（以下、Ｕ／Ｄカウンタという）２
に与えられる。Ｕ／Ｄカウンタ２は、ＣＲＩ期間信号が
示すＣＲＩ信号の入力期間中、ＣＲＩ信号の周期より十
分に速いシステムクロックで動作し、コンパレータ１か
らのスライスデータのレベルに応じてカウントを行う。
コンパレータ１からのスライスデータが「Ｈ」レベルで
あるとき、カウント値は上り、コンパレータ１からのス
ライスデータが「Ｌ」レベルであるとき、カウント値は
下がる。Ｕ／Ｄカウンタ２のカウント値はディジタルア
ナログ変換器（以下、Ｄ／Ａ変換器）３に与えられる。
Ｄ／Ａ変換器３は、Ｕ／Ｄカウンタ２のカウント値を対
応する電圧に変換し、この電圧を基準電圧としてコンパ
レータ１に与える。
【０００８】次に、多重化信号受信装置の動作について
図を参照しながら説明する。図４は図３の多重化信号受
信装置の動作説明に用いられる多重化信号波形、スライ
スレベル、スライスデータおよびＣＲＩ期間信号を示す
タイムチャートである。
図を参照しながら説明する。図４は図３の多重化信号受
信装置の動作説明に用いられる多重化信号波形、スライ
スレベル、スライスデータおよびＣＲＩ期間信号を示す
タイムチャートである。
【０００９】まず、入力信号の電圧がコンパレータ１で
基準電圧と比較され、この比較の結果によって生成され
たスライスデータが出力される。ＣＲＩ信号がコンパレ
ータ１に入力している期間中、Ｕ／Ｄカウンタ２にはＣ
ＲＩ信号の入力期間であることを示す「Ｈ」レベルのＣ
ＲＩ期間信号が与えられる。Ｕ／Ｄカウンタ２はＣＲＩ
信号入力中を示すＣＲＩ期間信号の入力に伴いシステム
クロックに同期しながら動作し、スライスデータのレベ
ルに応じてカウント値を増減する。
基準電圧と比較され、この比較の結果によって生成され
たスライスデータが出力される。ＣＲＩ信号がコンパレ
ータ１に入力している期間中、Ｕ／Ｄカウンタ２にはＣ
ＲＩ信号の入力期間であることを示す「Ｈ」レベルのＣ
ＲＩ期間信号が与えられる。Ｕ／Ｄカウンタ２はＣＲＩ
信号入力中を示すＣＲＩ期間信号の入力に伴いシステム
クロックに同期しながら動作し、スライスデータのレベ
ルに応じてカウント値を増減する。
【００１０】ＣＲＩ信号の入力期間中、Ｕ／Ｄカウンタ
２のカウント値はＣＲＩ信号の振幅に応じてその振幅の
中心から上下方向に変動し、このカウント値の変動に伴
い基準電圧が変化する。すなわち、この基準電圧の変化
によって入力信号に対するスライスレベルが変化する。
２のカウント値はＣＲＩ信号の振幅に応じてその振幅の
中心から上下方向に変動し、このカウント値の変動に伴
い基準電圧が変化する。すなわち、この基準電圧の変化
によって入力信号に対するスライスレベルが変化する。
【００１１】ＣＲＩ信号入力期間がスタートビット期間
へ移行するとき、Ｕ／Ｄカウンタ２にはＣＲＩ信号の入
力期間の終了を示す「Ｌ」レベルのＣＲＩ期間信号が与
えられ、Ｕ／Ｄカウンタ２は動作を停止する。Ｕ／Ｄカ
ウンタ２の動作の停止に伴いコンパレータ１の基準電圧
はＵ／Ｄカウンタ２の最終のカウント値に保持される。
この最終のカウント値に対応する基準電圧すなわちスラ
イスレベルはほぼＣＲＩ信号の振幅の中心の値の相当す
る。よって、入力信号のＣＲＩ信号の後に続くデータ部
分に最適なスライスレベルによる処理を施すことができ
る。
へ移行するとき、Ｕ／Ｄカウンタ２にはＣＲＩ信号の入
力期間の終了を示す「Ｌ」レベルのＣＲＩ期間信号が与
えられ、Ｕ／Ｄカウンタ２は動作を停止する。Ｕ／Ｄカ
ウンタ２の動作の停止に伴いコンパレータ１の基準電圧
はＵ／Ｄカウンタ２の最終のカウント値に保持される。
この最終のカウント値に対応する基準電圧すなわちスラ
イスレベルはほぼＣＲＩ信号の振幅の中心の値の相当す
る。よって、入力信号のＣＲＩ信号の後に続くデータ部
分に最適なスライスレベルによる処理を施すことができ
る。
【００１２】しかし、ＣＲＩ信号の一部が変形すると、
図５に示すように、このＣＲＩ信号の変形に伴いスライ
スレベルが大きく変化し、最適なスライスレベルが得ら
れないことがある。
図５に示すように、このＣＲＩ信号の変形に伴いスライ
スレベルが大きく変化し、最適なスライスレベルが得ら
れないことがある。
【００１３】次に、従来の他の多重化信号受信装置につ
いて図を参照しながら説明する。図６は従来の多重化信
号受信装置の他の例を示すブロック図である。
いて図を参照しながら説明する。図６は従来の多重化信
号受信装置の他の例を示すブロック図である。
【００１４】他の多重化信号受信装置として、図６に示
すように、入力信号と基準電圧とを比較し、この比較の
結果に応じてスライスデータを生成するコンパレータ１
と、コンパレータ１からのＣＲＩ信号に対応するスライ
スデータが与えられ、このスライスデータの２つの論理
レベル期間の差を検出する検出手段４と、検出手段４の
検出の結果に応じて次の入力信号のパケットに対する基
準電圧のデータを算出する処理手段５と、処理手段５か
らのデータを対応する電圧に変換し、この電圧を基準電
圧としてコンパレータ１に出力するＤ／Ａ変換器３とを
備えるものがある。
すように、入力信号と基準電圧とを比較し、この比較の
結果に応じてスライスデータを生成するコンパレータ１
と、コンパレータ１からのＣＲＩ信号に対応するスライ
スデータが与えられ、このスライスデータの２つの論理
レベル期間の差を検出する検出手段４と、検出手段４の
検出の結果に応じて次の入力信号のパケットに対する基
準電圧のデータを算出する処理手段５と、処理手段５か
らのデータを対応する電圧に変換し、この電圧を基準電
圧としてコンパレータ１に出力するＤ／Ａ変換器３とを
備えるものがある。
【００１５】次に、この多重化信号受信装置に動作につ
いて図を参照しながら説明する。図７は図３の多重化信
号受信装置の動作説明に用いられる多重化信号波形、ス
ライスレベル、スライスデータおよびＣＲＩ信号期間を
示す図である。
いて図を参照しながら説明する。図７は図３の多重化信
号受信装置の動作説明に用いられる多重化信号波形、ス
ライスレベル、スライスデータおよびＣＲＩ信号期間を
示す図である。
【００１６】まず、処理手段４からコンパレータ１に基
準電圧の初期値が与えられる。入力信号の電圧がコンパ
レータ１で基準電圧と比較され、この比較の結果によっ
て生成されたスライスデータが出力される。ＣＲＩ信号
がコンパレータ１に入力している期間中、検出手段４に
はＣＲＩ信号の入力期間であることを示すＨレベルのＣ
ＲＩ期間信号が与えられる。検出手段４はＣＲＩ期間信
号の入力に伴いシステムクロックに同期しながら動作
し、ＣＲＩ信号に対応するスライスデータの２つの論理
レベル期間の差を検出する。
準電圧の初期値が与えられる。入力信号の電圧がコンパ
レータ１で基準電圧と比較され、この比較の結果によっ
て生成されたスライスデータが出力される。ＣＲＩ信号
がコンパレータ１に入力している期間中、検出手段４に
はＣＲＩ信号の入力期間であることを示すＨレベルのＣ
ＲＩ期間信号が与えられる。検出手段４はＣＲＩ期間信
号の入力に伴いシステムクロックに同期しながら動作
し、ＣＲＩ信号に対応するスライスデータの２つの論理
レベル期間の差を検出する。
【００１７】１つのパケット分の前記２つの論理レベル
期間の差が検出されると、この差は処理手段５に与えら
れ、処理手段５はこの差から次の入力信号のパケットに
対する基準電圧のデータを算出する。処理手段５からの
データはＤ／Ａ変換器３で対応する電圧に変換され、こ
の電圧は基準電圧としてコンパレータ１に与えられる。
コンパレータ１は新たに与えられた基準電圧と次の入力
信号の電圧とを比較し、スライスデータを生成する。よ
って、上述の動作を繰り返すことによって、最適なスラ
イスレベルが得られ、最適なスライスレベルによる処理
を施すことができる。
期間の差が検出されると、この差は処理手段５に与えら
れ、処理手段５はこの差から次の入力信号のパケットに
対する基準電圧のデータを算出する。処理手段５からの
データはＤ／Ａ変換器３で対応する電圧に変換され、こ
の電圧は基準電圧としてコンパレータ１に与えられる。
コンパレータ１は新たに与えられた基準電圧と次の入力
信号の電圧とを比較し、スライスデータを生成する。よ
って、上述の動作を繰り返すことによって、最適なスラ
イスレベルが得られ、最適なスライスレベルによる処理
を施すことができる。
【００１８】この多重化信号受信装置では、前者の多重
化信号受信装置と異なり、ＣＲＩ信号の一部の変形に伴
いスライスレベルを大きく変動させることはないが、米
国のクローズドキャプション方式のようにテレビジョン
信号の垂直帰線期間にパケットが挿入されているとき、
１フィールドまたは１フレーム毎のパケットの時間的間
隔が長くなり、スライスレベルが最適な値に到達するま
で多大な時間が掛かる。
化信号受信装置と異なり、ＣＲＩ信号の一部の変形に伴
いスライスレベルを大きく変動させることはないが、米
国のクローズドキャプション方式のようにテレビジョン
信号の垂直帰線期間にパケットが挿入されているとき、
１フィールドまたは１フレーム毎のパケットの時間的間
隔が長くなり、スライスレベルが最適な値に到達するま
で多大な時間が掛かる。
【００１９】
【発明が解決しようとする課題】上述したように、従来
の多重化信号受信装置の内の前者の多重化信号受信装置
では、ＣＲＩ信号の一部が変形しているときに、スライ
スレベルが大きく変動し、適正なスライスレベルを得る
ことができない。後者の多重化信号受信装置では、適正
なスライスレベルを得るまでに多大な時間が掛かる。
の多重化信号受信装置の内の前者の多重化信号受信装置
では、ＣＲＩ信号の一部が変形しているときに、スライ
スレベルが大きく変動し、適正なスライスレベルを得る
ことができない。後者の多重化信号受信装置では、適正
なスライスレベルを得るまでに多大な時間が掛かる。
【００２０】本発明は、ＣＲＩ信号の一部の変形に起因
するスライスレベルの大きな変動を抑制し、適正なスラ
イスレベルを短時間に得ることができる多重化信号受信
装置を提供することを目的とする。
するスライスレベルの大きな変動を抑制し、適正なスラ
イスレベルを短時間に得ることができる多重化信号受信
装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明は、２値化信号の
位相および振幅を示す繰返し信号およびこの繰返し信号
の後に続く前記２値化信号が重畳されている多重化信号
に対し、この多重化信号から２値化信号を抽出するため
のスライス処理を施す多重化信号受信装置であって、入
力される多重化信号の電圧を基準電圧と比較することに
よってこの多重化信号に対するスライス処理を施し、ス
ライスデータを生成する比較手段と、前記比較手段で生
成されたスライスデータから前記繰返し信号の１サイク
ル当りの論理レベル期間を検出する論理レベル期間検出
手段と、前記論理レベル期間検出手段の検出の結果に応
じて前記基準電圧を前記繰返し信号の１サイクル単位で
変更し、この変更された基準電圧を前記比較手段に出力
する基準電圧変更手段とを備える。
位相および振幅を示す繰返し信号およびこの繰返し信号
の後に続く前記２値化信号が重畳されている多重化信号
に対し、この多重化信号から２値化信号を抽出するため
のスライス処理を施す多重化信号受信装置であって、入
力される多重化信号の電圧を基準電圧と比較することに
よってこの多重化信号に対するスライス処理を施し、ス
ライスデータを生成する比較手段と、前記比較手段で生
成されたスライスデータから前記繰返し信号の１サイク
ル当りの論理レベル期間を検出する論理レベル期間検出
手段と、前記論理レベル期間検出手段の検出の結果に応
じて前記基準電圧を前記繰返し信号の１サイクル単位で
変更し、この変更された基準電圧を前記比較手段に出力
する基準電圧変更手段とを備える。
【００２２】
【作 用】本発明の多重化信号受信装置では、前記比較
手段で生成されたスライスデータから前記繰返し信号の
１サイクル当りの論理レベル期間を検出し、この検出の
結果に応じて前記基準電圧を前記繰返し信号の１サイク
ル単位で変更する。
手段で生成されたスライスデータから前記繰返し信号の
１サイクル当りの論理レベル期間を検出し、この検出の
結果に応じて前記基準電圧を前記繰返し信号の１サイク
ル単位で変更する。
【００２３】前記繰返し信号の１サイクル単位毎に前記
基準電圧すなわちスライスレベルは前記繰返し信号の論
理レベル期間に応じて適正な値になるように変更される
から、前記繰返し信号の一部の変形に起因するスライス
レベルの大きな変動を抑制することができ、かつ短時間
に適正なスライスレベルを得ることができる。
基準電圧すなわちスライスレベルは前記繰返し信号の論
理レベル期間に応じて適正な値になるように変更される
から、前記繰返し信号の一部の変形に起因するスライス
レベルの大きな変動を抑制することができ、かつ短時間
に適正なスライスレベルを得ることができる。
【００２４】
【実施例】以下に、本発明の実施例について図を参照し
ながら説明する。
ながら説明する。
【００２５】図１は本発明の多重化信号受信装置の一実
施例を示すブロック図である。
施例を示すブロック図である。
【００２６】多重化信号受信装置は、図１に示すよう
に、コンパレータ１１を備える。コンパレータ１１は、
入力信号の電圧と基準電圧とを比較する。入力信号の電
圧が基準電圧より高いとき、Ｈレベルのスライスデータ
が出力され、入力信号の電圧が基準電圧より低いとき、
Ｌレベルのスライスデータが出力される。
に、コンパレータ１１を備える。コンパレータ１１は、
入力信号の電圧と基準電圧とを比較する。入力信号の電
圧が基準電圧より高いとき、Ｈレベルのスライスデータ
が出力され、入力信号の電圧が基準電圧より低いとき、
Ｌレベルのスライスデータが出力される。
【００２７】入力信号は、垂直帰線期間中に２値化信号
が重畳されている多重化信号であり、この多重化信号は
その先頭部に付加されている７サイクル分のＣＲＩ信号
と、その後の続くスタートビットと、その後の続く２値
化情報のデータとのパケットを含む。ＣＲＩ信号は、デ
ータとスタートビットとの位相および振幅などを示し、
スタートビットはデータの開始を示す。
が重畳されている多重化信号であり、この多重化信号は
その先頭部に付加されている７サイクル分のＣＲＩ信号
と、その後の続くスタートビットと、その後の続く２値
化情報のデータとのパケットを含む。ＣＲＩ信号は、デ
ータとスタートビットとの位相および振幅などを示し、
スタートビットはデータの開始を示す。
【００２８】コンパレータ１１からのスライスデータは
クロック発生器１２および論理レベル期間検出手段１３
に与えられる。クロック発生器１２はこれに入力される
ＣＲＩ信号入力期間を示すＣＲＩ期間信号によって動作
を制御され、ＣＲＩ信号入力期間中のスライスデータに
基づきＣＲＩ信号の１サイクル毎に対応するＣＲＩクロ
ックを発生する。ただし、最初のＣＲＩ信号の最初のサ
イクルに対応するＣＲＩクロックを発生しない。ＣＲＩ
クロックはＣＲＩ信号の各サイクルの終了を示すための
クロックである。
クロック発生器１２および論理レベル期間検出手段１３
に与えられる。クロック発生器１２はこれに入力される
ＣＲＩ信号入力期間を示すＣＲＩ期間信号によって動作
を制御され、ＣＲＩ信号入力期間中のスライスデータに
基づきＣＲＩ信号の１サイクル毎に対応するＣＲＩクロ
ックを発生する。ただし、最初のＣＲＩ信号の最初のサ
イクルに対応するＣＲＩクロックを発生しない。ＣＲＩ
クロックはＣＲＩ信号の各サイクルの終了を示すための
クロックである。
【００２９】ＣＲＩクロックは論理レベル期間検出手段
１３およびＵ／Ｄカウンタ１４に与えられる。論理レベ
ル期間検出手段１３は、ＣＲＩクロックおよびスライス
データとともにシステムクロックを取り込み、ＣＲＩク
ロック、スライスデータおよびシステムクロックに基づ
きスライスデータの「Ｈ」レベル期間の長さと「Ｌ」レ
ベル期間の長さとの比を算出する。このシステムクロッ
クは論理レベル期間検出手段１３を動作させるためのク
ロックであり、このクロックはＣＲＩ信号の周期より十
分に速い周期を有する。
１３およびＵ／Ｄカウンタ１４に与えられる。論理レベ
ル期間検出手段１３は、ＣＲＩクロックおよびスライス
データとともにシステムクロックを取り込み、ＣＲＩク
ロック、スライスデータおよびシステムクロックに基づ
きスライスデータの「Ｈ」レベル期間の長さと「Ｌ」レ
ベル期間の長さとの比を算出する。このシステムクロッ
クは論理レベル期間検出手段１３を動作させるためのク
ロックであり、このクロックはＣＲＩ信号の周期より十
分に速い周期を有する。
【００３０】論理レベル期間検出手段１３で算出された
比はＣＲＩクロックの立上りで保持され、この保持され
た比の値に対応する指示がＵ／Ｄカウンタ１４に与えら
れる。
比はＣＲＩクロックの立上りで保持され、この保持され
た比の値に対応する指示がＵ／Ｄカウンタ１４に与えら
れる。
【００３１】Ｕ／Ｄカウンタ１４はこれに入力されるＣ
ＲＩクロックに同期しながら論理レベル期間検出手段１
３からの指示に応じてカウント動作をする。例えば、ス
ライスデータの「Ｈ」レベル期間の長さと「Ｌ」レベル
期間の長さとの比が１より大きいとき、Ｕ／Ｄカウンタ
１４は論理レベル期間検出手段１４からカウント値を上
る指示を受け、カウント値を上げる。スライスデータの
「Ｈ」レベル期間の長さと「Ｌ」レベル期間の長さとの
比が１より小さいとき、Ｕ／Ｄカウンタ１４は論理レベ
ル期間検出手段１４からカウント値を下げる指示を受
け、カウント値を下げる。スライスデータの「Ｈ」レベ
ル期間の長さと「Ｌ」レベル期間の長さとの比が１であ
るとき、カウント値は変化せず、その値に保持される。
ＲＩクロックに同期しながら論理レベル期間検出手段１
３からの指示に応じてカウント動作をする。例えば、ス
ライスデータの「Ｈ」レベル期間の長さと「Ｌ」レベル
期間の長さとの比が１より大きいとき、Ｕ／Ｄカウンタ
１４は論理レベル期間検出手段１４からカウント値を上
る指示を受け、カウント値を上げる。スライスデータの
「Ｈ」レベル期間の長さと「Ｌ」レベル期間の長さとの
比が１より小さいとき、Ｕ／Ｄカウンタ１４は論理レベ
ル期間検出手段１４からカウント値を下げる指示を受
け、カウント値を下げる。スライスデータの「Ｈ」レベ
ル期間の長さと「Ｌ」レベル期間の長さとの比が１であ
るとき、カウント値は変化せず、その値に保持される。
【００３２】Ｕ／Ｄカウンタ１４のカウント値はＤ／Ａ
変換器１５に与えられる。Ｄ／Ａ変換器１５は、Ｕ／Ｄ
カウンタ１４からのカウント値を対応する電圧に変換
し、この電圧を基準電圧としてコンパレータ１１に与え
る。
変換器１５に与えられる。Ｄ／Ａ変換器１５は、Ｕ／Ｄ
カウンタ１４からのカウント値を対応する電圧に変換
し、この電圧を基準電圧としてコンパレータ１１に与え
る。
【００３３】次に、多重化信号受信装置の動作について
図を参照しながら説明する。図２は図１の多重化受信装
置の動作説明に用いる入力信号、スライスレベル、スラ
イスデータ、ＣＲＩ期間信号およびＣＲＩクロックを示
すタイムチャートである。
図を参照しながら説明する。図２は図１の多重化受信装
置の動作説明に用いる入力信号、スライスレベル、スラ
イスデータ、ＣＲＩ期間信号およびＣＲＩクロックを示
すタイムチャートである。
【００３４】まず、Ｕ／Ｄカウンタ１４に初期値が与え
られ、この初期値がカウント値としてＤ／Ａ変換器１５
に出力される。Ｄ／Ａ変換器１５はＵ／Ｄカウンタ１４
からのカウント値に対応する電圧に変換し、この電圧は
基準電圧としてコンパレータ１１に与えられる。コンパ
レータ１１は、入力信号の電圧と基準電圧とを比較し、
その比較の結果からＣＲＩ信号のＡサイクルに対応する
スライスデータを生成する。
られ、この初期値がカウント値としてＤ／Ａ変換器１５
に出力される。Ｄ／Ａ変換器１５はＵ／Ｄカウンタ１４
からのカウント値に対応する電圧に変換し、この電圧は
基準電圧としてコンパレータ１１に与えられる。コンパ
レータ１１は、入力信号の電圧と基準電圧とを比較し、
その比較の結果からＣＲＩ信号のＡサイクルに対応する
スライスデータを生成する。
【００３５】コンパレータ１１からのＡサイクルに対応
するスライスデータはクロック発生器１２および論理レ
ベル期間検出手段１３に与えられる。クロック発生器１
２はこれに入力されるＣＲＩ信号入力期間を示すＣＲＩ
期間信号によって動作を制御され、ＣＲＩ信号の最初の
Ａサイクルに対応するＣＲＩクロックを発生しない。
するスライスデータはクロック発生器１２および論理レ
ベル期間検出手段１３に与えられる。クロック発生器１
２はこれに入力されるＣＲＩ信号入力期間を示すＣＲＩ
期間信号によって動作を制御され、ＣＲＩ信号の最初の
Ａサイクルに対応するＣＲＩクロックを発生しない。
【００３６】論理レベル期間検出手段１３は、Ａサイク
ルに対応するスライスデータとともにシステムクロック
を取り込み、Ａサイクルに対応するスライスデータの
「Ｈ」期間の長さと「Ｌ」期間の長さとの比を算出す
る。論理レベル期間検出手段１３で算出された比はＣＲ
Ｉクロックの立上りで保持され、この保持された比の値
に対応する指示がＵ／Ｄカウンタ１４に与えられる。
ルに対応するスライスデータとともにシステムクロック
を取り込み、Ａサイクルに対応するスライスデータの
「Ｈ」期間の長さと「Ｌ」期間の長さとの比を算出す
る。論理レベル期間検出手段１３で算出された比はＣＲ
Ｉクロックの立上りで保持され、この保持された比の値
に対応する指示がＵ／Ｄカウンタ１４に与えられる。
【００３７】Ｕ／Ｄカウンタ１４はこれに入力されるＣ
ＲＩクロックに同期しながら論理レベル期間検出手段１
３からの指示に応じてカウント動作をする。例えば、ス
ライスデータの「Ｈ」期間の長さと「Ｌ」期間の長さと
の比が１より大きいとき、カウント値は上る。
ＲＩクロックに同期しながら論理レベル期間検出手段１
３からの指示に応じてカウント動作をする。例えば、ス
ライスデータの「Ｈ」期間の長さと「Ｌ」期間の長さと
の比が１より大きいとき、カウント値は上る。
【００３８】Ｕ／Ｄカウンタ１４のカウント値はＤ／Ａ
変換器１５に与えられる。Ｄ／Ａ変換器１５は、Ｕ／Ｄ
カウンタ１４からのカウント値を対応する電圧に変換
し、この電圧をＣＲＩ信号のＢサイクルに対する基準電
圧としてコンパレータ１１に与える。
変換器１５に与えられる。Ｄ／Ａ変換器１５は、Ｕ／Ｄ
カウンタ１４からのカウント値を対応する電圧に変換
し、この電圧をＣＲＩ信号のＢサイクルに対する基準電
圧としてコンパレータ１１に与える。
【００３９】上述の動作がＣＲＩ信号のＦサイクルまで
繰り返され、基準電圧、すなわちスライスレベルはＣＲ
Ｉ信号の１サイクル単位で適正なレベルに向けて変動さ
れる。 以上により、ＣＲＩ信号の１サイクル単位毎に
スライスレベルが適正な値になるように設定されるか
ら、ＣＲＩ信号の一部の変形に起因するスライスレベル
の大きな変動を抑制することができ、かつ短時間に適正
なスライスレベルを得ることができる。
繰り返され、基準電圧、すなわちスライスレベルはＣＲ
Ｉ信号の１サイクル単位で適正なレベルに向けて変動さ
れる。 以上により、ＣＲＩ信号の１サイクル単位毎に
スライスレベルが適正な値になるように設定されるか
ら、ＣＲＩ信号の一部の変形に起因するスライスレベル
の大きな変動を抑制することができ、かつ短時間に適正
なスライスレベルを得ることができる。
【００４０】
【発明の効果】以上に説明したように、本発明の多重化
信号受信装置によれば、ＣＲＩ信号の一部の変形に起因
するスライスレベルの大きな変動を抑制し、適正なスラ
イスレベルを短時間に得ることができる。
信号受信装置によれば、ＣＲＩ信号の一部の変形に起因
するスライスレベルの大きな変動を抑制し、適正なスラ
イスレベルを短時間に得ることができる。
【図１】本発明の多重化信号受信装置の一実施例を示す
ブロック図である。
ブロック図である。
【図２】図１の多重化受信装置の動作説明に用いる入力
信号、スライスレベル、スライスデータ、ＣＲＩ期間信
号およびＣＲＩクロックを示すタイムチャートである。
信号、スライスレベル、スライスデータ、ＣＲＩ期間信
号およびＣＲＩクロックを示すタイムチャートである。
【図３】従来の多重化信号受信装置の一例を示すブロッ
ク図である。
ク図である。
【図４】図３の多重化信号受信装置の動作説明に用いら
れる多重化信号波形、スライスレベル、スライスデータ
およびＣＲＩ信号期間を示すタイムチャートである。
れる多重化信号波形、スライスレベル、スライスデータ
およびＣＲＩ信号期間を示すタイムチャートである。
【図５】図３の多重化信号受信装置の動作不良の説明に
用いられる多重化信号波形、スライスレベル、スライス
データおよびＣＲＩ信号期間を示すタイムチャートであ
る。
用いられる多重化信号波形、スライスレベル、スライス
データおよびＣＲＩ信号期間を示すタイムチャートであ
る。
【図６】従来の多重化信号受信装置の他の例を示すブロ
ック図である。
ック図である。
１１…コンパレータ、１２…ＣＲＩ単位クロック発生
器、１３…論理レベル期間検出手段、１４…Ｕ／Ｄカウ
ンタ、１５…Ｄ／Ａ変換器。
器、１３…論理レベル期間検出手段、１４…Ｕ／Ｄカウ
ンタ、１５…Ｄ／Ａ変換器。
Claims (3)
- 【請求項１】２値化信号の位相および振幅を示す繰返し
信号およびこの繰返し信号の後に続く前記２値化信号が
重畳されている多重化信号に対し、この多重化信号から
２値化信号を抽出するためのスライス処理を施す多重化
信号受信装置であって、 入力される多重化信号の電圧を基準電圧と比較すること
によってこの多重化信号に対するスライス処理を施し、
スライスデータを生成する比較手段と、 前記比較手段で生成されたスライスデータから前記繰返
し信号の１サイクル当りの論理レベル期間を検出する論
理レベル期間検出手段と、 前記論理レベル期間検出手段の検出の結果に応じて前記
基準電圧を前記繰返し信号の１サイクル単位で変更し、
この変更された基準電圧を前記比較手段に出力する基準
電圧変更手段とを備えることを特徴とする多重化信号受
信装置。 - 【請求項２】前記論理レベル期間検出手段は、前記繰返
し信号の１サイクル当りの論理レベルの「Ｈ」レベル期
間の長さと「Ｌ」レベルの期間の長さとの比を検出し、
前記基準電圧変更手段は、前記論理レベル期間検出手段
からの比に応じて前記基準電圧を変更することを特徴と
する請求項１に記載の多重化信号受信装置。 - 【請求項３】前記繰返し信号の論理レベルの「Ｈ」レベ
ル期間の長さと「Ｌ」レベルの期間の長さとの比が１よ
り大きいとき、前記基準電圧を上げ、前記繰返し信号の
論理レベルの「Ｈ」レベル期間の長さと「Ｌ」レベルの
期間の長さとの比が１より小さいとき、前記基準電圧を
下げ、前記繰返し信号の論理レベルの「Ｈ」レベル期間
の長さと「Ｌ」レベルの期間の長さとの比が１に等しい
とき、前記基準電圧を現在の基準電圧に保持することを
特徴とする請求項１に記載の多重化信号受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2456193A JPH06244687A (ja) | 1993-02-12 | 1993-02-12 | 多重化信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2456193A JPH06244687A (ja) | 1993-02-12 | 1993-02-12 | 多重化信号受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244687A true JPH06244687A (ja) | 1994-09-02 |
Family
ID=12141576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2456193A Pending JPH06244687A (ja) | 1993-02-12 | 1993-02-12 | 多重化信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244687A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091144A (en) * | 1990-07-10 | 1992-02-25 | General Electric Company | Bwr zero pressure containment |
| JP2010103663A (ja) * | 2008-10-22 | 2010-05-06 | Nec Corp | 受信回路、電子機器、及び受信回路の制御方法 |
-
1993
- 1993-02-12 JP JP2456193A patent/JPH06244687A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091144A (en) * | 1990-07-10 | 1992-02-25 | General Electric Company | Bwr zero pressure containment |
| JP2010103663A (ja) * | 2008-10-22 | 2010-05-06 | Nec Corp | 受信回路、電子機器、及び受信回路の制御方法 |
| US8120387B2 (en) | 2008-10-22 | 2012-02-21 | Nec Corporation | Receiving circuit, electronic apparatus and method for controlling receiving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3362850B2 (ja) | 補助ビデオ・データ・スライサ | |
| EP0918313B1 (en) | Signal processing method for an analogue picture signal | |
| US5463423A (en) | Auxiliary video data detector and data slicer | |
| JPH0586088B2 (ja) | ||
| US5506626A (en) | Closed-caption decoder circuit having robust synchronization features | |
| JP2000050275A5 (ja) | ||
| US5548339A (en) | Data segment sync signal detector for HDTV | |
| JP2823820B2 (ja) | 映像信号処理器のキャップションライン検出回路 | |
| JP2000197016A (ja) | データ抽出回路 | |
| JPH06244687A (ja) | 多重化信号受信装置 | |
| JP4297763B2 (ja) | データスライサ回路、集積回路およびデータ検出方法 | |
| EP0660989B1 (en) | Bias control apparatus for a data slicer in an auxiliary video information decoder | |
| KR100789680B1 (ko) | 클럭 생성회로 및 텔레텍스트 브로드캐스팅 데이터 샘플링회로 | |
| US6559891B1 (en) | Method and apparatus to generate tri-level HDTV synchronization pulses | |
| JP3547152B2 (ja) | 多重化信号受信装置 | |
| KR100279167B1 (ko) | 양호한노이즈면역성을갖는tv라인및필드검출장치 | |
| JPH08274819A (ja) | 連続信号によって送信されるビットの復元用回路 | |
| US5784121A (en) | Vertical synchronisation signal detector | |
| US7236686B2 (en) | Method and apparatus for transmitting a signal, method and apparatus for receiving a signal, VBI signal generating apparatus, video signal transmitting apparatus, video signal processing apparatus, video signal receiving apparatus, decoding apparatus, and recording medium for recording a video signal | |
| US8643780B2 (en) | Apparatus and method for detecting vertical blanking interval | |
| JPS6151473B2 (ja) | ||
| JP2007134912A (ja) | データスライス回路 | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| JP4326296B2 (ja) | データスライサ回路、集積回路およびデータ検出方法 | |
| JPH0523019Y2 (ja) |