JPH06244839A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JPH06244839A JPH06244839A JP2644793A JP2644793A JPH06244839A JP H06244839 A JPH06244839 A JP H06244839A JP 2644793 A JP2644793 A JP 2644793A JP 2644793 A JP2644793 A JP 2644793A JP H06244839 A JPH06244839 A JP H06244839A
- Authority
- JP
- Japan
- Prior art keywords
- header
- data
- routing
- communication device
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】複数ポート対応のルータを提供すること。
【構成】複数のルーティングプロセッサを有し、それぞ
れのルーティングプロセッサには複数のポートから時間
的に混在して入ってくるデータからそれぞれのデータの
ヘッダを再構成するために、チャネル信号に従って動作
する複数のヘッダ検出回路、ヘッダＦＩＦＯ、ヘッダＤ
ＭＡＣを有するルーテイング高速化装置を設けたルー
タ。 【効果】受信パケットをパケットバッファメモリに転送
し、同じに並行してヘッダ部を解析し経路選択を行うこ
とで、高速にパケット中継を行うことができる。
れのルーティングプロセッサには複数のポートから時間
的に混在して入ってくるデータからそれぞれのデータの
ヘッダを再構成するために、チャネル信号に従って動作
する複数のヘッダ検出回路、ヘッダＦＩＦＯ、ヘッダＤ
ＭＡＣを有するルーテイング高速化装置を設けたルー
タ。 【効果】受信パケットをパケットバッファメモリに転送
し、同じに並行してヘッダ部を解析し経路選択を行うこ
とで、高速にパケット中継を行うことができる。
Description
【０００１】
【産業上の利用分野】本発明はネットワークを相互接続
するインタネットワーク装置に係り、パケットデータの
ルーティングを高速に行うことを図るルーティング高速
化方式およびルーティング装置に関する。
するインタネットワーク装置に係り、パケットデータの
ルーティングを高速に行うことを図るルーティング高速
化方式およびルーティング装置に関する。
【０００２】
【従来の技術】従来、ルータやゲートウェイの構成は、
２つ以上の通信ポートと、ルーティングプロトコル処理
を行うプロセッサを持つ。ルーティングは以下のように
行う。一方の通信ポートから受信したパケットをバッフ
ァに格納し、プロセッサがルーティング処理を施し、宛
先（方向）を知る。さらに該パケットを該当するポート
から送出することによりパケットの中継を行う。
２つ以上の通信ポートと、ルーティングプロトコル処理
を行うプロセッサを持つ。ルーティングは以下のように
行う。一方の通信ポートから受信したパケットをバッフ
ァに格納し、プロセッサがルーティング処理を施し、宛
先（方向）を知る。さらに該パケットを該当するポート
から送出することによりパケットの中継を行う。
【０００３】ネットワーク間をルーティングする技術は
いくつかあり、例えばＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏ
ｔｏｃｏｌ）がよく知られている。このＩＰプロトコル
ではインタネットワーキング用アドレスとしてＩＰアド
レスを用いる。そして宛先ＩＰアドレスと対応する隣接
する経路のＭＡＣアドレスを記述した経路情報テーブル
を持ち、これを参照してルーティングを行う。
いくつかあり、例えばＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏ
ｔｏｃｏｌ）がよく知られている。このＩＰプロトコル
ではインタネットワーキング用アドレスとしてＩＰアド
レスを用いる。そして宛先ＩＰアドレスと対応する隣接
する経路のＭＡＣアドレスを記述した経路情報テーブル
を持ち、これを参照してルーティングを行う。
【０００４】例えばルーティングを高速に行う技術とし
ては特開平３−１３２１３１、メッセージルーティング
に見られるように、ルーテイングを行う手段はメッセー
ジパケットを受け入れる複数の入力、それぞれ宛先ノー
ド識別の各範囲を指定する複数の出力、入力を複数の出
力の一つに接続するスイッチ回路等を有していた。ここ
である入力からパケットを取り込むときにはヘッダ読み
だし回路にてヘッダ部分を読みだしてヘッダＦＩＦＯに
取り込み、パケットデータ全てを受け入れる以前にヘッ
ダの情報をもとに宛先ノード識別を決定して、ノード識
別範囲を有する出力の１つを選択し、これに入力を接続
する。このようにしてパケットを高速にルーティングす
ることを行っていた。
ては特開平３−１３２１３１、メッセージルーティング
に見られるように、ルーテイングを行う手段はメッセー
ジパケットを受け入れる複数の入力、それぞれ宛先ノー
ド識別の各範囲を指定する複数の出力、入力を複数の出
力の一つに接続するスイッチ回路等を有していた。ここ
である入力からパケットを取り込むときにはヘッダ読み
だし回路にてヘッダ部分を読みだしてヘッダＦＩＦＯに
取り込み、パケットデータ全てを受け入れる以前にヘッ
ダの情報をもとに宛先ノード識別を決定して、ノード識
別範囲を有する出力の１つを選択し、これに入力を接続
する。このようにしてパケットを高速にルーティングす
ることを行っていた。
【０００５】
【発明が解決しようとする課題】従来の方法ではヘッダ
を抜き出してバッファに取り込む手段を有するものの、
複数の送信元からのデータが時間的に混在する際の配慮
がなされていなかった。即ち中継手段に対してフレーム
などのデータが送られる場合、送信元１が１連のパケッ
トデータを送りおえた後で送信元２がパケットデータを
送る場合は良いが、送信元が属するネットワークにおい
て、複数の送信元が互いにデータ送信を競合して行う場
合には、送信元１がある部分まで、即ち転送元と中継手
段間の１回の転送単位量、例えば３２ビットを送信した
次には送信元２のデータがネットワークの中継手段に到
達することがある。この場合、中継手段は例えば送信元
１から、送信元２から、送信元１から．．というように
混在したデータを受け取る。このような状況では各送信
元からのヘッダは切り離されてしまう。また、これを避
けるためにネットワークとのインタフェース部で複数チ
ャネル分のバッファを設けてそれぞれフレーム単位が溜
った時点で中継手段へ送ろうとすれば、物量が多くなる
上にヘッダだけを先読みしてルーティング効率を上げる
ことができなくなるという問題がある。
を抜き出してバッファに取り込む手段を有するものの、
複数の送信元からのデータが時間的に混在する際の配慮
がなされていなかった。即ち中継手段に対してフレーム
などのデータが送られる場合、送信元１が１連のパケッ
トデータを送りおえた後で送信元２がパケットデータを
送る場合は良いが、送信元が属するネットワークにおい
て、複数の送信元が互いにデータ送信を競合して行う場
合には、送信元１がある部分まで、即ち転送元と中継手
段間の１回の転送単位量、例えば３２ビットを送信した
次には送信元２のデータがネットワークの中継手段に到
達することがある。この場合、中継手段は例えば送信元
１から、送信元２から、送信元１から．．というように
混在したデータを受け取る。このような状況では各送信
元からのヘッダは切り離されてしまう。また、これを避
けるためにネットワークとのインタフェース部で複数チ
ャネル分のバッファを設けてそれぞれフレーム単位が溜
った時点で中継手段へ送ろうとすれば、物量が多くなる
上にヘッダだけを先読みしてルーティング効率を上げる
ことができなくなるという問題がある。
【０００６】
【課題を解決するための手段】複数の中低速ＬＡＮポー
トを有する通信制御部からパケットバッファへの経路と
別に高速化を図る手段への経路を設ける。通信制御部に
は複数の送信元のうちいずれからデータを受けたかを示
すチャネル信号を生成する手段を設け、高速化手段には
チャネル信号に対応してヘッダ検出回路、ヘッダの分だ
けのバッファ、およびヘッダＦＩＦＯ専用のＤＭＡＣの
組を複数設ける。通信制御部はデータをＬＡＮ側から受
けて、これを出力する際にはチャネル信号も出力する。
トを有する通信制御部からパケットバッファへの経路と
別に高速化を図る手段への経路を設ける。通信制御部に
は複数の送信元のうちいずれからデータを受けたかを示
すチャネル信号を生成する手段を設け、高速化手段には
チャネル信号に対応してヘッダ検出回路、ヘッダの分だ
けのバッファ、およびヘッダＦＩＦＯ専用のＤＭＡＣの
組を複数設ける。通信制御部はデータをＬＡＮ側から受
けて、これを出力する際にはチャネル信号も出力する。
【０００７】
【作用】通信制御部がデータをＬＡＮ側から受けて、こ
れらを次々に出力する際には逐次チャネル信号も出力す
ることにより、高速化手段内に設けたヘッダ検出回路の
うちチャネル信号に対応するヘッダ検出回路が動作し
て、ヘッダを各々のヘッダＦＩＦＯに出力する。これに
より異なる送信元からのデータを受けた高速化手段は、
混在したデータを区別してそれぞれのヘッダを再構成す
る。
れらを次々に出力する際には逐次チャネル信号も出力す
ることにより、高速化手段内に設けたヘッダ検出回路の
うちチャネル信号に対応するヘッダ検出回路が動作し
て、ヘッダを各々のヘッダＦＩＦＯに出力する。これに
より異なる送信元からのデータを受けた高速化手段は、
混在したデータを区別してそれぞれのヘッダを再構成す
る。
【０００８】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【０００９】まず、ルータ装置の全体アーキテクチャに
ついて説明する。本実施例によるルータ装置の特徴は、
ルーティングを行う複数のモジュールを有し、モジュー
ルの増設により容易に性能向上ができるアーキテクチャ
を採ることである。それぞれのモジュールはルーティン
グプロセッサを有し、それぞれのルーティングプロセッ
サがさらに１つ、または複数の通信ポートを有する構成
としている。図１に示すブロック図は、ルータ全体のブ
ロック図を示している。図１において、１が例えば２０
０ＭＢｙｔｅｓ／ｓｅｃのスループットを持つルータバ
スで、このルータバスに装置全体の管理機能とルーティ
ング情報の収集、分配などの機能を持つ管理部２が接続
されている。ルータバス１には、高速にルーティングを
行う機能を有するルーティングプロセッサ３が１モジュ
ール〜８モジュールまで接続できる。管理部２は、ルー
ティングプロセッサ３にルーティング情報を設定して、
それぞれのルーティングプロセッサ３がこれに基づいて
ルーティング動作を行うことでルータを実現する。
ついて説明する。本実施例によるルータ装置の特徴は、
ルーティングを行う複数のモジュールを有し、モジュー
ルの増設により容易に性能向上ができるアーキテクチャ
を採ることである。それぞれのモジュールはルーティン
グプロセッサを有し、それぞれのルーティングプロセッ
サがさらに１つ、または複数の通信ポートを有する構成
としている。図１に示すブロック図は、ルータ全体のブ
ロック図を示している。図１において、１が例えば２０
０ＭＢｙｔｅｓ／ｓｅｃのスループットを持つルータバ
スで、このルータバスに装置全体の管理機能とルーティ
ング情報の収集、分配などの機能を持つ管理部２が接続
されている。ルータバス１には、高速にルーティングを
行う機能を有するルーティングプロセッサ３が１モジュ
ール〜８モジュールまで接続できる。管理部２は、ルー
ティングプロセッサ３にルーティング情報を設定して、
それぞれのルーティングプロセッサ３がこれに基づいて
ルーティング動作を行うことでルータを実現する。
【００１０】さらに各ルーティングプロセッサ３には、
各種の通信制御部５ａ〜５ｄがつながる。ここで、例え
ば高速通信ポートであれば基本的に１だけつながるが、
中低速通信は複数個つなげても１つのルーティングプロ
セッサの能力で対応することができる。
各種の通信制御部５ａ〜５ｄがつながる。ここで、例え
ば高速通信ポートであれば基本的に１だけつながるが、
中低速通信は複数個つなげても１つのルーティングプロ
セッサの能力で対応することができる。
【００１１】ルーティングプロセッサ３の構成およびル
ーティング処理について図１を用いて説明する。図１に
おいて５ａ〜５ｄは各種通信を制御する通信制御部、３
１はルーティング処理を行うプロセッサ、３３はパケッ
トを格納するパケットバッファおよびルーティングテー
ブルを備えるメモリ、３２はメモリ３３およびプロセッ
サ３１を制御し、通信制御部５とインタフェースを行う
制御回路である。
ーティング処理について図１を用いて説明する。図１に
おいて５ａ〜５ｄは各種通信を制御する通信制御部、３
１はルーティング処理を行うプロセッサ、３３はパケッ
トを格納するパケットバッファおよびルーティングテー
ブルを備えるメモリ、３２はメモリ３３およびプロセッ
サ３１を制御し、通信制御部５とインタフェースを行う
制御回路である。
【００１２】ルーティングの流れについて説明する。な
お、前提として管理部２が全部のルーティングプロセッ
サ３にルーティング情報テーブルを配布することによ
り、各ルーティングプロセッサ３はメモリ３３内にルー
ティング情報を有している状態とする。例えば、管理部
２のルーティング情報の収集は、他のルータとの間でＲ
ＩＰ、ＯＳＰＦなどのルーティングプロトコルでやり取
りして行うか、あるいはユーザが予めスタティックに設
定するかで行う。通信制御部５１がＬＡＮ７１から受信
したパケットをメモリ３３に転送し格納する。プロセッ
サ３１が、格納されたパケットのヘッダの部分を見てル
ーティング処理を行う。例えば宛先が回線７２向けであ
った場合、パケットをルーティングプロセッサ３ａから
ルーティングプロセッサ３ｂに転送する。また例えば、
宛先が次装置であれば管理部２へ転送する。例えば宛先
がＬＡＮ７１向け、即ち自ルーティングプロセッサ３ａ
の下にある場合には廃棄する。
お、前提として管理部２が全部のルーティングプロセッ
サ３にルーティング情報テーブルを配布することによ
り、各ルーティングプロセッサ３はメモリ３３内にルー
ティング情報を有している状態とする。例えば、管理部
２のルーティング情報の収集は、他のルータとの間でＲ
ＩＰ、ＯＳＰＦなどのルーティングプロトコルでやり取
りして行うか、あるいはユーザが予めスタティックに設
定するかで行う。通信制御部５１がＬＡＮ７１から受信
したパケットをメモリ３３に転送し格納する。プロセッ
サ３１が、格納されたパケットのヘッダの部分を見てル
ーティング処理を行う。例えば宛先が回線７２向けであ
った場合、パケットをルーティングプロセッサ３ａから
ルーティングプロセッサ３ｂに転送する。また例えば、
宛先が次装置であれば管理部２へ転送する。例えば宛先
がＬＡＮ７１向け、即ち自ルーティングプロセッサ３ａ
の下にある場合には廃棄する。
【００１３】次に、以上のような流れを基本として、中
低速通信を複数本持つ場合に、通信元６１と通信元６２
がデータを送出する例を説明する。図１において４はル
ーティングを高速に行うためのルーティング高速化部で
ある。
低速通信を複数本持つ場合に、通信元６１と通信元６２
がデータを送出する例を説明する。図１において４はル
ーティングを高速に行うためのルーティング高速化部で
ある。
【００１４】まず通信制御部５につながるデバイス６１
がデータ転送の要求を起こす。この時デバイス６１は転
送の要求が有ることを示すため要求信号６１ｒを出力す
る。図２に示す通信制御部５のアービトレーションブロ
ック５１はこの要求信号を受けて、デバイス６１にデー
タ転送を許可できる状態であればこれを示すため、許可
信号６１ｇを出力する。これにより許可を受けたデバイ
ス６１はデータの転送を行う。ただし、この時の転送単
位量はパケットデータの長さを下回ることが十分考えら
れるため、１回の転送アクセスが終了した段階において
は、転送を行ったデバイスはパケットデータの残りをま
だ持っているものとする。デバイス６１がデータを通信
制御部５にパスすると通信制御部５はラッチ５３にデー
タを取り込み、インタフェース部５２を介してデータを
制御回路３２に出力し、制御回路３２はデータをパケッ
トバッファ３３に書き込む。一方ルーティング高速化部
４は例えばライトイネーブル信号を検出することにより
データの有効タイミングを知り、パケットバッファ３３
と共有するデータ線３２１からデータをリードする。デ
ータ線３２１から取り込んだデータは、ヘッダ検出のた
めの時間を作る遅延用バッファ４２ａ〜４２ｃに共通に
入力される一方、ヘッダ検出回路４１ａ〜４１ｄに読み
込まれる。これらはデータを監視して、予めレジスタ設
定などの方法で設定されたデータと比較することにより
ヘッダを検出するためのものであり、複数の検出回路４
１ａ〜４１ｄのうち、通信制御部５が出力しているチャ
ネル信号５１１〜５１４に対応するものだけが実際に動
作し、４２ａ〜４２ｄのデータを通過させるバッファゲ
ート４３ａ〜４３ｄに対してＯＮ／ＯＦＦ信号を出力す
る。この場合、通信制御部５ａはデータがデバイス６１
からのものであることを示すためにチャネル信号５１１
を出力する。これによりヘッダ検出回路４１ａ〜４１ｄ
のうち４１ａのみが動作し、ヘッダＦＩＦＯ４４ａには
転送元６１からのデータのヘッダの１部が入る。
がデータ転送の要求を起こす。この時デバイス６１は転
送の要求が有ることを示すため要求信号６１ｒを出力す
る。図２に示す通信制御部５のアービトレーションブロ
ック５１はこの要求信号を受けて、デバイス６１にデー
タ転送を許可できる状態であればこれを示すため、許可
信号６１ｇを出力する。これにより許可を受けたデバイ
ス６１はデータの転送を行う。ただし、この時の転送単
位量はパケットデータの長さを下回ることが十分考えら
れるため、１回の転送アクセスが終了した段階において
は、転送を行ったデバイスはパケットデータの残りをま
だ持っているものとする。デバイス６１がデータを通信
制御部５にパスすると通信制御部５はラッチ５３にデー
タを取り込み、インタフェース部５２を介してデータを
制御回路３２に出力し、制御回路３２はデータをパケッ
トバッファ３３に書き込む。一方ルーティング高速化部
４は例えばライトイネーブル信号を検出することにより
データの有効タイミングを知り、パケットバッファ３３
と共有するデータ線３２１からデータをリードする。デ
ータ線３２１から取り込んだデータは、ヘッダ検出のた
めの時間を作る遅延用バッファ４２ａ〜４２ｃに共通に
入力される一方、ヘッダ検出回路４１ａ〜４１ｄに読み
込まれる。これらはデータを監視して、予めレジスタ設
定などの方法で設定されたデータと比較することにより
ヘッダを検出するためのものであり、複数の検出回路４
１ａ〜４１ｄのうち、通信制御部５が出力しているチャ
ネル信号５１１〜５１４に対応するものだけが実際に動
作し、４２ａ〜４２ｄのデータを通過させるバッファゲ
ート４３ａ〜４３ｄに対してＯＮ／ＯＦＦ信号を出力す
る。この場合、通信制御部５ａはデータがデバイス６１
からのものであることを示すためにチャネル信号５１１
を出力する。これによりヘッダ検出回路４１ａ〜４１ｄ
のうち４１ａのみが動作し、ヘッダＦＩＦＯ４４ａには
転送元６１からのデータのヘッダの１部が入る。
【００１５】ここでデバイス６２が同じく転送要求を起
こし、要求信号６２ｒを出力したとする。デバイス６１
の転送アクセスが終了した時点でアービタ５はデバイス
６２に転送の許可を示す許可信号６２ｇを出力する。こ
れによりデバイス６２はデータの転送を行う。ここでは
通信制御部５はチャネル信号５１２を出力する。これに
よりヘッダ検出回路のうち４１ｂが動作し、データはヘ
ッダＦＩＦＯ４４ｂに出力される。ただし、この時もや
はり転送単位量は実際に転送したいデータ量を下回るこ
とが十分考えられるため、１回の転送アクセスが終了し
た段階においては、転送を行ったデバイスはパケットデ
ータの残りをまだ持っているものとする。続いて再び転
送元６１が転送要求を起こして転送を行うと、制御回路
３２はパケットバッファ３３の、先に転送元６１のライ
トアクセス時にライトしたデータにつながる位置にライ
トする。この方法としては通常の複チャネルＤＭＡＣの
ように制御回路３２がアドレスバッファを複数有してい
ればよく、各々のチャネルでライトを行う度に、最後に
ライトしたアドレスを持つことができる。
こし、要求信号６２ｒを出力したとする。デバイス６１
の転送アクセスが終了した時点でアービタ５はデバイス
６２に転送の許可を示す許可信号６２ｇを出力する。こ
れによりデバイス６２はデータの転送を行う。ここでは
通信制御部５はチャネル信号５１２を出力する。これに
よりヘッダ検出回路のうち４１ｂが動作し、データはヘ
ッダＦＩＦＯ４４ｂに出力される。ただし、この時もや
はり転送単位量は実際に転送したいデータ量を下回るこ
とが十分考えられるため、１回の転送アクセスが終了し
た段階においては、転送を行ったデバイスはパケットデ
ータの残りをまだ持っているものとする。続いて再び転
送元６１が転送要求を起こして転送を行うと、制御回路
３２はパケットバッファ３３の、先に転送元６１のライ
トアクセス時にライトしたデータにつながる位置にライ
トする。この方法としては通常の複チャネルＤＭＡＣの
ように制御回路３２がアドレスバッファを複数有してい
ればよく、各々のチャネルでライトを行う度に、最後に
ライトしたアドレスを持つことができる。
【００１６】続いて同様に、転送元６１や転送元６２か
らの転送が起こった場合、ヘッダＦＩＦＯ４４ａ、４４
ｂには逐次ヘッダが入る。図４に、以上の要領で転送元
１、転送元２、転送元１、転送元２、転送元１、転送元
１、の順で転送アクセスが起こった場合の例を示す。こ
こではデータはア、ア、イ、イ、ウ、エの順でルーティ
ング高速化部４に到達することを表している。なお、ヘ
ッダ検出と示した部分はヘッダ検出回路４１ａ〜４１ｄ
の機能を表したものである。
らの転送が起こった場合、ヘッダＦＩＦＯ４４ａ、４４
ｂには逐次ヘッダが入る。図４に、以上の要領で転送元
１、転送元２、転送元１、転送元２、転送元１、転送元
１、の順で転送アクセスが起こった場合の例を示す。こ
こではデータはア、ア、イ、イ、ウ、エの順でルーティ
ング高速化部４に到達することを表している。なお、ヘ
ッダ検出と示した部分はヘッダ検出回路４１ａ〜４１ｄ
の機能を表したものである。
【００１７】ヘッダＦＩＦＯはポインタを有しており、
図４ではヘッダＦＩＦＯ４４ａのポインタがその値によ
りヘッダ部分が揃ったことを示すと、ヘッダ用ＤＭＡＣ
４５ａはＤＭＡアービタ４７に対して転送要求を起こ
す。ここでの要求、許可は４６ａの信号線で行うもので
ある。許可を受けると、ヘッダ用ＤＭＡＣ４５ａはフレ
ーム判定回路４８にヘッダを転送する。ここでフレーム
判定回路４８は、例えばＩＰルーティングを例にとれ
ば、ＭＡＣヘッダチェック、ＬＬＣヘッダチェック、Ｓ
ＮＡＰヘッダチェック、ＩＰヘッダチェック、ステータ
スチェックを行い、この結果をヘッダそのものに付加し
てインタフェースメモリ４９に書き込む。これが終了し
た時点で、フレーム判定回路４８はルーティングプロセ
ッサ３１に対して割込みによりルーティングのための情
報が用意できたことを通知する。これによりルーティン
グプロセッサ３１はデュアルポートメモリ４８をリード
し、その内容に基づいてメモリ３３に格納されている当
該パケットを宛先インタフェースに対応されるルーティ
ングプロセッサに転送する。
図４ではヘッダＦＩＦＯ４４ａのポインタがその値によ
りヘッダ部分が揃ったことを示すと、ヘッダ用ＤＭＡＣ
４５ａはＤＭＡアービタ４７に対して転送要求を起こ
す。ここでの要求、許可は４６ａの信号線で行うもので
ある。許可を受けると、ヘッダ用ＤＭＡＣ４５ａはフレ
ーム判定回路４８にヘッダを転送する。ここでフレーム
判定回路４８は、例えばＩＰルーティングを例にとれ
ば、ＭＡＣヘッダチェック、ＬＬＣヘッダチェック、Ｓ
ＮＡＰヘッダチェック、ＩＰヘッダチェック、ステータ
スチェックを行い、この結果をヘッダそのものに付加し
てインタフェースメモリ４９に書き込む。これが終了し
た時点で、フレーム判定回路４８はルーティングプロセ
ッサ３１に対して割込みによりルーティングのための情
報が用意できたことを通知する。これによりルーティン
グプロセッサ３１はデュアルポートメモリ４８をリード
し、その内容に基づいてメモリ３３に格納されている当
該パケットを宛先インタフェースに対応されるルーティ
ングプロセッサに転送する。
【００１８】
【発明の効果】以上のように本発明によれば、ネットワ
ークを相互接続する装置に複数ポートが接続されていて
も、それらからのパケットヘッダを混在させることなく
内部のヘッダＦＩＦＯに取り込むことができるため、中
低速ＬＡＮにおけるルーティングにおいてヘッダを用い
た高速化を実現する。
ークを相互接続する装置に複数ポートが接続されていて
も、それらからのパケットヘッダを混在させることなく
内部のヘッダＦＩＦＯに取り込むことができるため、中
低速ＬＡＮにおけるルーティングにおいてヘッダを用い
た高速化を実現する。
【図１】高速ルータの構成を示す図である。
【図２】複数ポートが接続された通信制御手段を示す図
である。
である。
【図３】本発明を用いたバッファ再構成を行うルーティ
ング高速化手段を示す図である。
ング高速化手段を示す図である。
【図４】転送元が競合してデータ転送したときの処理を
示す図である。
示す図である。
１…ルータバス、 ２…管理部、 ３…ルーティングプロセッサ、 ３１…マイクロプロセッサ、 ３２…制御回路、 ３２１…データ線、 ３３…パケットデータ用メモリ、 ４…ルーティング高速化装置、 ４１ａ〜４１ｄ…ヘッダ検出回路、 ４２ａ〜４２ｄ…遅延用バッファ、 ４３ａ〜４３ｄ…ヘッダ出力用ゲート、 ４４ａ〜４４ｄ…ヘッダ用バッファ、 ４５ａ〜４５ｄ…ヘッダ用ＤＭＡＣ、 ４６ａ〜４６ｄ…ヘッダ用ＤＭＡＣアービトレーション
信号、 ４７ａ〜４７ｄ…アービタ、 ４８…フレーム判定回路、 ４８１…割込み信号、 ４９…対マイクロプロセッサ用インタフェースメモリ、 ５ａ〜５ｂ…通信制御部、 ５１…対ＬＡＮアービタ、 ５１１〜５１４…チャネル信号、 ５２…インタフェース回路、 ５３…ラッチ回路、 ５４…クロックジェネレータ、 ６…中低速ＬＡＮ、 ６１〜６４…中低速ＬＡＮ上のモジュール、 ６１ｒ〜６４ｒ…リクエスト信号、 ６１ｇ〜６４ｇ…グラント信号。
信号、 ４７ａ〜４７ｄ…アービタ、 ４８…フレーム判定回路、 ４８１…割込み信号、 ４９…対マイクロプロセッサ用インタフェースメモリ、 ５ａ〜５ｂ…通信制御部、 ５１…対ＬＡＮアービタ、 ５１１〜５１４…チャネル信号、 ５２…インタフェース回路、 ５３…ラッチ回路、 ５４…クロックジェネレータ、 ６…中低速ＬＡＮ、 ６１〜６４…中低速ＬＡＮ上のモジュール、 ６１ｒ〜６４ｒ…リクエスト信号、 ６１ｇ〜６４ｇ…グラント信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 澤田 素直 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内
Claims (3)
- 【請求項１】ネットワークを相互に接続する通信装置に
おいて、該通信装置は複数のポートを有し、各該ポート
からパケットデータを分割したブロックデータを混在し
て受け取る時に、いずれのポートからのデータかを区別
して該ブロックデータからヘッダ要素を検出し、ポート
ごとにヘッダ部分を再構成する手段を有することを特徴
とする通信装置。 - 【請求項２】請求項１において、前記通信装置内には前
記通信装置とネットワーク間のインタフェースを行う通
信制御手段を有し、ネットワーク内の転送元がデータを
転送する際には該通信制御手段は該データと該ポート識
別情報を出力することを特徴とする通信装置。 - 【請求項３】ネットワークを相互に接続する通信装置に
おいて、該通信装置は、パケットデータを監視してパケ
ットデータ中からヘッダを抜き取るヘッダ検出手段を複
数組と、該通信手段が存在するネットワーク内のデバイ
スが転送アクセスを起こすごとに、該転送アクセスがい
ずれのデバイスのものであるかを示す情報を生成する手
段とを有し、該情報に対応する該ヘッダ識別手段が動作
することにより複数のポートの転送元からのパケットよ
り各々のヘッダを再構成することを特徴とするルーティ
ング高速化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2644793A JPH06244839A (ja) | 1993-02-16 | 1993-02-16 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2644793A JPH06244839A (ja) | 1993-02-16 | 1993-02-16 | 通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244839A true JPH06244839A (ja) | 1994-09-02 |
Family
ID=12193763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2644793A Pending JPH06244839A (ja) | 1993-02-16 | 1993-02-16 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244839A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687221B1 (en) | 1997-02-21 | 2004-02-03 | Fujitsu Limited | Communication management control system, communication control unit therefor and computer program product |
-
1993
- 1993-02-16 JP JP2644793A patent/JPH06244839A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687221B1 (en) | 1997-02-21 | 2004-02-03 | Fujitsu Limited | Communication management control system, communication control unit therefor and computer program product |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8005084B2 (en) | Mirroring in a network device | |
| US6650642B1 (en) | Network relaying apparatus and network relaying method capable of high-speed routing and packet transfer | |
| JP2537017B2 (ja) | 通信ネットワ―ク相互接続装置 | |
| US6683885B1 (en) | Network relaying apparatus and network relaying method | |
| US4991172A (en) | Design of a high speed packet switching node | |
| EP1718008B1 (en) | Gateway apparatus and routing method | |
| EP1356640B1 (en) | Modular and scalable switch and method for the distribution of fast ethernet data frames | |
| US7079538B2 (en) | High-speed router | |
| JPH09505697A (ja) | セル切換通信制御装置における柔軟な宛先アドレスマッピング機構 | |
| US5079764A (en) | Operation mode settable lan interconnecting apparatus | |
| JP2000503828A (ja) | データネットワーク上でデータパケットをスイッチングする方法および装置 | |
| JP4182180B2 (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| JP3075163B2 (ja) | マルチポートフレーム交換方式 | |
| US7830892B2 (en) | VLAN translation in a network device | |
| JPH10200567A (ja) | Ｌａｎスイッチ | |
| US6463478B1 (en) | Method and apparatus for identifying runt data frames received by a network switch | |
| US6195334B1 (en) | Apparatus and method for terminating a data transfer in a network switch in response to a detected collision | |
| JP2003163682A (ja) | ルーティング装置及びルータ装置 | |
| JPH0998189A (ja) | ネットワーク中継装置 | |
| US6671277B1 (en) | Network relaying apparatus and network relaying method capable of high quality transfer of packets under stable service quality control | |
| US6005863A (en) | Frame switch with serial data processing | |
| JP3645733B2 (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| CN113285935A (zh) | 一种通信系统和一种片上网络路由器 | |
| KR100317126B1 (ko) | 이중 경로 방식의 3계층 포워딩 엔진을 갖는 기가비트이더넷 구조 | |
| JPH0750666A (ja) | ルーティング方式 |