JPH06251132A - インターフェイス装置 - Google Patents
インターフェイス装置Info
- Publication number
- JPH06251132A JPH06251132A JP3881993A JP3881993A JPH06251132A JP H06251132 A JPH06251132 A JP H06251132A JP 3881993 A JP3881993 A JP 3881993A JP 3881993 A JP3881993 A JP 3881993A JP H06251132 A JPH06251132 A JP H06251132A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- local memory
- cpu
- interrupt signal
- interface device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 1
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】
【目的】ローカルメモリを有するインターフェイス装置
は、ローカルメモリに入力される画像データが設定値に
達したとき、情報処理装置のＣＰＵに対して割り込み信
号を発生するデータ転送部を備え、ローカルメモリへの
入力動作とメインメモリへの転送動作とを並行実行し、
情報処理装置における画像データ処理のオーバーヘッド
を低減することを目的とする。 【構成】ＣＰＵ１とメインメモリ２とを有する情報処理
装置と、画像データを読み込むイメージスキャナ装置６
との間に接続されたローカルメモリ４を有するインター
フェイス装置３は、ローカルメモリ４に入力される画像
データが設定値に達したとき、ＣＰＵ１に対して割り込
み信号を発生するデータ転送部５を備えている。
は、ローカルメモリに入力される画像データが設定値に
達したとき、情報処理装置のＣＰＵに対して割り込み信
号を発生するデータ転送部を備え、ローカルメモリへの
入力動作とメインメモリへの転送動作とを並行実行し、
情報処理装置における画像データ処理のオーバーヘッド
を低減することを目的とする。 【構成】ＣＰＵ１とメインメモリ２とを有する情報処理
装置と、画像データを読み込むイメージスキャナ装置６
との間に接続されたローカルメモリ４を有するインター
フェイス装置３は、ローカルメモリ４に入力される画像
データが設定値に達したとき、ＣＰＵ１に対して割り込
み信号を発生するデータ転送部５を備えている。
Description
【０００１】
【産業上の利用分野】本発明は、イメージスキャナ装置
から情報処理装置のメインメモリへ画像データを転送す
る場合使用されるインターフェイス装置に関する。
から情報処理装置のメインメモリへ画像データを転送す
る場合使用されるインターフェイス装置に関する。
【０００２】
【従来の技術】従来のインターフェイス装置は、イメー
ジスキャナ装置から画像データを一時的に入力するロー
カルメモリを有し、画像データを処理する情報処理装置
のデータ入力部と接続されている。
ジスキャナ装置から画像データを一時的に入力するロー
カルメモリを有し、画像データを処理する情報処理装置
のデータ入力部と接続されている。
【０００３】すなわち、従来のインターフェイス装置
は、イメージスキャナ装置から読み込まれた画像データ
をローカルメモリに一度全部格納した後、情報処理装置
のＣＰＵからの指示によりローカルメモリから情報処理
装置のメインメモリへ画像データ全部を転送する処理を
行っていた。
は、イメージスキャナ装置から読み込まれた画像データ
をローカルメモリに一度全部格納した後、情報処理装置
のＣＰＵからの指示によりローカルメモリから情報処理
装置のメインメモリへ画像データ全部を転送する処理を
行っていた。
【０００４】
【発明が解決しようとする課題】この従来のインターフ
ェイス装置では、ローカルメモリに全ての画像データを
格納した後、情報処理装置のＣＰＵからの指示により全
ての画像データをメインメモリへ転送しているため、情
報処理装置での画像データ処理時間にオーバーヘッドが
生じるという欠点を有していた。
ェイス装置では、ローカルメモリに全ての画像データを
格納した後、情報処理装置のＣＰＵからの指示により全
ての画像データをメインメモリへ転送しているため、情
報処理装置での画像データ処理時間にオーバーヘッドが
生じるという欠点を有していた。
【０００５】
【課題を解決するための手段】本発明のインターフェイ
ス装置は、上記ローカルメモリに入力される上記画像デ
ータが設定値に達したとき、上記ＣＰＵに対して割り込
み信号を発生するデータ転送部を備えている。
ス装置は、上記ローカルメモリに入力される上記画像デ
ータが設定値に達したとき、上記ＣＰＵに対して割り込
み信号を発生するデータ転送部を備えている。
【０００６】
【実施例】本発明を図面を参照して詳細に説明する。
【０００７】図１を参照すると、本発明の一実施例は、
ＣＰＵ１と、メインメモリ２と、インターフェイス装置
３と、ローカルメモリ４と、データ転送部５と、イメー
ジスキャナ装置６と、バス７とから構成される。
ＣＰＵ１と、メインメモリ２と、インターフェイス装置
３と、ローカルメモリ４と、データ転送部５と、イメー
ジスキャナ装置６と、バス７とから構成される。
【０００８】また、データ転送部５は、データカウンタ
８と、割り込み信号発生回路９とから構成される。
８と、割り込み信号発生回路９とから構成される。
【０００９】情報処理装置は少なくともＣＰＵ１と、メ
インメモリ２とを有している。
インメモリ２とを有している。
【００１０】また、情報処理装置のＣＰＵ１およびメイ
ンメモリ２とスキャナインターフェイス装置３のローカ
ルメモリ４とがバス７を介して接続されている。
ンメモリ２とスキャナインターフェイス装置３のローカ
ルメモリ４とがバス７を介して接続されている。
【００１１】イメージスキャナ装置６は、読み取った画
像データをインターフェイス装置３のデータカウンタ８
を介して順次ローカルメモリ４に入力する。
像データをインターフェイス装置３のデータカウンタ８
を介して順次ローカルメモリ４に入力する。
【００１２】データカウンタ８は、イメージスキャナ装
置６からローカルメモリ４に入力される画像データの量
をカウントし、設定値に達すると検出信号を割り込み信
号発生回路９に対して送出する。割り込み信号発生回路
９は、データカウンタ８からの検出信号に応答して情報
処理装置のＣＰＵ１に対して割り込み信号を送出する。
置６からローカルメモリ４に入力される画像データの量
をカウントし、設定値に達すると検出信号を割り込み信
号発生回路９に対して送出する。割り込み信号発生回路
９は、データカウンタ８からの検出信号に応答して情報
処理装置のＣＰＵ１に対して割り込み信号を送出する。
【００１３】次に、本実施例の動作について図面を参照
して詳細に説明する。
して詳細に説明する。
【００１４】図２は、本実施例のデータ転送動作の説明
図で、データカウンタ８の設定値をローカルメモリ４の
容量の５分の１に設定した場合について説明している。
図で、データカウンタ８の設定値をローカルメモリ４の
容量の５分の１に設定した場合について説明している。
【００１５】図３は、本実施例の動作を示すフローチャ
ートである。
ートである。
【００１６】まず初めに、イメージスキャナ装置６から
読み込まれた画像データは、データカウンタ８を介して
ローカルメモリ４に入力される（図３ステップＳ３
１）。
読み込まれた画像データは、データカウンタ８を介して
ローカルメモリ４に入力される（図３ステップＳ３
１）。
【００１７】このとき、データカウンタ８は、画像デー
タを順次カウントして設定値に達すると（図３ステップ
Ｓ３２）、ローカルメモリ４の領域１に相当する画像デ
ータが入力されたと確認して、割り込み信号発生回路９
に対して検出信号を送出する（図３ステップＳ３３）。
タを順次カウントして設定値に達すると（図３ステップ
Ｓ３２）、ローカルメモリ４の領域１に相当する画像デ
ータが入力されたと確認して、割り込み信号発生回路９
に対して検出信号を送出する（図３ステップＳ３３）。
【００１８】割り込み信号発生回路９は、データカウン
タ８から検出信号を受信すると、情報処理装置のＣＰＵ
１に対して割り込み信号を送出する（図３ステップＳ３
４）。
タ８から検出信号を受信すると、情報処理装置のＣＰＵ
１に対して割り込み信号を送出する（図３ステップＳ３
４）。
【００１９】ＣＰＵ１は、割り込み信号発生回路９から
割り込み信号を受信すると、ローカルメモリ４上の領域
２に画像データが既に格納されたと確認して、この領域
１の画像データを情報処理装置のメインメモリ２上の対
応する領域１と転送する処理を行う（図３ステップＳ３
５）とともに、全ての画像データが転送されたか否かを
判定する（図３ステップＳ３６）。
割り込み信号を受信すると、ローカルメモリ４上の領域
２に画像データが既に格納されたと確認して、この領域
１の画像データを情報処理装置のメインメモリ２上の対
応する領域１と転送する処理を行う（図３ステップＳ３
５）とともに、全ての画像データが転送されたか否かを
判定する（図３ステップＳ３６）。
【００２０】このとき同時に、イメージスキャナ装置６
は、データカウンタ８を介してローカルメモリ４の領域
２に対して画像データを入力する（図３ステップＳ３
１）。
は、データカウンタ８を介してローカルメモリ４の領域
２に対して画像データを入力する（図３ステップＳ３
１）。
【００２１】データカウンタ８は、画像データを順次カ
ウントして設定値に達すると（図３ステップＳ３２）、
ローカルメモリ４の領域２に相当する画像データが入力
されたと認識して、割り込み信号発生回路９に対して検
出信号を送出する（図３ステップＳ３３）。
ウントして設定値に達すると（図３ステップＳ３２）、
ローカルメモリ４の領域２に相当する画像データが入力
されたと認識して、割り込み信号発生回路９に対して検
出信号を送出する（図３ステップＳ３３）。
【００２２】割り込み信号発生回路９は、データカウン
タ８から検出信号を受信すると、情報処理装置のＣＰＵ
１に対して割り込み信号を送出する（図３ステップＳ３
４）。
タ８から検出信号を受信すると、情報処理装置のＣＰＵ
１に対して割り込み信号を送出する（図３ステップＳ３
４）。
【００２３】ＣＰＵ１は、割り込み信号発生回路９から
割り込み信号を受信すると、ローカルメモリ４上の領域
３に画像データが既に格納されたと認識して、この領域
２の画像データを情報処理装置のメインメモリ２上の対
応する領域２に転送する処理を行う（図３ステップＳ３
５）とともに、全ての画像データが転送されたか否かを
判定する（図３ステップＳ３６）。
割り込み信号を受信すると、ローカルメモリ４上の領域
３に画像データが既に格納されたと認識して、この領域
２の画像データを情報処理装置のメインメモリ２上の対
応する領域２に転送する処理を行う（図３ステップＳ３
５）とともに、全ての画像データが転送されたか否かを
判定する（図３ステップＳ３６）。
【００２４】このとき同時に、イメージスキャナ装置６
は、データカウンタ８を介してローカルメモリ４の領域
４に対して画像データを入力する（図３ステップＳ３
１）。
は、データカウンタ８を介してローカルメモリ４の領域
４に対して画像データを入力する（図３ステップＳ３
１）。
【００２５】データカウンタ８は、画像データを順次カ
ウントして設定値に達すると（図３ステップＳ３２）、
ローカルメモリ４の領域４に相当する画像データが入力
されたと認識して、割り込み信号発生回路９に対して検
出信号を送出する（図３ステップＳ３３）。
ウントして設定値に達すると（図３ステップＳ３２）、
ローカルメモリ４の領域４に相当する画像データが入力
されたと認識して、割り込み信号発生回路９に対して検
出信号を送出する（図３ステップＳ３３）。
【００２６】割り込み信号発生回路９は、データカウン
タ８から検出信号を受信すると、情報処理装置のＣＰＵ
１に対して割り込み信号を送出する（図３ステップＳ３
４）。
タ８から検出信号を受信すると、情報処理装置のＣＰＵ
１に対して割り込み信号を送出する（図３ステップＳ３
４）。
【００２７】ＣＰＵ１は、割り込み信号発生回路９から
割り込み信号を受信すると、ローカルメモリ４上の領域
３に画像データが既に格納されたと認識して、この領域
３の画像データを情報処理装置のメインメモリ２上の対
応する領域３に転送する処理を行う（図３ステップＳ３
５）とともに、全ての画像データが転送されたか否かを
判定する（図３ステップＳ３６）。
割り込み信号を受信すると、ローカルメモリ４上の領域
３に画像データが既に格納されたと認識して、この領域
３の画像データを情報処理装置のメインメモリ２上の対
応する領域３に転送する処理を行う（図３ステップＳ３
５）とともに、全ての画像データが転送されたか否かを
判定する（図３ステップＳ３６）。
【００２８】このとき同時に、イメージスキャナ装置６
は、データカウンタ８を介してローカルメモリ４の領域
４に対して画像データを入力する（図３ステップＳ３
１）。
は、データカウンタ８を介してローカルメモリ４の領域
４に対して画像データを入力する（図３ステップＳ３
１）。
【００２９】データカウンタ８は、画像データを順次カ
ウントして設定値に達すると（図３ステップＳ３２）、
ローカルメモリ４の領域４に相当する画像データが入力
されたと認識して、割り込み信号発生回路９に対して検
出信号を送出する（図３ステップＳ３３）。
ウントして設定値に達すると（図３ステップＳ３２）、
ローカルメモリ４の領域４に相当する画像データが入力
されたと認識して、割り込み信号発生回路９に対して検
出信号を送出する（図３ステップＳ３３）。
【００３０】割り込み信号発生回路９は、データカウン
タ８から検出信号を受信すると、情報処理装置のＣＰＵ
１に対して割り込み信号を送出する（図３ステップＳ３
４）。
タ８から検出信号を受信すると、情報処理装置のＣＰＵ
１に対して割り込み信号を送出する（図３ステップＳ３
４）。
【００３１】ＣＰＵ１は、割り込み信号発生回路９から
割り込み信号を受信すると、ローカルメモリ４上の領域
５に画像データが既に格納されたと認識して、この領域
５の画像データを情報処理装置のメインメモリ２上の対
応する領域５に転送する処理を行う（図３ステップＳ３
５）とともに、全ての画像データが転送された否かを判
定する（図３ステップＳ３６）。
割り込み信号を受信すると、ローカルメモリ４上の領域
５に画像データが既に格納されたと認識して、この領域
５の画像データを情報処理装置のメインメモリ２上の対
応する領域５に転送する処理を行う（図３ステップＳ３
５）とともに、全ての画像データが転送された否かを判
定する（図３ステップＳ３６）。
【００３２】この場合、ＣＰＵ１は、ローカルメモリ４
上の領域５の画像データで終了することを認識してデー
タ転送動作を終了する。
上の領域５の画像データで終了することを認識してデー
タ転送動作を終了する。
【００３３】すなわち、ローカルメモリ４上の領域Ｎに
対するイメージスキャナ装置８からの画像データ入力動
作と、メインメモリ２上の領域Ｎ−１に対する画像デー
タ転送動作とが並行実行される。
対するイメージスキャナ装置８からの画像データ入力動
作と、メインメモリ２上の領域Ｎ−１に対する画像デー
タ転送動作とが並行実行される。
【００３４】なお、データカウンタ８の設定値はインタ
ーフェイス装置に設けた外部スイッチ（図示せず）、あ
るいは情報処理装置のＣＰＵからの命令等に基づいて変
更するようにしても良い。
ーフェイス装置に設けた外部スイッチ（図示せず）、あ
るいは情報処理装置のＣＰＵからの命令等に基づいて変
更するようにしても良い。
【００３５】
【発明の効果】以上説明したように本発明のインターフ
ェイス装置は、上記ローカルメモリに入力される上記画
像データが設定値に達したとき、上記ＣＰＵに対して割
り込み信号を発生する構成の採用により、画像データを
複数回に分割して、ローカルメモリへの入力動作とメイ
ンメモリへの転送動作とを並行実行することができ、情
報処理装置における画像データ処理のオーバーヘッドを
著しく低減できる。
ェイス装置は、上記ローカルメモリに入力される上記画
像データが設定値に達したとき、上記ＣＰＵに対して割
り込み信号を発生する構成の採用により、画像データを
複数回に分割して、ローカルメモリへの入力動作とメイ
ンメモリへの転送動作とを並行実行することができ、情
報処理装置における画像データ処理のオーバーヘッドを
著しく低減できる。
【図１】本発明の一実施例のブロック図
【図２】本実施例のデータ転送動作の説明図
【図３】本実施例の動作を示すフローチャート
１ ＣＰＵ ２ メインメモリ ３ インターフェイス装置 ４ ローカルメモリ ５ データ転送部 ６ データカウンタ ７ 割り込み信号発生回路 ８ イメージスキャナ装置 ９ バス
Claims (3)
- 【請求項１】 少なくともＣＰＵとメインメモリとを有
する情報処理装置と、画像データを読み込むデータ入力
装置との間に接続されたローカルメモリを有するインタ
ーフェイス装置において、 前記ローカルメモリに入力される前記画像データが設定
値に達したとき、前記ＣＰＵに対して割り込み信号を発
生するデータ転送部を備えたことを特徴とするインター
フェイス装置。 - 【請求項２】 前記データ転送部は、 前記ローカルメモリに入力される前記画像データを計数
し、設定値に達したとき検出信号を送出する計数手段
と、 前記検出信号の応答して前記ＣＰＵに割り込み信号を送
出する割り込み信号発生手段とを備えていることを特徴
とする請求項１記載のインターフェイス装置。 - 【請求項３】 前記設定値を所望の値に変更する手段を
設けたことを特徴とする請求項１あるいは請求項２記載
のインターフェイス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3881993A JPH06251132A (ja) | 1993-02-26 | 1993-02-26 | インターフェイス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3881993A JPH06251132A (ja) | 1993-02-26 | 1993-02-26 | インターフェイス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06251132A true JPH06251132A (ja) | 1994-09-09 |
Family
ID=12535875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3881993A Pending JPH06251132A (ja) | 1993-02-26 | 1993-02-26 | インターフェイス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06251132A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04297935A (ja) * | 1991-03-27 | 1992-10-21 | Mitsubishi Electric Corp | 入力装置および出力装置 |
| JPH06152889A (ja) * | 1992-11-10 | 1994-05-31 | Fuji Xerox Co Ltd | 画像処理装置 |
-
1993
- 1993-02-26 JP JP3881993A patent/JPH06251132A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04297935A (ja) * | 1991-03-27 | 1992-10-21 | Mitsubishi Electric Corp | 入力装置および出力装置 |
| JPH06152889A (ja) * | 1992-11-10 | 1994-05-31 | Fuji Xerox Co Ltd | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06251132A (ja) | インターフェイス装置 | |
| JPS61134828A (ja) | キ−入力装置 | |
| JP3096382B2 (ja) | Ｄｍａ回路 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JP2748537B2 (ja) | 非正規化データ処理装置 | |
| JPH04369064A (ja) | 割込処理制御方法及びその装置 | |
| JP2524673B2 (ja) | 直接メモリアクセス装置 | |
| JPH03237526A (ja) | 印字装置 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH05120205A (ja) | Ｄｍａ転送用アドレス変換装置付きプロセツサシステムおよびｄｍａ転送方法 | |
| JPH08263433A (ja) | データバス制御装置 | |
| JPS6156809B2 (ja) | ||
| JPS6175483A (ja) | 文字読取装置 | |
| JPH09259066A (ja) | 入出力制御装置 | |
| JPS63292276A (ja) | 画像処理装置 | |
| JPH04364588A (ja) | データ処理装置 | |
| JPH02217971A (ja) | 画像拡大処理器 | |
| JPH10326249A (ja) | Ｄｍａ転送領域の制御方法および装置 | |
| JP2000222350A (ja) | データ転送システム | |
| JPH0756758A (ja) | データ処理装置 | |
| JPS6046588A (ja) | 分散登録文字使用頻度判別方式 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPH02245978A (ja) | 画像処理装置 | |
| JPS62193439A (ja) | 回線制御装置におけるトレ−ス制御方式 | |
| JPS6227846A (ja) | 入出力チヤネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960702 |