JPH06252327A - Semiconductor package and packaging method for same - Google Patents
Semiconductor package and packaging method for sameInfo
- Publication number
- JPH06252327A JPH06252327A JP5056421A JP5642193A JPH06252327A JP H06252327 A JPH06252327 A JP H06252327A JP 5056421 A JP5056421 A JP 5056421A JP 5642193 A JP5642193 A JP 5642193A JP H06252327 A JPH06252327 A JP H06252327A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead frame
- lead
- semiconductor package
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【構成】非導電性材料により形成されたパッケージ５に
対して、リードピン２ａを含むリードフレーム２と、リ
ードフレーム２上に装荷された半導体チップ３とを埋設
してなる半導体パッケージにおいて、リードピン２ａが
リードフレーム２の実装面側に曲げられており、リード
フレームの実装面に対して直角な或る断面で、リードフ
レーム２およびリードピン２ａと、実装基板６上に形成
された導体層６ａ、６ｂとによって半導体チップ３が包
囲されるように構成されている。
(57) [Summary] [Structure] A semiconductor in which a lead frame 2 including a lead pin 2a and a semiconductor chip 3 loaded on the lead frame 2 are embedded in a package 5 formed of a non-conductive material. In the package, the lead pin 2a is bent toward the mounting surface side of the lead frame 2, and is formed on the mounting frame 6 and the lead frame 2 and the lead pin 2a in a certain cross section perpendicular to the mounting surface of the lead frame. The semiconductor chip 3 is surrounded by the conductor layers 6a and 6b.
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体パッケージとその
実装方法に関する。より詳細には、本発明は半導体装置
を収容するパッケージであって、パッケージ自体は導電
性のない材料で形成されているにもかかわらずシールド
機能を有する新規なパッケージの構成とそれを基板上に
実装するための新規な方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and its mounting method. More specifically, the present invention relates to a package for housing a semiconductor device, and a novel package structure having a shielding function even though the package itself is made of a non-conductive material, and a new package on a substrate. Regarding a new method to implement.
【０００２】[0002]
【従来の技術】近年の半導体技術並びに集積回路技術の
急速な進歩により、集積回路の高集積化、高機能化には
目を見張るものがある。また、実際に製品化された各種
の電子機器では、既に高集積化されている種々の集積回
路が高い実装密度で実装されており、集積回路間での雑
音の遮断が重要な課題になっている。2. Description of the Related Art Due to recent rapid advances in semiconductor technology and integrated circuit technology, there is a remarkable increase in the degree of integration and functionality of integrated circuits. Also, in various electronic devices that have actually been commercialized, various integrated circuits that have already been highly integrated are mounted with a high packaging density, and noise isolation between integrated circuits has become an important issue. There is.
【０００３】一方、半導体装置用のパッケージは、ガラ
ス、セラミック、樹脂、メタル等の種々のものが用途に
応じて使用されているが、生産性とコストの点で有利で
あるという理由から、トランスファモールドあるいはイ
ンジェクションモールドによる樹脂パッケージの利用が
拡大している。On the other hand, various types of semiconductor device packages such as glass, ceramics, resins, and metals are used depending on the intended use. However, because of their advantages in productivity and cost, transfer The use of resin packages by molding or injection molding is expanding.
【０００４】図３は、この種のパッケージの典型的な構
造を示す図である。FIG. 3 is a diagram showing a typical structure of this type of package.
【０００５】トランスファモールドによる樹脂パッケー
ジは、図４(a) に示すように、リードピン２ａを含むリ
ードフレーム２とそのリードフレーム２上に装荷された
半導体チップ３とをモールド樹脂５に一括して埋設して
構成されている。半導体チップ３と各リードピン２ａと
は、ボンディングワイヤ４により必要に応じて接続され
ている。As shown in FIG. 4A, in a resin package formed by transfer molding, a lead frame 2 including lead pins 2a and a semiconductor chip 3 loaded on the lead frame 2 are collectively embedded in a mold resin 5. Is configured. The semiconductor chip 3 and each lead pin 2a are connected by a bonding wire 4 as needed.
【０００６】また、インジェクションモールドによる樹
脂パッケージあるいはガラスまたはセラミックスのパッ
ケージ等の中空パッケージは、図４(b) に示すように、
２分割されたパッケージの下部１ａに、リードピン部分
２ａを含むリードフレーム２とリードフレーム２に装荷
した半導体チップ３とを搭載し、更にパッケージ上部１
ｂでこれらの部材を封止して構成されている。半導体チ
ップ３とリードピン２ａとはボンディングワイヤ４によ
り必要に応じて接続されている。A hollow package such as a resin package by injection molding or a package of glass or ceramics, as shown in FIG.
The lead frame 2 including the lead pin portion 2a and the semiconductor chip 3 loaded on the lead frame 2 are mounted on the lower portion 1a of the package divided into two parts.
These members are sealed by b. The semiconductor chip 3 and the lead pin 2a are connected by a bonding wire 4 as needed.
【０００７】尚、これらの例ではパッケージの内容をモ
ノリシック半導体チップとしているが、実際にはハイブ
リッド集積回路や光素子、光モジュール等を収容する場
合もある。In these examples, the contents of the package are monolithic semiconductor chips, but in reality, hybrid integrated circuits, optical elements, optical modules, etc. may be housed.
【０００８】[0008]
【発明が解決しようとする課題】ところで、樹脂パッケ
ージやガラス／セラミックスパッケージは、それ自体に
はシールド機能がない。従って、この種のパッケージを
使用した電子機器でシールドが必要な場合、パッケージ
を母基板上に実装した後に、基板全体あるいはそのパッ
ケージを含む基板上の特定の領域にシールド部材を装着
している。By the way, the resin package and the glass / ceramic package do not have a shield function by themselves. Therefore, when a shield is required in an electronic device using this type of package, after mounting the package on the mother substrate, the shield member is attached to the entire substrate or a specific region on the substrate including the package.
【０００９】しかしながら、このような方法では、実際
にシールドが必要なパッケージの寸法からすると非常に
大きな寸法のシールド部材が必要になる。また、特に同
じ基板上で相互にシールドする必要があるものが実装さ
れている場合に、基板上でシールド部材が占める領域が
非常に大きくなる。このため、シールドの必要な電子機
器では実装密度が著しく低下するという問題があった。However, such a method requires a shield member having a very large size in view of the size of the package that actually requires the shield. In addition, particularly when the components that need to be mutually shielded are mounted on the same substrate, the area occupied by the shield member on the substrate becomes extremely large. Therefore, there is a problem that the packaging density is remarkably reduced in an electronic device that needs a shield.
【００１０】また、集積回路に対してシールドが必要な
場合、メタルパッケージを使用することもできるが、メ
タルパッケージは非常にコストが高いので製品に採用で
きる分野は限られてしまう。When a shield is required for an integrated circuit, a metal package can be used, but the cost of the metal package is very high, so that the fields that can be adopted in products are limited.
【００１１】そこで、本発明は、上記従来技術の問題点
を解決して、低コストで生産性に優れ、且つ、シールド
機能を有する新規な半導体パッケージとその実装方法を
提供することをその目的としている。Therefore, an object of the present invention is to solve the above-mentioned problems of the prior art and to provide a novel semiconductor package having a low cost, excellent productivity, and a shielding function, and a mounting method thereof. There is.
【００１２】[0012]
【課題を解決するための手段】本発明に従うと、リード
ピンを含むリードフレームと該リードフレーム上に装荷
された半導体チップとを、非導電性材料により形成され
たパッケージに埋設してなる半導体パッケージにおい
て、該リードピンが該リードフレームの実装面側に曲げ
られており、リードフレームの実装面に直角な或る断面
において、該リードフレームおよび該リードピンが、該
半導体チップを包囲するように構成されていることを特
徴とする半導体パッケージが提供される。According to the present invention, there is provided a semiconductor package in which a lead frame including a lead pin and a semiconductor chip loaded on the lead frame are embedded in a package formed of a non-conductive material. , The lead pin is bent toward the mounting surface side of the lead frame, and the lead frame and the lead pin surround the semiconductor chip in a cross section perpendicular to the mounting surface of the lead frame. A semiconductor package characterized by the above is provided.
【００１３】また、上記本発明に係る半導体パッケージ
を実装する方法として、本発明により、前記実装基板上
の前記半導体パッケージを実装する領域に導体パターン
が装荷されており、前記リードフレームおよび前記リー
ドピンと該導体パターンとによって、該リードフレーム
の実装面に直角な或る断面内で該半導体チップが包囲さ
れるように該半導体パッケージが実装されることを特徴
とする半導体パッケージの実装方法が提供される。As a method of mounting the semiconductor package according to the present invention, according to the present invention, a conductor pattern is loaded on a region of the mounting substrate on which the semiconductor package is mounted, and the lead frame and the lead pins are provided. A method of mounting a semiconductor package, wherein the semiconductor package is mounted such that the semiconductor chip is surrounded by a certain cross section perpendicular to the mounting surface of the lead frame by the conductor pattern. .
【００１４】[0014]
【作用】本発明に係るパッケージは、半導体パッケージ
の構成に欠かせないリードフレームを利用してシールド
を構成している点にその主要な特徴がある。The package according to the present invention is characterized mainly in that the shield is constructed by using the lead frame which is indispensable for the construction of the semiconductor package.
【００１５】前述のように、ガラス、セラミックスある
いは樹脂パッケージには、それ自体にはシールド機能が
なく、一方、シールド機能のあるメタルパッケージは高
価で使用できる分野が限られていた。これに対して、本
発明に係るパッケージは、その独特の構造により、リー
ドフレーム、リードピンおよび基板上のグランドプレー
ンを利用してシールドを構成することができる。従っ
て、樹脂パッケージの生産性を損なうことなく廉価なパ
ッケージにシールド機能を与えている。As described above, the glass, ceramics, or resin package does not have a shield function by itself, while the metal package having a shield function is expensive and limited to various fields. On the other hand, the package according to the present invention can configure the shield by using the lead frame, the lead pin, and the ground plane on the substrate due to its unique structure. Therefore, the shield function is provided to the inexpensive package without impairing the productivity of the resin package.
【００１６】即ち、リードフレームは半導体チップを装
荷する部分とリードピンとなる部分とから構成されてお
り、実装状態では、通常はリードフレームの上面に半導
体チップが装荷されている。That is, the lead frame is composed of a portion for loading a semiconductor chip and a portion to be a lead pin. In the mounted state, the semiconductor chip is usually loaded on the upper surface of the lead frame.
【００１７】これに対して、本発明に係る半導体パッケ
ージでは、リードフレームの下面に半導体チップが言わ
ば懸架されるように構成されている。従って、実装状態
においては、リードピンを含むリードフレームと、基板
上に形成したパターンとにより半導体チップが包囲され
た状態となり、これらの導電部材が半導体チップに対す
るシールドとして機能する。このようなパッケージは、
実際には、リードピンのフォーミングに際して従来とは
反対の方向にリードピンを曲げるだけで作製することが
できる。On the other hand, in the semiconductor package according to the present invention, the semiconductor chip is, so to speak, suspended on the lower surface of the lead frame. Therefore, in the mounted state, the semiconductor chip is surrounded by the lead frame including the lead pins and the pattern formed on the substrate, and these conductive members function as a shield for the semiconductor chip. Such packages are
In practice, the lead pin can be formed by bending the lead pin in a direction opposite to the conventional direction when forming the lead pin.
【００１８】また、半導体パッケージでは一般に、収容
した集積回路に全く接続されていないリードピンを何本
か備えている。従って、この無接続のリードピンをシー
ルド部材として利用することにより、半導体チップの側
面にもシールドを形成することができる。Further, a semiconductor package generally has some lead pins which are not connected to the accommodated integrated circuit at all. Therefore, by using the unconnected lead pin as a shield member, a shield can be formed also on the side surface of the semiconductor chip.
【００１９】更に、上記リードフレームおよびリードピ
ンにより形成されるシールドと、基板上の導体層とを組
み合わせることにより、実装時には半導体チップに対す
る完全なシールドを構成することができる。尚、ここで
シールドとして機能するリードフレーム、リードピンお
よび基板上のパターンは、具体的に後述するように、互
いに同電位とするか、あるいは所定の電位差を維持する
ように実装することが好ましい。そこで、内部の集積回
路には接続されていない無接続のリードピンまたはグラ
ンドレベルに接続されているリードピンを利用して、シ
ールド部材としてのリードフレームと基板上のパターン
とを結合すると有利である。Furthermore, by combining the shield formed by the lead frame and the lead pin with the conductor layer on the substrate, a complete shield for the semiconductor chip can be constructed at the time of mounting. Here, it is preferable that the lead frame, the lead pin, and the pattern on the substrate, which function as shields, have the same potential as each other or are mounted so as to maintain a predetermined potential difference, as will be specifically described later. Therefore, it is advantageous to connect the lead frame as the shield member and the pattern on the substrate by using the unconnected lead pin not connected to the internal integrated circuit or the lead pin connected to the ground level.
【００２０】以下、実施例を挙げて本発明をより具体的
に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。Hereinafter, the present invention will be described in more detail with reference to examples, but the following disclosure is merely an example of the present invention and does not limit the technical scope of the present invention.
【００２１】[0021]
【実施例】図１および図２は、本発明に係るパッケージ
の構成例を示す図である。1 and 2 are views showing a configuration example of a package according to the present invention.
【００２２】図１(a) に示すように、この半導体パッケ
ージは、半導体チップ３およびリードピン２ａの一端を
トランスファモールドにより一括して埋設したモールド
樹脂５により形成されている。外観では、このパッケー
ジは、モールド樹脂５の両側面に同じ数のリードピン２
ａが一定間隔で装着されているＤＩＰ型の樹脂パッケー
ジである。As shown in FIG. 1A, this semiconductor package is formed of a molding resin 5 in which one ends of the semiconductor chip 3 and the lead pin 2a are collectively embedded by transfer molding. In appearance, this package has the same number of lead pins 2 on both sides of the molding resin 5.
It is a DIP type resin package in which a is mounted at regular intervals.
【００２３】また、このパッケージでは、図４に示した
従来のパッケージと異なり、リードフレーム２の下面に
半導体チップ３が装荷されている。即ち、従来のパッケ
ージでは、通常は半導体チップ３が装荷されている側と
は反対に曲がるようにリードピン２ａをフォーミングす
るが、本願発明に係るパッケージでは、リードピン２ａ
を半導体チップ３ａが装荷されている側に曲げた上で基
板６に実装している。尚、リードピン２ａの一部は、基
板６上のグランドプレーン６ａに接続されている。Also, in this package, unlike the conventional package shown in FIG. 4, the semiconductor chip 3 is loaded on the lower surface of the lead frame 2. That is, in the conventional package, the lead pin 2a is normally formed so as to be bent in the opposite direction to the side on which the semiconductor chip 3 is loaded, but in the package according to the present invention, the lead pin 2a is formed.
Is bent to the side on which the semiconductor chip 3a is loaded and then mounted on the substrate 6. A part of the lead pin 2a is connected to the ground plane 6a on the substrate 6.
【００２４】以上のように構成されたパッケージにおい
ては、図１から判るように、半導体チップ３は、リード
フレーム２と基板６上のグランドプレーン６ａとに挟ま
れた状態になるので、これらの部材がシールドとして機
能する。また、各リードピン２ａのうち無接続のリード
ピンをグランドプレーン６ａに接続することにより、半
導体チップ３の側面もシールドされる。In the package configured as described above, as can be seen from FIG. 1, the semiconductor chip 3 is sandwiched between the lead frame 2 and the ground plane 6a on the substrate 6, so these members are used. Acts as a shield. Further, by connecting the unconnected lead pin among the lead pins 2a to the ground plane 6a, the side surface of the semiconductor chip 3 is also shielded.
【００２５】図１(b) に示す態様では、基板６上に形成
された導体パターン６ｂがシールドの一部として利用さ
れている。即ち、リードフレーム２およびリードピン２
ａによって半導体チップ３がシールドされない半導体チ
ップ３の下方の領域で基板６上に導体パターン６ｂを形
成し、リードフレーム２、リードピン２ａおよび導体パ
ターン６ｂによってシールドを形成している。In the embodiment shown in FIG. 1B, the conductor pattern 6b formed on the substrate 6 is used as a part of the shield. That is, the lead frame 2 and the lead pin 2
The conductor pattern 6b is formed on the substrate 6 in a region below the semiconductor chip 3 where the semiconductor chip 3 is not shielded by a, and the lead frame 2, the lead pins 2a and the conductor pattern 6b form a shield.
【００２６】ここで、リードフレーム２と導体パターン
６ｂとを、他の用途のないリードピンにより接続して両
者を同電位としてもよいが、図中に示すように、リード
フレーム２およびリードピン２ａが接続されたパッド２
ｃに所定の直流バイアス電圧を印加する一方、パッド６
ｃと導体パターン６ｂとをコンデンサＣを介して接続す
ることにより安定したシールド効果を得ることもでき
る。即ち、一連の部材により構成されたシールドは必ず
しも全てが同電位である必要はなく、相互の電位差が一
定であれば電界状態が安定してシールドとして機能す
る。従って、実際の電子装置においては、図１(b) に示
したような構成にすることも好ましい。Here, the lead frame 2 and the conductor pattern 6b may be connected to each other by a lead pin having no other purpose to have the same potential, but as shown in the figure, the lead frame 2 and the lead pin 2a are connected. Pad 2
While a predetermined DC bias voltage is applied to c, pad 6
By connecting c and the conductor pattern 6b via the capacitor C, it is possible to obtain a stable shield effect. That is, all the shields composed of a series of members do not necessarily have the same potential, and if the potential difference between them is constant, the electric field state stabilizes and functions as a shield. Therefore, in an actual electronic device, it is also preferable to have a structure as shown in FIG.
【００２７】更に、図２に示す態様は、基本的には図１
に示した構造と同じだが、半導体チップ３を装荷したリ
ードフレーム２ｂの裏面をパッケージの表面に露出させ
るようにモールド樹脂５を形成している。このとき、リ
ードフレーム２ｂの寸法を充分に大きくすることによ
り、シールドとしての効果を充分に高くすることができ
ると共に、リードフレーム２ｃがヒートシンクとしても
機能するようになる。Further, the embodiment shown in FIG. 2 is basically the same as that shown in FIG.
Although the structure is the same as that shown in FIG. 3, the molding resin 5 is formed so that the back surface of the lead frame 2b loaded with the semiconductor chip 3 is exposed to the front surface of the package. At this time, by sufficiently increasing the size of the lead frame 2b, the effect as a shield can be sufficiently enhanced, and the lead frame 2c also functions as a heat sink.
【００２８】また、ダイボンドメタルを厚くすると、表
皮効果により、低周波数のノイズに対してシールドメタ
ルを厚くした場合と同様の効果が得られ、リードフレー
ムによるシールドの性能はより向上される。Further, if the die bond metal is made thick, the same effect as that of making the shield metal thick for low frequency noise can be obtained due to the skin effect, and the performance of the shield by the lead frame is further improved.
【００２９】図３は、図１および図２に示した半導体パ
ッケージのピンアサインを示す図である。FIG. 3 is a diagram showing pin assignment of the semiconductor package shown in FIGS. 1 and 2.
【００３０】図３(a) に示すように、この半導体パッケ
ージのリードピン２ａは、入力端子Ｐin、出力端子Ｐ
out 、正電源Ｖ+ 、負電源Ｖ- にアサインされた４本の
リードピンと、内部の集積回路チップ３には接続されて
いない無接続ＰX のリードピン６本とが交互に配置され
ている。ここで、無接続のリードピンＰX をグランドプ
レーン６ａに接続することにより、リードピンＰin、Ｐ
out 、Ｖ+ およびＶ- が相互にシールドされると共に、
半導体チップ３の側面もシールドされる。As shown in FIG. 3 (a), the lead pin 2a of the semiconductor package, the input terminal P in, the output terminal P
Four lead pins assigned to out , the positive power supply V + , and the negative power supply V − and six lead pins of the unconnected P X not connected to the internal integrated circuit chip 3 are alternately arranged. Here, by connecting the unconnected lead pin P X to the ground plane 6a, the lead pins P in , P
out , V + and V - are mutually shielded,
The side surface of the semiconductor chip 3 is also shielded.
【００３１】さらに、図１および図２に示した構成で
は、リードピン２ａの配列方向（図３(a) に矢印Ｄ、
Ｄ' で示す）に関してはシールド機能がない。また、無
接続のリードピンＰX の数が不足した場合パッケージの
側面のシールドが不十分になる。このような場合は、図
３(b) に示すように、リードフレームの余剰部分２ｂ
を、パッケージの側面（リードピンの無い側面）に出
し、これを折り曲げることにより、パッケージ側面のシ
ールドを形成することができる。Further, in the structure shown in FIGS. 1 and 2, the direction of arrangement of the lead pins 2a (arrow D in FIG. 3 (a),
(Indicated by D ') does not have a shield function. If the number of unconnected lead pins P X is insufficient, the shield on the side surface of the package becomes insufficient. In such a case, as shown in FIG. 3B, the surplus portion 2b of the lead frame is
Is exposed to the side surface of the package (the side surface without the lead pin) and is bent, so that the shield on the side surface of the package can be formed.
【００３２】[0032]
【発明の効果】以上説明したように、本発明によれば、
従来の樹脂パッケージと同様に生産性が高く、製造コス
トの低いパッケージでありながら、シールド機能を備え
た新規な半導体パッケージが提供される。このような本
発明に係るパッケージの構造はガラスあるいはセラミッ
クスパッケージのようにパッケージ材料自体に導電性の
ない他のパッケージにも適用できる。As described above, according to the present invention,
There is provided a novel semiconductor package having a shielding function while being a package having high productivity and low manufacturing cost as in the conventional resin package. The structure of the package according to the present invention can be applied to other packages such as a glass or ceramic package in which the package material itself has no conductivity.
【図１】本発明に係る半導体パッケージの基本的な構成
を模式的に示す図である。FIG. 1 is a diagram schematically showing a basic configuration of a semiconductor package according to the present invention.
【図２】本発明に係る半導体パッケージの他の構成例を
示す図である。FIG. 2 is a diagram showing another configuration example of a semiconductor package according to the present invention.
【図３】図１および図２に示した半導体パッケージのピ
ンアサインを示す図である。FIG. 3 is a diagram showing pin assignment of the semiconductor package shown in FIGS. 1 and 2.
【図４】シールド機能のない一般的なパッケージの典型
的な構成を示す図である。FIG. 4 is a diagram showing a typical configuration of a general package having no shield function.
１ａ・・・パッケージ下部、 １ｂ・・・パッケージ上部、 ２・・・リードフレーム、 ２ａ・・・リードピ
ン、 ３・・・半導体チップ、 ４・・・ボンディング
ワイヤ、 ５・・・モールド樹脂、 ６・・・基板、 ６ａ・・・グランドプレーン、 ６ｂ・・・導体パター
ン、 ６ｃ・・・パッド1a ... Package lower part, 1b ... Package upper part, 2 ... Lead frame, 2a ... Lead pin, 3 ... Semiconductor chip, 4 ... Bonding wire, 5 ... Mold resin, 6. ..Substrate, 6a ... Ground plane, 6b ... Conductor pattern, 6c ... Pad
Claims (4)
ドフレーム上に装荷された半導体チップとを、非導電性
材料により形成されたパッケージに埋設してなる半導体
パッケージにおいて、 該リードピンが該リードフレームの実装面側に曲げられ
ており、リードフレームの実装面に直角な或る断面にお
いて、該リードフレームおよび該リードピンが、該半導
体チップを包囲するように構成されていることを特徴と
する半導体パッケージ。1. A semiconductor package in which a lead frame including lead pins and a semiconductor chip loaded on the lead frame are embedded in a package formed of a non-conductive material, wherein the lead pins are mounted on the lead frame. A semiconductor package characterized in that the lead frame and the lead pin are configured to surround the semiconductor chip in a certain cross section that is bent to the surface side and is perpendicular to the mounting surface of the lead frame.
実装基板に実装する方法であって、前記実装基板上の該
半導体パッケージを実装する領域に導体パターンが装荷
されており、前記リードフレームおよび前記リードピン
と該導体パターンとによって、該リードフレームの実装
面に直角な或る断面内で該半導体チップが包囲されるよ
うに該半導体パッケージが実装されることを特徴とする
半導体パッケージの実装方法。2. A method of mounting the semiconductor package according to claim 1 on a mounting board, wherein a conductor pattern is loaded on a region of the mounting board on which the semiconductor package is mounted, and the lead frame and A method of mounting a semiconductor package, wherein the semiconductor package is mounted by the lead pin and the conductor pattern so as to surround the semiconductor chip within a certain cross section perpendicular to a mounting surface of the lead frame.
実装方法において、前記リードフレーム、リードピンお
よび導体パターンが、互いに同電位になるように相互に
接続されていることを特徴とする半導体パッケージの実
装方法。3. The method for mounting a semiconductor package according to claim 2, wherein the lead frame, the lead pin and the conductor pattern are connected to each other so that they have the same potential. How to implement.
実装方法において、前記リードフレームおよびリードピ
ンと前記導体パターンとが互いに一定の電位差を維持す
るように、該リードピンと該導体パターンとがコンデン
サを介して接続されていることを特徴とする半導体パッ
ケージの実装方法。4. The method of mounting a semiconductor package according to claim 2, wherein the lead pin and the conductor pattern form a capacitor so that the lead frame and the lead pin maintain a constant potential difference with each other. A method of mounting a semiconductor package, characterized in that the semiconductor package is connected via a semiconductor package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056421A JPH06252327A (en) | 1993-02-22 | 1993-02-22 | Semiconductor package and packaging method for same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056421A JPH06252327A (en) | 1993-02-22 | 1993-02-22 | Semiconductor package and packaging method for same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252327A true JPH06252327A (en) | 1994-09-09 |
Family
ID=13026642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5056421A Pending JPH06252327A (en) | 1993-02-22 | 1993-02-22 | Semiconductor package and packaging method for same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252327A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018092337A1 (en) * | 2016-11-21 | 2018-05-24 | 株式会社村田製作所 | Current sensor |
| CN110828442A (en) * | 2019-11-04 | 2020-02-21 | 弘凯光电(深圳)有限公司 | Package structure and method of making the same |
-
1993
- 1993-02-22 JP JP5056421A patent/JPH06252327A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018092337A1 (en) * | 2016-11-21 | 2018-05-24 | 株式会社村田製作所 | Current sensor |
| CN110828442A (en) * | 2019-11-04 | 2020-02-21 | 弘凯光电(深圳)有限公司 | Package structure and method of making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8018055B2 (en) | Semiconductor apparatus with decoupling capacitor | |
| US20010003375A1 (en) | Dual-die integrated circuit package | |
| JPS61101067A (en) | Memory module | |
| US8802502B2 (en) | TSOP with impedance control | |
| JP3656861B2 (en) | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device | |
| JP2003258152A (en) | Monolithic microwave integrated circuit package with thermal vias | |
| CN1332440C (en) | Semiconductor device | |
| JPH06252327A (en) | Semiconductor package and packaging method for same | |
| JP2780424B2 (en) | Hybrid integrated circuit | |
| JPH05343610A (en) | Hybrid integrated circuit device | |
| JP3090115B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS617657A (en) | Package for multi-chip | |
| JPH03109760A (en) | Semiconductor device | |
| JPH0817960A (en) | QFP structure semiconductor device | |
| JPH06132472A (en) | IC package | |
| US5434450A (en) | PGA package type semiconductor device having leads to be supplied with power source potential | |
| JPH06252335A (en) | Semiconductor package | |
| KR100258351B1 (en) | Semiconductor Package | |
| JP2000260931A (en) | Semiconductor device and manufacturing method thereof | |
| JPH05190712A (en) | Semiconductor device | |
| JPH04216653A (en) | Package for semiconductor integrated circuit and its packaging method | |
| JPH07221211A (en) | Semiconductor device | |
| JPS62219531A (en) | Semiconductor integrated circuit device | |
| KR0163214B1 (en) | Integrated circuit package using ceramic substrate and manufacturing method thereof | |
| JPS60254755A (en) | Package for mounting semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011106 |