JPH06252652A - 電圧制御型周波数同期発振器 - Google Patents

Abstract

(57)【要約】 【目的】本発明は任意の周波数の信号を得ることがで
き、また、より安定した周波数でかつ低雑音な信号を得
ることができる電圧制御型周波数同期発振器を提供する
ことを目的とする。 【構成】電圧制御発振器１の出力信号を基準線路３及び
比較線路４を経由させてミキサ回路７に入力し、双方の
信号の位相を比較して得られる誤差信号をループフィル
タ回路８を介して電圧制御発振器１に入力し、この入力
に応じて電圧制御発振器１から低雑音の信号を外部へ出
力する周波数同期発振器において、制御電圧６に応じて
移相量が変化する移相器５を、基準線路３の前段及び後
段、比較線路４の前段及び後段の４箇所の内の何れか１
箇所に接続して構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロ波帯に用いられ
る周波数の可変が可能な電圧制御型周波数同期発振器に
関する。

【０００２】通信技術の進歩に伴い、通信信号もより安
定な周波数で且つ低雑音であるものが要求されている。
一般的にＦＬＬ(Freqency Locked Loop)発振器（周波数
同期発振器）では低雑音信号を得ることはできたが単一
の周波数信号しか得ることができず、ＰＬＬ発振器（位
相同期発振器）では基準信号の周波数に同期させた安定
した周波数の信号を得ることができたが、低雑音信号を
得ることができなかった。

【０００３】そこで、それら双方の発振器の有する利点
を共有するような新規な発振器が要望されている。

【０００４】

【従来の技術】図４に従来のＦＬＬ発振器のブロック構
成図を示し、その説明を行う。この図に示すＦＬＬ発振
器２３は、マイクロ波帯の信号を扱う高周波発振器であ
る。

【０００５】ＦＬＬ発振器２３は図４に示すように、電
圧制御発振器１と、基準線路３と、比較線路４と、ミキ
サ回路７と、ループフィルタ回路８とを具備して構成さ
れている。

【０００６】電圧制御発振器１から出力される信号２
は、ＦＬＬ発振器２３の出力信号となると共に、基準線
路３及び比較線路４へそれぞれ伝送される。基準線路３
及び比較線路４を経由した信号は、ミキサ回路７に入力
され、その位相が比較される。

【０００７】そして、その比較結果がミキサ回路７から
誤差信号として出力され、ループフィルタ回路（例えば
ローパスフィルタ）を経由して電圧制御発振器１に入力
される。

【０００８】即ち、電圧制御発振器１はループフィルタ
回路８を介して入力される誤差信号に応じて発振周波数
を制御して信号２を出力する。ＦＬＬ発振器２３から出
力される信号２の周波数（発振周波数）は、基準線路３
及び比較線路４の電気的な線路長を用いて表され、それ
を式で表すと下記に記述するようになる。

【０００９】 λ₀ ＝Ｌ１／Ａ …… λ₀ ＝Ｌ２／Ｂ …… 但し、Ａ，Ｂ：任意の自然数であり、Ａ≠Ｂの関係にあ
る。

【００１０】 λ₀ ：信号Ｓ１の波長（発振波長）。 Ｌ１ ：基準線路３の電気的な線路長。 Ｌ２ ：比較線路４の電気的な線路長。

【００１１】式及びより、ＦＬＬ発振器２３の発振
周波数は基準線路３と比較線路４の電気的な線路長で決
定されるので、例えば基準線路３中にラインストレッチ
ャ等を用いる物理的な手法にて基準線路３の電気的な線
路長を可変し、所定の周波数の信号２を得ることができ
る。

【００１２】また、ループフィルタ回路８の帯域内では
電圧制御発振器１の位相雑音を圧縮する効果があるの
で、低雑音な信号２を得ることができる。次に、図５を
参照して従来のＰＬＬ発振器について説明する。

【００１３】図５に示すＰＬＬ発振器２４は、基準信号
発生器１１と、位相比較器１２と、ループフィルタ回路
１３と、電圧制御発振器１４と、分周回路１５とを具備
して構成されている。

【００１４】電圧制御発振器１４の出力信号１６は、分
周回路１５により所定周波数まで周波数分周され、この
分周された信号と基準信号発生器１１から出力される信
号とが位相比較器１２により位相比較される。

【００１５】位相比較された結果が位相比較器１２より
誤差信号として出力され、ループフィルタ回路１３を介
して電圧制御発振器１４に入力される。このことによっ
て、出力信号１６の周波数及び位相が所定値となるよう
に制御される。

【００１６】従って、出力信号１６が、基準信号発生器
１１の出力信号と同等の周波数安定度の高いものとな
る。

【００１７】

【発明が解決しようとする課題】ところで、上述した図
４に示すＦＬＬ発振器２３においては、基準線路３中に
ラインストレッチャ等を用いる物理的な手法にて基準線
路３の電気的な線路長を可変し、所定の周波数の信号２
を得る。

【００１８】しかし、このように基準線路３の線路長を
物理的手法により固定するので、単一周波数の信号しか
得ることができないと言った問題があった。また、図５
に示すＰＬＬ発振器２４においては低雑音な信号を得る
ことができない問題がある。

【００１９】本発明は、このような点に鑑みてなされた
ものであり、任意の周波数の信号を得ることができ、ま
た、より安定した周波数でかつ低雑音な信号を得ること
ができる電圧制御型周波数同期発振器を提供することを
目的としている。

【００２０】

【課題を解決するための手段】図１に本発明の電圧制御
型周波数同期発振器の原理図を示す。従来の周波数同期
発振器は、図１に示す入力電圧に応じた周波数の信号２
を出力する電圧制御発振器１と、電圧制御発振器１の出
力信号が伝送される基準線路３及び比較線路４と、基準
線路３及び比較線路４を経由した信号の位相を比較し、
その比較結果得られる誤差信号を出力するミキサ回路７
と、誤差信号の高周波成分をカットして電圧制御発振器
１の入力信号として出力するループフィルタ回路８とか
ら成り、電圧制御発振器１から低雑音の信号を外部へ出
力するように構成されている。

【００２１】本発明の電圧制御型周波数同期発振器は、
その従来の周波数同期発振器の基準線路３の前段及び後
段、比較線路４の前段及び後段の４箇所の内の何れか１
箇所に、制御電圧６に応じて移相量が変化する移相器５
を接続して構成したものである。

【００２２】また、他の手段として、前記した電圧制御
発振器１から出力される信号を分周器により分周し、こ
の分周された信号と、基準発振器から出力される基準信
号との位相を位相比較器によって比較し、この比較結果
得られる信号の高周波成分をループフィルタ回路により
カットして得られる信号を、前記した制御電圧６として
用いることにより構成した。

【００２３】

【作用】上述した本発明によれば、制御電圧６を任意の
電圧値に設定することによって移相器５の移相量を変
え、電圧制御発振器１から出力される信号２の周波数を
可変することができる。

【００２４】従って、従来のように単一の周波数しか得
ることができないといったことがなくなる。また、他の
構成によれば、電圧制御発振器１の出力信号２の位相と
基準信号との位相誤差を制御電圧６として用い、ミキサ
回路７において位相の比較結果が０となるようにフィー
ドバック制御するので、より安定した周波数の信号２を
得ることができると共に、周波数同期発振器が有する低
雑音化効果をも有することにより、低雑音の信号２を得
ることができる。

【００２５】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図２は本発明の第１実施例による電圧制御
型周波数同期発振器のブロック構成図の構成を示す図で
ある。この図において図４に示す従来例の各部に対応す
る部分には同一符号が付してある。

【００２６】図２に示す電圧制御型周波数同期発振器２
１は、電圧制御発振器１と、基準線路３と、比較線路４
と、基準線路３の後段に接続された移相器５と、ミキサ
回路７と、ループフィルタ回路８とを具備して構成され
ている。

【００２７】移相器５は、移相量が外部から印加される
制御電圧６によって制御されるものである。電圧制御発
振器１から出力される信号２は、ＦＬＬ発振器２３の出
力信号となると共に、基準線路３及び比較線路４へそれ
ぞれ伝送される。

【００２８】基準線路３及び移相器５を経由した信号
と、比較線路４を経由した信号とが、ミキサ回路７に入
力され、その位相が比較される。そして、その比較結果
がミキサ回路７から誤差信号として出力され、ループフ
ィルタ回路８を経由して電圧制御発振器１に入力され
る。

【００２９】即ち、電圧制御発振器１はループフィルタ
回路８を介して入力される誤差信号に応じて発振周波数
を制御して信号２を出力する。このような電圧制御型周
波数同期発振器２１によれば、制御電圧６の電圧値に応
じて移相器５の移相量が変化するので、その電圧値を任
意に設定することにより、所望の周波数の信号２を得る
ことができる。

【００３０】従って、従来のように、単一の周波数の信
号２しか得れないといったことがなくなる。また、移相
器５は、基準線路３の前段に接続しても、比較線路４の
前段或いは後段に接続しても、上述と同様な効果を得る
ことが出来る。

【００３１】次に、図３を参照して、本発明の第２実施
例による位相同期発振器を説明する。但し、この図にお
いて、図２に示した第１実施例の各部、及び図５に示し
た従来例の各部に対応する部分には同一符号が付してあ
る。

【００３２】この図３に示す位相同期発振器２２は、図
５に示す電圧制御発振器１４の代わりに図１に示す電圧
制御型周波数同期発振器２１を用いて構成したものであ
る。即ち、基準信号発生器１１から出力される信号と分
周回路１５から出力される信号の位相を位相比較器１２
で比較し、この比較結果得られる誤差信号をループフィ
ルタ回路１３を介して移相器５の制御電圧６とし、この
制御電圧６に応じて移相量が変化する移相器５の出力信
号と比較線路４を経由してきた信号との位相をミキサ回
路７で比較し、この比較結果得られる信号をループフィ
ルタ回路８を介して電圧制御発振器１へ入力する。

【００３３】そして、その入力に応じて電圧制御発振器
１から出力される信号を、基準線路３、比較線路４、及
び分周回路１５へ出力すると共に、外部へ出力信号２と
して出力するように構成したものである。

【００３４】このような構成によれば、電圧制御型周波
数同期発振器２１が有する出力信号の低雑音化と、本
来、位相同期発振器が有する発振周波数の安定化とを共
有したものとなる。

【００３５】従って、この位相同期発振器２２によれ
ば、低雑音でより周波数安定度の高い出力信号２を得る
ことができる。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
制御電圧の設定によって任意の周波数の信号を得ること
ができる効果がある。

【００３７】また、他の構成によれば、より安定した周
波数で、かつ低雑音な出力信号を得ることができる効果
がある。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の第１実施例による電圧制御型周波数同
期発振器のブロック構成図である。

【図３】本発明の第２実施例による図２の構成要素を用
いた位相同期発振器のブロック構成図である。

【図４】従来のＦＬＬ発振器（周波数同期発振器）のブ
ロック構成図である。

【図５】従来のＰＬＬ発振器のブロック構成図である。

【符号の説明】

１ 電圧制御発振器 ２ 出力信号 ３ 基準線路 ４ 比較線路 ５ 移相器 ６ 制御電圧 ７ ミキサ回路 ８ ループフィルタ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 本郷 廣信 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 安達 明文 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 岩附 政典 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力電圧に応じた周波数の信号(2) を出
   力する電圧制御発振器(1) と、該電圧制御発振器(1) の
   出力信号が伝送される基準線路(3) 及び比較線路(4)
   と、該基準線路(3) 及び該比較線路(4) を経由した信号
   の位相を比較し、その比較結果得られる誤差信号を出力
   するミキサ回路(7) と、該誤差信号の高周波成分をカッ
   トして該電圧制御発振器(1) の入力信号として出力する
   ループフィルタ回路(8) とから成り、該電圧制御発振器
   (1) から低雑音の信号を外部へ出力する周波数同期発振
   器において、 制御電圧(6) に応じて移相量が変化する移相器(5) を、
   前記基準線路(3) の前段及び後段、前記比較線路(4) の
   前段及び後段の４箇所の内の何れか１箇所に接続したこ
   とを特徴とする電圧制御型周波数同期発振器。
2. 【請求項２】 前記電圧制御発振器(1) から出力される
   信号を分周器(15)により分周し、この分周された信号
   と、基準発振器(11)から出力される基準信号との位相を
   位相比較器(12)によって比較し、この比較結果得られる
   信号の高周波成分をループフィルタ回路(13)によりカッ
   トして得られる信号を、前記制御電圧(6) として用いる
   ことにより位相周期発振器(PLL) を構成したことを特徴
   とする請求項１記載の電圧制御型周波数同期発振器。