JPH06252673A - 可変利得増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】 直線性が良くて、入力ダイナミックレンジが
広く、加えて消費電流の増加の少ないＩＣ化に適した可
変利得増幅回路を提供する。 【構成】 トランジスタＱ11のベースに入力ＩＮ11を、
トランジスタＱ12のベースＩに入力ＩＮ12を、各エミッ
タにバイアス電流を供給する電流源Ｉe11 ，Ｉe12 を、
各エミッタと利得制御電流源Ｉc1との間にＰＮ接合のト
ランジスタＱ13，Ｑ14を接続し、各コレクタから差動出
力を取り出す差動トランジスタ対ＤＣ1 を、ＤＣ2 〜Ｄ
Ｃn まで並列接続する。各差動トランジスタ対ＤＣ1 〜
ＤＣn の動作点オフセットをオフセット電圧手段Ｖ11〜
Ｖn1により付与する。オフセット電圧手段Ｖ11〜Ｖn1に
基づく出力電流を合成回路１１により合成する。可変電
流源Ｉc1〜Ｉcnの電流制御に対応してオフセット発生手
段Ｖ11〜Ｖn1のオフセット量を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、信号の振幅を調整す
るためなどに用いられ、特に映像中間周波の増幅に適し
た可変利得増幅回路に関する。

【０００２】

【従来の技術】テレビジョン受信機には、映像中間周波
信号の振幅調整のため映像中間周波増幅回路が用いられ
ている。映像中間周波信号には広い利得可変範囲と優れ
た線形性を有する可変利得増幅回路を用いる必要があっ
た。図７は従来よりよく知られた直線性を改善した可変
利得増幅回路を示すものである。

【０００３】図７において、それぞれの共通エミッタに
可変電流源Ｉe11 ，Ｉe12 を有し、エミッタ面積比が
１：ｎのトランジスタ対Ｑ11，Ｑ12およびＱ21，Ｑ22の
ベースにコレクタを共通接続し、それぞれの共通コレク
タに負荷抵抗ＲL1，ＲL2を接続し、共通ベース間に入力
Ｉ1 ，Ｉ2 から入力を、共通コレクタ間の出力Ｏ1 ，Ｏ
２からそれぞれ出力を得るようにしたものであり、２つ
の差動回路のコレクタ出力を合成して出力するようにし
たものである。

【０００４】このように構成された回路は、２つの差動
回路はそれぞれのトランジスタ対Ｑ11，Ｑ12およびＱ2
1，Ｑ22にエミッタ面積比ｎを持たせているので、図８
の８ａ，８ｂに示すように、入出力動作点にオフセット
を生じる。この２つの差動回路の出力を合成すること
で、単独の差動回路に比べ８ｃに示すように入出力直線
性を改善している。

【０００５】図７の場合、ｎは約４｛＝２＋
（３）^1/2 ｝のときに最も直線性がよくなり、線形範囲
は単独の差動に比べて約３倍に改善する。また、可変電
流源Ｉe11 ，Ｉe12 を変化させ利得を可変させたとき
も、２つの差動回路の入出力動作点オフセットはエミッ
タ面積比ｎで発生させているので、図９に示すように線
形範囲は変化せず一定のままである。

【０００６】このように図７の可変利得増幅回路によれ
ば、単独の差動回路に比べ直線性が大幅に改善され線形
範囲が広がり、しかも利得制御を行っても線形範囲は一
定という利点がある。

【０００７】しかしながら、この回路を入力信号レベル
が変化しても出力信号レベルを一定にする映像中間周波
増幅回路に用いた場合、次のような大きな問題がある。
すなわち、小さな入力信号レベルに対応して利得を上げ
ても線形範囲が広く、一定であることから歪みは少なく
優れた線形性を示すが、大きな入力信号に対応して利得
を下げた場合でも線形範囲は広がらないので、線形性は
全く改善されずに出力に大きな歪みを発生してしまう。
映像中間周波増幅回路の入力は１００μVrms（約２８０
μVpp ）以下から１００ｍVrms（約２８０ｍVpp ）以上
の広い範囲の信号を扱うので、改善しても１００ｍVpp
程度の線形範囲しか得られないため、図７の回路では強
入力信号レベル時に出力信号が歪むのは避けられない。

【０００８】また、利得制御は可変電流源Ｉe11 ，Ｉe1
2 の電流を変化させているものの、利得変化範囲は電流
変化範囲に比例することから、２０ｄＢ以上の利得変化
を得ようとすると電流を１０倍以上変化させなければな
らない。これでは消費電流が大きく変化することになり
ＩＣ化する場合の問題となるだけでなく、出力ＤＣが変
化するのでバイアス設計が難しかったり、トランジスタ
のコレクタ電流変化によるトランジスタ遮断周波数の劣
化を生じ易く、利得の制御によっては回路の周波数特性
の悪化を招く。特に、日本国内を例に取ると映像中間周
波数増幅回路は、５８．７５ＭＨｚという比較的高い周
波数であるので、これは大きな問題であった。

【０００９】

【発明が解決しようとする課題】以上述べたように、従
来の可変利得増幅回路では、強入力信号レベル時の直線
性が悪く、また十分な利得変化範囲を得ようとすると、
消費電流が大きく変化しＩＣ化が難しく、利得によって
は周波数特性が悪化するという問題があった。

【００１０】この発明は直線性が良く、強入力信号レベ
ル時には線形範囲が大きく広がり歪み発生や消費電流の
変化が少なくＩＣ化した可変利得増幅回路を提供するこ
とにある。

【００１１】

【課題を解決するための手段】この発明は、エミッタ間
に利得制御電流で等価インピーダンスが制御されるＰＮ
接合からなるバリアブル・インピーダンス回路を持つ差
動回路を複数用意し、それぞれ所定の動作点オフセット
を持たせるとともに、利得制御により変化する動作点オ
フセット量を制御するためのオフセット制御手段を有
し、それぞれの差動回路の出力を合成した出力を得るよ
うにしたものである。

【００１２】

【作用】このように構成された可変利得増幅回路では、
最大利得時の線形範囲を大きく、入力信号レベルが大き
くなるのに対応して利得を減少させて行ったとき線形範
囲をさらに広くでき、歪みの発生を抑えることができ
る。しかも消費電流を過大に変化させることもないので
ＩＣ化が容易であり、広い利得制御範囲と良好な周波数
特性を得ることができる。

【００１３】

【実施例】以下、この発明の実施例について図面ととも
に詳細に説明する。図１はこの発明の一実施例の基本構
成を示す回路図である。ベースをオフセット電圧が付与
されるオフセット電圧手段Ｖ11〜Ｖn1を介して一方の入
力ＩＮ11に接続し、エミッタと接地間に可変電流源Ｉe1
1 〜Ｉen1 に接続されたトランジスタＱ11〜Ｑn1は、コ
レクタを合成回路１１に接続する。ベースにオフセット
電圧を付与するオフセット電圧手段Ｖ12〜Ｖn2を介して
他方の入力ＩＮ12に接続し、エミッタと接地間に可変電
流源Ｉe12 に接続されたトランジスタＱ12〜Ｑn2は、コ
レクタを合成回路１１に接続する。共通ベースおよび共
通コレクタのトランジスタＱ13〜Ｑn3，Ｑ14〜Ｑn4によ
り構成されたバリアブル・インピーダンス回路ＶＩ1 〜
ＶＩn の、トランジスタＱ13〜Ｑn3のエミッタはそれぞ
れ対応のトランジスタＱ11〜Ｑn1のエミッタに、トラン
ジスタＱ14〜Ｑn4のエミッタはそれぞれ対応のトランジ
スタＱ12〜Ｑn2のエミッタに接続する。トランジスタＱ
13〜Ｑn1，Ｑ14〜Ｑn4のそれぞれの共通ベースと電源Ｖ
cc間には利得制御用の可変電流源Ｉc1〜Ｉcnを接続す
る。

【００１４】各バリアブル・インピーダンス回路ＶＩ1
〜ＶＩn の共通ベースと電源Ｖcc間にはそれぞれ可変電
流源Ｉc1〜Ｉcnを接続し、合成回路１１の出力は負荷回
路１２を介して電源Ｖccに接続する。

【００１５】上記した構成により、バリアブル・インピ
ーダンス回路ＶＩ1 は、トランジスタＱ13，Ｑ14のベー
ス・エミッタ間のＰＮ接合を流れる電流を、可変電流源
Ｉc1によって制御し、ＰＮ接合間のインピーダンスを増
減する。これはトランジスタＱ11，Ｑ12のエミッタ間に
可変電流源Ｉc1で制御される可変抵抗が接続されている
ことと等価になる。トランジスタＱ11，Ｑ12のコレクタ
から得られる出力信号は、この可変抵抗の値により増減
し、入力信号の利得を制御する。バリアブル・インピー
ダンス回路ＶＩ2 〜ＶＩn も同様に可変利得の制限を行
うことができる。 この実施例では、バリアブル・イン
ピーダンス回路ＶＩ1 〜ＶＩn による可変利得手段をも
つ差動回路ＤＣ1 〜ＤＣn を用い、それぞれの差動回路
ＤＣ1 〜ＤＣn の一方にそれぞれオフセット電圧手段Ｖ
11〜Ｖn1を、他方にオフセット電圧手段Ｖ12〜Ｖn2によ
り動作点オフセットを付けている。これにより、バリア
ブル・インピーダンス回路ＶＩ1 〜ＶＩn の制御に合わ
せてオフセット電圧または可変電流源Ｉc1〜Ｉcnを制御
し、入力ＩＮ11，ＩＮ12と複数の差動回路ＤＣ1 〜ＤＣ
n の各出力を合成回路１１により合成した出力の線形性
を改善できる。

【００１６】図２はオフセット電圧手段の具体的回路例
である。即ち、コレクタ電流路を電源Ｖccに接続し、エ
ミッタと接地間に可変電流源Ｉa1〜Ｉanをもち、共通ベ
ースを有する複数のトランジスタＱ1a〜Ｑanに、共通ベ
ースを入力ＩＮ11に接続し、各エミッタをそれぞれバリ
アブル・インピーダンス回路ＶＩ1 〜ＶＩn の入力ベー
スに接続するものである。

【００１７】各トランジスタＱa1〜Ｑanのエミッタ面積
比または可変電流源Ｉa1〜Ｉanの電流比を付け、エミッ
タ電流密度を各々異ならせることで各トランジスタのベ
ース・エミッタ間電圧にオフセット電圧を発生させるも
のである。

【００１８】図３はオフセット電圧手段の他の具体的回
路例である。即ち、図１のバリアブル・インピーダンス
回路を有する差動回路のベースの一方のトランジスタＱ
11〜Ｑn1および他方のトランジスタＱ12〜Ｑn2をそれぞ
れ共通ベース接続にし、共通ベースを有するトランジス
タのエミッタ面積比または可変電流源の電流比を付ける
ことで、各トランジスタ間のエミッタ電流密度を異なら
せて、実質的な動作点オフセットを発生させるものであ
る。

【００１９】図４はこの発明の他の実施例を示す回路図
である。この実施例は、２つのオフセット電圧手段に、
図２のオフセット電圧手段回路を組み合わせたものであ
る。エミッタと基準電位間に可変電流源Ｉa1，Ｉa2およ
びＩb1，Ｉb2共通ベースを有するエミッタ面積の異なる
２つのトランジスタＱa1，Ｑa2およびＱb1，Ｑb2を有
し、共通ベースを入力と、エミッタをバリアブル・イン
ピーダンスを持つ差動回路ＤＣ1 ，ＤＣ2 の入力ベース
に接続したものである。利得制御はバリアブル・インピ
ーダンス回路ＶＩ1 ，ＶＩ2 の共通ベースと基準電圧間
に接続された可変電流源Ｉc1，Ｉc2により制御し、同時
に動作点オフセットを制御するために差動トランジスタ
対Ｑ11，Ｑ12，Ｑ21，Ｑ22のエミッタに接続した可変電
流源Ｉe11，Ｉe12 ，Ｉe21 ，Ｉe22 を制御する。

【００２０】このような構成によれば、利得制御用の可
変電流源Ｉc1，Ｉc2の電流変化により変化する動作点の
オフセット量をエミッタの可変電流源Ｉe11 ，Ｉe12 ，
Ｉe21 ，Ｉe22 により制御できるので、広い利得制御範
囲において線形範囲を広くすることができる。特に、利
得制御用の可変電流源Ｉc1，Ｉc2の電流変化と、エミッ
タの可変電流源Ｉe11 ，Ｉe12 ，Ｉe21 ，Ｉe22 の電流
変化をほぼ同じにすると、殆どの利得制御範囲での入力
ダイナミックレンジの変化を少なくすることができる。
この場合、利得制御用と動作点オフセット制御用の可変
電流源を、電流源とそれを差動的に分流する差動回路の
組み合わせで構成できる。

【００２１】また、強入力信号レベル時に利得制御用の
可変電流源Ｉc1，Ｉc2の電流を少なくして行くと、図５
に示すようにバリアブル・インピーダンス回路のＰＮ接
合がオフとなるので急激に線形範囲が広がる。すなわ
ち、利得が高いときの線形範囲が従来と同様に広く、利
得が低いときは線形がさらに広がり歪みの発生を抑える
ことができる。

【００２２】図６はこの発明の他の実施例を示すもので
ある。この実施例は図３に示すオフセット電圧手段を適
用したものである。このオフセット電圧の制御はバリア
ブル・インピーダンス回路のトランジスタのエミッタ面
積を異ならせることで利得制御用の可変電流源Ｉc1，Ｉ
c2の電流変化による主な影響を差動トランジスタ対の一
部に集めることができるので、エミッタの可変電流源Ｉ
e11 とＩe22 の電流で行っている。勿論、残りのエミッ
タ電流源Ｉe12 ，Ｉe21 の電流も制御しても構わない。

【００２３】また、差動回路の出力の合成は単にコレク
タを接続するだけでなく、多数のトランジスタのコレク
タを合わせると、サブストレート間の寄生容量が大きく
なり周波数特性が劣化するので、ベース接地回路で影響
を防ぐことができる。

【００２４】この発明は上記の実施例に限定されるもの
ではなく、種々の応用が可能である。例えば、バリアブ
ル・インピーダンス回路のトランジスタを、ダイオード
接続またはダイオードそのものにしたり、定電流源を抵
抗に置き換えたり、可変電流源を定電流源と極性の違う
可変電流源との組み合わせにしたり、更には抵抗と極性
の違う可変電流源との組み合わせることも可能である。

【００２５】また、高い周波数特性の要求されなけれ
ば、ＮＰＮトランジスタをＰＮＰトランジスタに置き換
えたりするなどの変形が可能である。動作点オフセット
の制御も上記実施例に限られるわけでなく、図２の電圧
オフセット発生回路のエミッタ電流源を制御しても良
い。要はバリアブル・インピーダンスを有する利得制御
可能な差動回路を複数用い、利得制御に応じて動作点オ
フセットの制御を行ったものは、全てこの発明に含まれ
る。

【００２６】

【発明の効果】以上述べたように、この発明の可変利得
増幅回路によれば、直線性の良い、広い線形範囲を得る
ことができるばかりか、電流増加も少ないことからＩＣ
化に適した回路の実現を図ることができる。

【図面の簡単な説明】

【図１】この発明の可変利得増幅回路の一実施例を示す
回路図。

【図２】図１の電圧オフセット手段の具体的な回路図。

【図３】図１の電圧オフセット手段のもう一つの具体的
な回路図。

【図４】この発明に他の実施例を示す回路図。

【図５】この発明の可変利得制御回路の線形性を示す波
形図。

【図６】この発明のもう一つの他の実施例を示す回路
図。

【図７】従来の可変利得増幅回路を示す回路図。

【図８】図７に線形性を示す波形図。

【図９】図７の利得制御時の線形性を示す波形図。

【符号の説明】

ＤＣ1 〜ＤＣn …差動トランジスタ対、Ｉe11 〜Ｉｅｎ
１，Ｉe12 〜Ｉen2 ，Ｉc1〜Ｉcn…可変電流源、ＶＩ1
〜ＶＩn …バリアブル・インピーダンス回路、Ｖ11〜Ｖ
n1，Ｖ12〜Ｖn2…オフセット電圧手段、１１…合成回
路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 それぞれのベースに信号を入力する第１
   および第２のトランジスタと、 前記第１および第２のトランジスタの各エミッタにバイ
   アス電流を供給する第１および第２の電流源と、 前記第１および第２のトランジスタの各エミッタと利得
   制御電流源との間に接続したＰＮ接合と、 前記第１および第２のトランジスタの各コレクタから差
   動出力を取り出す手段とからなる差動トランジスタ対を
   並列接続してなり、 前記差動トランジスタ対の動作点オフセットを付与する
   ためのオフセット発生手段と、 前記オフセット発生手段の出力電流を合成する出力合成
   手段と、 前記利得制御電流源の電流制御に対応して前記オフセッ
   ト発生手段のオフセット量を制御するオフセット制御手
   段とからなることを特徴とする可変利得増幅回路。
2. 【請求項２】 オフセット発生手段は、入力とする共通
   ベースを有する複数のトランジスタからなり、少なくと
   も異なるエミッタ面積または異なるエミッタ電流による
   どちらか１つを含み、各々のトランジスタのエミッタ電
   流密度を異ならせて、各々のトランジスタのベース・エ
   ミッタ間電圧にオフセットを発生させ、各エミッタから
   出力を取り出すことを特徴とする請求項１記載の可変利
   得増幅回路。
3. 【請求項３】 オフセット発生手段は、一方のトランジ
   スタを共通ベースとする複数の差動トランジスタ対と、
   この差動トランジスタ対のエミッタ電流密度を異ならせ
   るための異なるエミッタ面積またはエミッタ電流による
   手段の少なくとも１つを含むことを特徴とする請求項１
   記載の可変利得増幅回路。