JPH0626334B2 - デイジタルデータ伝送用回路 - Google Patents

デイジタルデータ伝送用回路

Info

Publication number
JPH0626334B2
JPH0626334B2 JP61029935A JP2993586A JPH0626334B2 JP H0626334 B2 JPH0626334 B2 JP H0626334B2 JP 61029935 A JP61029935 A JP 61029935A JP 2993586 A JP2993586 A JP 2993586A JP H0626334 B2 JPH0626334 B2 JP H0626334B2
Authority
JP
Japan
Prior art keywords
clock pulse
station
channel
communication path
stations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61029935A
Other languages
English (en)
Other versions
JPS61193536A (ja
Inventor
ジヤン‐ピエール・クレマン・レイモンド・ヴアンブラバン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS61193536A publication Critical patent/JPS61193536A/ja
Publication of JPH0626334B2 publication Critical patent/JPH0626334B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 本発明は主局と一緒に共通の通信路に接続される複数個
の局を具え、これらの各局をデータ送信機、データ受信
機及びアドレス指定手段で構成したディジタルデータ伝
送用回路に関するものである。
斯種の回路は既に公開されている西独特許願第2521388
号に記載されている。この回路では個々の局を主局によ
って逐次アドレスする。主局によりアドレスされた局は
データを主局に伝送可能となる。
本発明の目的は各局から直接他の任意局にデータを伝送
でき、かつアクセス及びアドレス指定処理も簡単となる
ように適切に接続配置した上述した種類の回路を提供す
ることにある。
本発明は、互いに共通の通信路に接続されている主局と
複数の局とを具え、前記主局が使用禁止状態にし得るク
ロックパルス発生器を具え、前記複数の各局がデータ送
信機、データ受信機及びアドレス指定手段を具え、前記
各局のアドレス指定手段が、前記通信路の一部を成すク
ロックチャネルを経て前記クロックパルス発生器により
伝送されるクロックパルスを計数するクロックパルスカ
ウンタを具え、前記アドレス指定手段がアドレスレジス
タ及び前記クロックパルスカウンタの瞬時計数位置と前
記アドレスレジスタの内容とを比較する比較回路も具
え；前記計数位置が前記アドレスレジスタの内容と一致
し、しかも当該局に通信要求がある場合に、この局がス
イッチング信号を発生し、この信号が前記通信路の一部
を成すSENDチャネルを介して前記クロックパルス発生器
を使用禁止状態にし、当該局が前記通信路の一部を成す
データチャネルを介してディジタルデータをアドレス局
に伝送し、かつこのデータ伝送が終了した後に、前記ク
ロックパルス発生器の使用禁止状態が前記SENDチャネル
を介して解除されるようにし；前記複数の各局が局部ク
ロックパルス発生器も具え、この局部クロックパルス発
生器が前記データの伝送中に、前記通信路の一部を成す
クロックチャネルを介して他の全ての局にクロックパル
スを伝送し、かつ前記複数の各局が、前記データを送信
している局により伝送されるクロックパルスに対して、
前記クロックパルスカウンタの計数入力端子をブロック
するための阻止手段を具えていることを特徴とするディ
ジタルデータ伝送用回路にある。
本発明の利点は、各局が互いに、即ち中央（主）局の仲
介なしにデータを伝送できると云うことにある。さらに
本発明の他の利点は、クロックパルス発生器によって発
生されるクロックパルスをアクセス及びアドレス指定の
目的にも利用することにより回路を極めて簡単で、しか
も有効に実現できると云うことにある。
本発明の好適な実施に当っては、各局のクロックパルス
カウンタが前記通信路の一部を成すリセットチャネルに
接続されるリセット入力端子を有し、かつ前記主局が前
記クロックパルスカウンタを周期的にリセットさせるリ
セットチャネルに接続されるリセット手段を具えるよう
にする。
本発明の他の好適例によれば、通信路の一部を成す各チ
ャネルを物理的に別個のラインによって実現せしめる。
以下図面につき本発明を説明する。
第１図に示す本発明による回路において、Ｂは通信路を
示し、これには主局MS及び多数の局S1,S2,…Snを接続す
る。ｎ個の局S1,S2,…Snは共通の通信路Ｂを利用して任
意の局Siから他の任意の局Sjへとディジタルデータを伝
送すべく配置する。各局Siはアドレス指定手段Ai及びデ
ータトランシーバDiを具している。アドレス指定手段Ai
はリンクSLiを介して通信路Ｂに接続し、またデータト
ランシーバDiはアドレス指定手段AiのアクセスポートIi
接続する。
アドレス指定手段Aiは第２図に詳細に示すように、クロ
ックパルスカウンタCNTR 、比較回路COMP及びアドレス
レジスタADDRを具えている。クロックパルスカウンタCN
TRの入力端子10は後に詳述する阻止手段BLを介してクロ
ックチャネルに結合させる。このクロックチャネルは通
信路Ｂの一部を成すものであり、これを図面では別個の
ラインL3として示してある。通信路Ｂはすべての局によ
って共通に用いられる。データの混合を回避するため
に、通信路Ｂ、特にデータチャネルは一度に一局づつ順
番に割当てられる。
主局MS（第３図）は使用禁止状態にさせることのできる
クロックパルス発生器CLKを具えており、これはクロッ
クチャネル（ラインL3）に接続する。ラインL3に現われ
るクロックパルスはアドレス指定手段AiのカウンタCNTR
（第２図）にて計数される。カウンタCNTRの計数位置は
比較回路COMPによりアドレスレジスタADDRの内容と比較
される。アドレスレジスタの内容は各局毎に独特なもの
とする。カウンタCNTRの瞬時計数位置がアドレスレジス
タADDRの内容と一致する場合に、比較回路COMPはインタ
ーフェース回路INTFの入力端子11に信号ENABを提供す
る。その後インターフェース回路INTFは出力端子12に信
号を発生し、この信号は通信路Ｂの一部を成すSEND−チ
ャネル（図中の別個のラインL2）を介して主局MSにおけ
るクロックパルス発生器CLK（第３図）を使用禁止状態
にさせる。これに応答してラインL3には最早クロックパ
ルスが現われなくなり、従ってカウンタCNTRはいずれも
それらの最終計数位置に留まる。
カウンタCNTRの計数位置がアドレスレジスタADDRの内容
と等しくなる局には後に、つまりENAB信号が出現した後
にデータを他の任意の局に伝送する機会が与えられる。
このために、アクセスポートIiを介してアドレス指定手
段Aiに接続されるトランシーバDiはインターフェース回
路INTFの出力端子13を介して通信路Ｂの一部を成すライ
ンL1として図示したデータチャネルに接続される。送信
局のインターフェース回路INTFが出力端子14及びライン
L3を介して受信局にクロックパルスを伝送することによ
り受信局を同期させる。この目的のために、インターフ
ェース回路INTFには局部クロックパルス発生器（図示せ
ず）を設け、その出力端子をインターフェース回路INTF
の出力端子14に接続する。ラインL3におけるクロックパ
ルスがカウンタCNTRの内容を増分しないようにするため
に阻止手段BLは、主局のクロックパルス発生器CLKがラ
インL2に現われるSEND信号により使用禁止状態にされる
のと同じ期間の間クロックパルスがカウンタCNTRの入力
端子10にアクセスするのを阻止する。これがため、ライ
ンL2をラインL3と共に阻止手段BLの入力端子に接続す
る。
或る局から他局へのデータの伝送が終了すると、送信局
は最早データ及びクロック信号を伝送しなくなり、SEND
信号がスイッチ・オフされる。このSEND信号がなくなる
ことにより、主局MSのクロックパルス発生器CLKの使用
禁止状態が解かれ、主局により発生されるクロックパル
スがラインL3に再び現われ、これらのクロックパルスは
同じく使用可能状態にあるカウンタCNTRにて再び計数さ
れる。新規の計数位置と他の局のアドレスレジスタの内
容とが一致することが確められると、その局もデータチ
ャネルをアクセスすることができる。
選択局Siによって主局MSに伝送されるSEND信号はCTS信
号(Clear To Send)により主局によって応答させるのが
好適である。
通信路ＢはラインL4にて図示してある第４チャネルも具
えており、このチャネルの目的は所望サイクルが完全に
終了した後にカウンタCNTRをリセットさせることにあ
る。256個の局が通信路Ｂに接続されており、１〜256ま
での各番号を各局に割当てた場合には、256個の連続ク
ロックパルスの後にカウンタCNTRがリセットされて、新
規のサイクルが開始する。
上述した実施例の説明は数本の物理的に別個の導線L1,L
2,L3,L4によって形成される通信路に基ずくものである
が、複数チャネルを周波数分割又は時分割多重で１本の
導線に形成し得る場合には１本の導線で十分である。
【図面の簡単な説明】
第１図は本発明によるディジタルデータ伝送用回路の一
例を示すブロック線図； 第２図は第１図の回路に使用する局の一例を示すブロッ
ク線図； 第３図は第１図の回路に使用する主局の一例を示すブロ
ック線図である。 Ｂ……通信路 Ms……主局 S1〜Sn……局 A1〜An……アドレス指定手段 D1〜Dn……データトランシーバ SL1〜SLn……リンク I1〜In……アクセスポート CNTR……クロックパルスカウンタ COMP……比較回路 ADDR……アドレスレジスタ BL……阻止手段 CLK……クロックパルス発生器 INTF……インターフェース回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】互いに共通の通信路(B)に接続されている
    主局(MS)と複数の局(S1〜Sn)とを具え、前記主局が使用
    禁止状態にし得るクロックパルス発生器(CLK)を具え、
    前記複数の各局(S1〜Sn)がデータ送信機、データ受信機
    及びアドレス指定手段(Ai)を具え、前記各局のアドレス
    指定手段(Ai)が、前記通信路(B)の一部を成すクロック
    チャネル(L3)を経て前記クロックパルス発生器(CLK)に
    より伝送されるクロックパルスを計数するクロックパル
    スカウンタ(CLK)を具え、前記アドレス指定手段(Ai)が
    アドレスレジスタ(ADDR)及び前記クロックパルスカウン
    タ(CNTR)の瞬時計数位置と前記アドレスレジスタ(ADDR)
    の内容とを比較する比較回路(COMP)も具え；前記計数位
    置が前記アドレスレジスタの内容と一致し、しかも当該
    局に通信要求がある場合に、この局がスイッチング信号
    を発生し、この信号が前記通信路(B)の一部を成すSEND
    チャネル(L2)を介して前記クロックパルス発生器(CLK)
    を使用禁止状態にし、当該局が前記通信路(B)の一部を
    成すデータチャネル(L1)を介してディジタルデータをア
    ドレス局に伝送し、かつこのデータ伝送が終了した後
    に、前記クロックパルス発生器(CLK)の使用禁止状態が
    前記SENDチャネル(L2)を介して解除されるようにし；前
    記複数の各局(S1〜Sn)が局部クロックパルス発生器も具
    え、この局部クロックパルス発生器が前記データの伝送
    中に、前記通信路(B)の一部を成すクロックチャネル
    (L3)を介して他の全ての局にクロックパルスを伝送し、
    かつ前記複数の各局(S1〜Sn)が、前記データを送信して
    いる局により伝送されるクロックパルスに対して、前記
    クロックパルスカウンタ(CNTR)の計数入力端子をブロッ
    クするための阻止手段(B)を具えていることを特徴とす
    るディジタルデータ伝送用回路。
  2. 【請求項２】前記各局のクロックパルスカウンタ(CNTR)
    が前記通信路(B)の一部を成すリセットチャネル(L4)に
    接続されるリセット入力端子を有し、かつ前記主局(MS)
    が前記クロックパルスカウンタ(CNTR)を周期的にリセッ
    トさせるリセットチャネル(L4)に接続されるリセット手
    段を具えていることを特徴とする特許請求の範囲第１項
    に記載のディジタルデータ伝送用回路。
  3. 【請求項３】前記通信路(B)に属する各チャネル(L1,L2,
    L3,L4)を物理的に別個のラインで構成するようにしたこ
    とを特徴とする特許請求の範囲第１項又は第２項に記載
    のディジタルデータ伝送用回路。
JP61029935A 1985-02-19 1986-02-15 デイジタルデータ伝送用回路 Expired - Lifetime JPH0626334B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8500462A NL8500462A (nl) 1985-02-19 1985-02-19 Inrichting voor het overdragen van digitale data.
NL8500462 1985-02-19

Publications (2)

Publication Number Publication Date
JPS61193536A JPS61193536A (ja) 1986-08-28
JPH0626334B2 true JPH0626334B2 (ja) 1994-04-06

Family

ID=19845549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61029935A Expired - Lifetime JPH0626334B2 (ja) 1985-02-19 1986-02-15 デイジタルデータ伝送用回路

Country Status (5)

Country Link
US (1) US4679192A (ja)
EP (1) EP0192305B1 (ja)
JP (1) JPH0626334B2 (ja)
DE (1) DE3672505D1 (ja)
NL (1) NL8500462A (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3534216A1 (de) * 1985-09-25 1987-04-02 Bayerische Motoren Werke Ag Datenbussystem fuer fahrzeuge
US4994960A (en) * 1986-01-16 1991-02-19 Jupiter Technology, Inc. Interrupt system for transmitting interrupt request signal and interrupt vector based upon output of synchronized counters representing selected priority value
US4847832A (en) * 1986-10-21 1989-07-11 Amp Incorporated Time multiplexed data transmission system
GB8705022D0 (en) * 1987-03-04 1987-04-08 Lucas Elect Electron Syst Multiplex control system
US4872161A (en) * 1987-03-19 1989-10-03 Matsushita Electric Industrial Co., Ltd. Bus circuit for eliminating undesired voltage amplitude
SE458886B (sv) * 1987-09-04 1989-05-16 Ericsson Telefon Ab L M Foerfarande och system foer att oeverfoera information och styra komponenter
JP2579963B2 (ja) * 1987-10-26 1997-02-12 シャープ株式会社 通信方式
US5012510A (en) * 1988-04-27 1991-04-30 Scientific Atlantic Inc. Dynamic callback technique
US5157716A (en) * 1988-04-27 1992-10-20 Scientific-Atlanta, Inc. Dynamic callback technique
EP0340325B1 (en) * 1988-05-05 1991-02-20 Hewlett-Packard GmbH Digitally addressable electronic device
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
US5053883A (en) * 1988-12-23 1991-10-01 Scientific-Atlanta, Inc. Terminal polling method
US5483518A (en) * 1992-06-17 1996-01-09 Texas Instruments Incorporated Addressable shadow port and protocol for serial bus networks
JPH02303242A (ja) * 1989-05-17 1990-12-17 Nec Corp バス中継装置
JP3005250B2 (ja) 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
US6675333B1 (en) 1990-03-30 2004-01-06 Texas Instruments Incorporated Integrated circuit with serial I/O controller
DE69115881D1 (de) * 1991-03-15 1996-02-08 Ibm Übertragungsnetz und Verfahren zur Steuerung des Zugangs zu den Bussen in diesem Netz
US5341131A (en) * 1991-03-29 1994-08-23 Hitachi, Ltd. Communications system and a system control method
US5272476A (en) * 1991-04-04 1993-12-21 The United States Of America As Represented By The Secretary Of The Navy Data acquisition system having novel, low power circuit for time-division-multiplexing sensor array signals
JPH0530131A (ja) * 1991-07-23 1993-02-05 Toshiba Corp パケツト交換装置
US5467266A (en) * 1991-09-03 1995-11-14 Lutron Electronics Co., Inc. Motor-operated window cover
GB2267984A (en) * 1992-06-16 1993-12-22 Thorn Emi Electronics Ltd Multiplexing bus interface.
US6108614A (en) * 1993-01-22 2000-08-22 Diablo Research Corporation System and method for serial communication between a central unit and a plurality of remote units
GB2278259B (en) * 1993-05-21 1997-01-15 Northern Telecom Ltd Serial bus system
JPH0738586A (ja) * 1993-07-21 1995-02-07 Brother Ind Ltd データ伝送装置
JP2678140B2 (ja) * 1993-08-03 1997-11-17 サンクス株式会社 データ伝送装置及びそのターミナルユニット
EP0663637A1 (fr) * 1994-01-12 1995-07-19 T.R.T. Telecommunications Radioelectriques Et Telephoniques Support de communication pour équipement électronique à plusieurs processeurs répartis
FR2724079B1 (fr) * 1994-08-31 1997-02-21 Marc Gandar Reseau local industriel ou domestique
GB2295070B (en) * 1994-11-09 1999-11-17 Alps Electric Co Ltd Multiplex communication system
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US6122284A (en) * 1997-07-07 2000-09-19 Telcom Semiconductor, Inc. Multidrop analog signal bus
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US6577232B1 (en) 1998-11-02 2003-06-10 Pittway Corporation Monopolar, synchronized communication system
US6384723B1 (en) 1998-11-02 2002-05-07 Pittway Corporation Digital communication system and method
US7058862B2 (en) 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
DE10231424B4 (de) * 2002-07-11 2006-11-09 Pro Design Electronic & Cad-Layout Gmbh Vorrichtung und Verfahren zur Datenkommunikation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757050A (en) * 1971-04-21 1973-09-04 Nissan Motor Thin a definite time position multichannel transmission system using clock pulses each occurring wi
CA1086397A (en) * 1976-09-14 1980-09-23 Charles G. Diefenderfer Polling an data communication system having a pulse position to binary address conversion circuit
US4156112A (en) * 1977-12-07 1979-05-22 Control Junctions, Inc. Control system using time division multiplexing
US4320502A (en) * 1978-02-22 1982-03-16 International Business Machines Corp. Distributed priority resolution system
JPS56114025A (en) * 1980-02-15 1981-09-08 Hitachi Ltd Parallel bus control system
US4426697A (en) * 1980-06-26 1984-01-17 Diehl Gmbh & Co. Bus system with address and status conductors
JPS58198994A (ja) * 1982-05-15 1983-11-19 Matsushita Electric Works Ltd 時分割多重遠隔制御システムの割込処理方式
DE3402577C2 (de) * 1984-01-26 1986-02-13 Norbert Prof. Dr.-Ing. 7517 Waldbronn Fliege Kollisionsfreies Zugriffsverfahren

Also Published As

Publication number Publication date
NL8500462A (nl) 1986-09-16
DE3672505D1 (de) 1990-08-16
EP0192305A1 (en) 1986-08-27
EP0192305B1 (en) 1990-07-11
JPS61193536A (ja) 1986-08-28
US4679192A (en) 1987-07-07

Similar Documents

Publication Publication Date Title
JPH0626334B2 (ja) デイジタルデータ伝送用回路
US4595921A (en) Method of polling to ascertain service needs
US4096355A (en) Common channel access method for a plurality of data stations in a data transmission system and circuit for implementing the method
US4423507A (en) Communications system for interconnecting a plurality of asynchronous data processing terminals
JPH0666782B2 (ja) 赤外線デ−タ通信方法
US4564838A (en) Data communication network and method of communication
US4631718A (en) Method and device for synchronization of system timing
US5177737A (en) Multipurpose bus system
US5621725A (en) Communication system capable of preventing dropout of data block
US3979723A (en) Digital data communication network and control system therefor
GB2159368A (en) Time division multiplexed computerized branch exchange
GB1372797A (en) Communication apparatus
US4712210A (en) Signal conversion circuit for interconnecting coaxial cable and a twisted pair
US4500991A (en) Circuit arrangement for the control of the transmission of digital signals, particularly PCM-signals, between stations of a time division multiplex telecommunication network particularly PCM-time division multiplex telecommunication network
AU622156B2 (en) Communication system using distributed switching for time-division multiplexing of voice and data
US4510600A (en) Digital signal transmission system
EP0829152B1 (en) A ring bus data transfer system
US4550401A (en) Delivery information packet switching system
US4815070A (en) Node apparatus for communication network having multi-conjunction architecture
US5751974A (en) Contention resolution for a shared access bus
JP2641487B2 (ja) 複数の端末装置の同時作動装置
JPH0644763B2 (ja) デ−タ転送方式
JP3042822B2 (ja) バス競合制御方式
SU1332556A1 (ru) Устройство управлени в системе св зи с каналом коллективного пользовани
SU1314361A1 (ru) Устройство дл приемопередачи в кольцевом канале св зи