JPH06266323A - Video memory circuit of display device - Google Patents
Video memory circuit of display deviceInfo
- Publication number
- JPH06266323A JPH06266323A JP5078826A JP7882693A JPH06266323A JP H06266323 A JPH06266323 A JP H06266323A JP 5078826 A JP5078826 A JP 5078826A JP 7882693 A JP7882693 A JP 7882693A JP H06266323 A JPH06266323 A JP H06266323A
- Authority
- JP
- Japan
- Prior art keywords
- video memory
- video
- category
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 118
- 230000004044 response Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、複数のカテゴリのディ
ジタルデータを表示する表示装置のビデオメモリ回路に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video memory circuit of a display device for displaying digital data of a plurality of categories.
【０００２】[0002]
【従来の技術】周知のように、複数のカテゴリのディジ
タルデータを表示する表示装置では、あるカテゴリに属
する画素データをそのカテゴリで規定される態様（例え
ば輝度や色を異ならせる、表示をオンオフする等）等で
表示するようになっており、これに用いられるビデオメ
モリ回路は、入力する画素データをｎ種類の何れのカテ
ゴリに属するかを示すカテゴリデータにより区別して記
憶しｎ個のビデオデータをカテゴリと関連付けて出力す
るように構成される。この種のビデオメモリ回路として
は、従来、例えば図２に示すものが知られている。2. Description of the Related Art As is well known, in a display device for displaying digital data of a plurality of categories, the pixel data belonging to a certain category is defined by the category (for example, the brightness and the color are made different, the display is turned on and off). Etc.), etc., and the video memory circuit used for this distinguishes and stores the input pixel data by category data indicating which category of n types it belongs to, and stores n pieces of video data. It is configured to output in association with the category. As a video memory circuit of this type, the one shown in FIG. 2 is conventionally known.
【０００３】図２において、このビデオメモリ回路は、
入力端子１と、同２と、カテゴリ別分配回路２１と、ｎ
個のビデオメモリ対回路（２２−１〜２２−ｎ）と、切
替制御回路２３とｎ個の出力端子（３−１〜３−ｎ）と
で基本的に構成される。In FIG. 2, the video memory circuit is
Input terminals 1 and 2, category-based distribution circuit 21, n
The video memory pair circuit (22-1 to 22-n), the switching control circuit 23, and the n output terminals (3-1 to 3-n) are basically configured.
【０００４】入力端子１にはカテゴリデータが印加され
る。このカテゴリデータは入力端子２に印加される画素
データがｎ種類の何れのカテゴリに属するかを示すデー
タである。また、ｎ個のビデオメモリ対回路（２２−１
〜２２−ｎ）は、それぞれ１つのカテゴリに対応してい
る。Category data is applied to the input terminal 1. This category data is data indicating which of the n kinds of categories the pixel data applied to the input terminal 2 belongs to. Also, n video memory pair circuits (22-1
22-n) correspond to one category, respectively.
【０００５】従って、カテゴリデータと画素データとが
入力するカテゴリ別分配回路２１では、ｎ個のビテオメ
モリ対回路（２２−１〜２２−ｎ）の中の当該カテゴリ
に属するビデオメモリ対回路に対し画素データを出力
し、そこのビデオメモリに書き込む。Therefore, in the category-based distribution circuit 21 to which the category data and the pixel data are input, the pixel is provided to the video memory pair circuit belonging to the category among the n video memory pair circuits (22-1 to 22-n). Outputs data and writes to video memory there.
【０００６】ｎ個のビデオメモリ対回路（２２−１〜２
２−ｎ）は、２２−１の回路で詳示するように、２つの
ビデオメモリ（ａ、ｂ）と２つのスイッチ（ｃ、ｄ）と
で構成され、２つのスイッチ（ｃ、ｄ）は切替制御回路
２３により制御される。N video memory pair circuits (22-1 to 22-2)
2-n) is composed of two video memories (a, b) and two switches (c, d) as shown in detail in the circuit 22-1, and the two switches (c, d) are It is controlled by the switching control circuit 23.
【０００７】即ち、切替制御回路２３は、２つのスイッ
チ（ｃ、ｄ）を制御して２つのビデオメモリ（ａ、ｂ）
の一方を書込用他方を読出用として指定する。従って、
書込スイッチｃにより選択されたビデオメモリ（図示例
ではａ）に画素データが書き込まれ、読出スイッチｄに
より選択されたビデオメモリ（図示例ではｂ）からビデ
オデータが読み出される。That is, the switching control circuit 23 controls two switches (c, d) to control two video memories (a, b).
One is designated for writing and the other is designated for reading. Therefore,
Pixel data is written in the video memory (a in the illustrated example) selected by the write switch c, and video data is read from the video memory (b in the illustrated example) selected by the read switch d.
【０００８】出力端子（３−１〜３−ｎ）はビデオメモ
リ対回路（２２−１〜２２−ｎ）と１対１対応で設けて
あるので、ビデオデータはカテゴリ毎に区別されて出力
されることになる。Since the output terminals (3-1 to 3-n) are provided in a one-to-one correspondence with the video memory pair circuits (22-1 to 22-n), the video data are output separately for each category. Will be.
【０００９】なお、切替制御回路２３は、画素データの
更新があったときは、例えばビデオメモリａへの書き込
みが終了した時点で２つのスイッチ（ｃ、ｄ）を反転さ
せ、ビテオメモリａを読出用にビデオメモリｂを書込用
にそれぞれ設定し、ビデオデータの更新を行う。これに
より、表示に乱れを生じさせることなく円滑に表示の更
新が行える。When the pixel data is updated, the switching control circuit 23 inverts the two switches (c, d), for example, when the writing to the video memory a is completed, and the video memory a is used for reading. The video memory b is set for writing, and the video data is updated. As a result, the display can be updated smoothly without disturbing the display.
【００１０】[0010]
【発明が解決しようとする課題】上述した従来の表示装
置のビデオメモリ回路は、表示の更新時に表示が乱れる
のを防止するため、１つの表示カテゴリに対し２つのビ
デオメモリを用いるが、ビデオメモリは表示画面の１枚
分の画素データを記憶するので元々回路規模が大きいも
のである。従って、表示に必要なカテゴリの数の２倍の
ビデオメモリを必要とする従来のビデオメモリ回路では
回路規模が増大するという問題がある。また、ビデオメ
モリの使用個数に制約がある場合は、必要なカテゴリ数
を確保できなくなるので表示装置自体の機能が制限され
るという問題もある。The above-mentioned video memory circuit of the display device uses two video memories for one display category in order to prevent the display from being disturbed when the display is updated. Since the pixel data for one display screen is stored, the circuit scale is originally large. Therefore, there is a problem that the circuit scale increases in the conventional video memory circuit which requires twice as many video memories as the number of categories required for display. In addition, if the number of video memories used is limited, it is impossible to secure the required number of categories, and thus the function of the display device itself is limited.
【００１１】本発明は、このような問題に鑑みなされた
もので、その目的は、必要なカテゴリ数に対するビデオ
メモリの個数を大幅に低減さ得ると共に、表示装置の機
能を充分に発揮させ得る表示装置のビデオメモリ回路を
提供することにある。The present invention has been made in view of the above problems, and an object of the present invention is to significantly reduce the number of video memories with respect to the required number of categories and to display the functions of the display device sufficiently. It is to provide a video memory circuit of the device.
【００１２】[0012]
【課題を解決するための手段】前記目的を達成するた
め、本発明の表示装置のビデオメモリ回路は次の如き構
成を有する。即ち、本発明の表示装置のビデオメモリ回
路は、入力する画素データをｎ種類の何れのカテゴリに
属するかを示すカテゴリデータにより区別して記憶しｎ
個のビデオデータをカテゴリと関連付けて出力する表示
装置のビデオメモリ回路において； ｎ＋１個のビテオ
メモリと； 前記入力する画素データを前記ｎ＋１個の
ビテオメモリの中の書込指令で指示されたビデオメモリ
に書き込む入力分配回路と； 前記ｎ＋１個のビデオメ
モリの中の読出指令で指示されたビデオメモリからビデ
オデータを読み出しそれをカテゴリの種類で規定される
配列順序に従って出力する出力分配回路と； 前記カテ
ゴリデータを受けて、今回入力する画素データが既に何
れかのビデオメモリに書き込まれているカテゴリに属す
るものであるときは、空きビデオメモリを指定して前記
書込指令を出力し、その書き込みの終了に応答して今回
書き込みをしたビデオメモリ及びそれが属するカテゴリ
を指定して前記読出指令を出力すると共に、前回までに
当該カテゴリ用に使用していたビテオメモリを以後空き
ビデオメモリとして管理すること、今回入力する画素デ
ータが何れのビデオメモリにも書き込まれていないカテ
ゴリに属するものであるときは、空きビデオメモリを指
定して前記書込指令を出力し、その書き込みの終了に応
答して今回書き込みをしたビデオメモリ及びそれが属す
るカテゴリを指定して前記読出指令を出力すること、を
行うビデオメモリ管理回路と； を備えたことを特徴と
するものである。In order to achieve the above object, the video memory circuit of the display device of the present invention has the following configuration. That is, the video memory circuit of the display device according to the present invention distinguishes and stores the input pixel data by the category data indicating which of the n kinds of categories it belongs to.
In a video memory circuit of a display device which outputs a plurality of video data in association with a category; and n + 1 video memories; and the input pixel data is written in a video memory designated by a write command in the n + 1 video memories. An input distribution circuit; an output distribution circuit which reads video data from the video memory designated by the read command in the n + 1 video memories and outputs the video data according to the arrangement order defined by the category type; If the pixel data to be input this time belongs to a category already written in any of the video memories, the empty video memory is designated and the write command is output, and in response to the end of the writing. The read command is given by specifying the video memory written this time and the category to which it belongs. Is output, and the video memory used for the category up to the previous time is managed as an empty video memory thereafter, and when the pixel data input this time belongs to a category that is not written in any video memory. Specifies an empty video memory, outputs the write command, and outputs the read command in response to the end of the write by specifying the video memory written this time and the category to which it belongs. And a video memory management circuit.
【００１３】[0013]
【作用】次に、前記の如く構成される本発明の表示装置
のビデオメモリ回路の作用を説明する。本発明では、表
示に必要なカテゴリの数よりも１つ多いビデオメモリを
用い、１つのビテオメモリにおいて書き込みと読み出し
が同時に行われることのないように制御する。Next, the operation of the video memory circuit of the display device of the present invention configured as described above will be described. In the present invention, one more video memory than the number of categories required for display is used, and control is performed so that writing and reading are not performed simultaneously in one video memory.
【００１４】つまり、必要なビデオメモリの個数はほぼ
カテゴリの数と等しいので、カテゴリの数の２倍必要で
あった従来の回路構成に比べ約半分の回路規模に大幅に
縮小できる。また、必要なビデオメモリの個数が減少し
た結果、ビデオメモリの使用個数に制約がある場合でも
表示装置自体の機能を低下させないようにできる。That is, since the number of required video memories is almost equal to the number of categories, the circuit scale can be greatly reduced to about half that of the conventional circuit configuration which requires twice the number of categories. Further, as a result of the decrease in the number of required video memories, it is possible to prevent the function of the display device itself from being deteriorated even when the number of used video memories is limited.
【００１５】[0015]
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係るビテオメモリ回
路を示す。このビテオメモリ回路は、ビテオメモリ管理
回路１１と入力分配回路１２と（ｎ＋１）個のビデオメ
モリ（１３−１〜１３−ｎ＋１）と出力分配回路１４と
を基本的に備える。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a video memory circuit according to an embodiment of the present invention. The video memory circuit basically includes a video memory management circuit 11, an input distribution circuit 12, (n + 1) video memories (13-1 to 13-n + 1), and an output distribution circuit 14.
【００１６】ビテオメモリ管理回路１１は、入力端子１
に印加されるカテゴリデータを受けて、後述するよう
に、入力分配回路１２に対し書込制御信号を出力し、ま
た出力分配回路１４に対し読出制御信号を出力する。The video memory management circuit 11 has an input terminal 1
In response to the category data applied to, the write control signal is output to input distribution circuit 12 and the read control signal is output to output distribution circuit 14, as described later.
【００１７】入力分配回路１２は、入力端子２に印加さ
れる画素データを書込制御信号に従って（ｎ＋１）個の
ビデオメモリ（１３−１〜１３−ｎ＋１）の何れかのビ
デオメモリに書き込む。The input distribution circuit 12 writes the pixel data applied to the input terminal 2 in any one of the (n + 1) video memories (13-1 to 13-n + 1) according to the write control signal.
【００１８】また、出力分配回路１４は、読出制御信号
に従って（ｎ＋１）個のビデオメモリ（１３−１〜１３
−ｎ＋１）の何れかのビデオメモリのビデオデータを読
み出し、それをｎ個の出力端子（３−１〜３−ｎ）の対
応するものに送出する。例えば、ビテオメモリ１３−２
のビテオデータを出力端子３−ｎに送出し、ビテオメモ
リ１３−ｎ＋１のビテオデータを出力端子３−１に送出
する。The output distribution circuit 14 also includes (n + 1) video memories (13-1 to 13-1) according to the read control signal.
-N + 1) reads the video data from any of the video memories and sends it to the corresponding one of the n output terminals (3-1 to 3-n). For example, the video memory 13-2
Of the video memory 13-n + 1 is sent to the output terminal 3-1.
【００１９】前述したように出力端子（３−１〜３−
ｎ）はｎ種のカテゴリと１対１に関連付けられている
が、本発明では、（ｎ＋１）個のビデオメモリはカデコ
リと対応しておらず後述するように一定していない。従
って、出力分配回路１４は、読出制御信号に含まれるカ
テゴリ情報により出力端子を決めて、つまりビデオデー
タをカテゴリ別に並べ替えて送出するようにしている。As described above, the output terminals (3-1 to 3-
Although n) is associated with n categories in a one-to-one relationship, in the present invention, (n + 1) video memories do not correspond to cadekori and are not constant as described later. Therefore, the output distribution circuit 14 determines the output terminal according to the category information included in the read control signal, that is, rearranges the video data according to the category and transmits the video data.
【００２０】次に、ビテオメモリ管理回路１１の動作を
説明する。ビデオメモリは必要なカテゴリの数よりも１
個多いので、少なくとも１つのビデオメモリは空きであ
り、また１画面でｎ個のカテゴリの全てが使用されると
は限らないので複数のビデオメモリが空きの場合もあ
る。ビテオメモリ管理回路１１は、（ｎ＋１）個のビデ
オメモリそれぞれについてどのカテゴリの画素データが
書き込まれているか、空きであるかを管理し、入力端子
１に印加されるカテゴリデータに応じて次のように動作
する。Next, the operation of the video memory management circuit 11 will be described. Video memory is one more than the number of categories required
Since there are many, at least one video memory is empty, and since not all of the n categories are used in one screen, a plurality of video memories may be empty. The video memory management circuit 11 manages which category of pixel data is written or is vacant in each of the (n + 1) video memories, and performs the following in accordance with the category data applied to the input terminal 1. Operate.
【００２１】今回入力する画素データが既に何れかのビ
デオメモリに書き込まれているカテゴリに属するもので
あるときは、空きビデオメモリを指定して入力分配回路
１２に対し書込指令を出力する。If the pixel data to be input this time belongs to a category already written in any of the video memories, a write command is output to the input distribution circuit 12 by designating an empty video memory.
【００２２】そして、書き込みが終了すると、外部から
ビデオメモリ管理回路１１に通知されるのでビテオメモ
リ管理回路１１は、その書き込みの終了に応答して今回
書き込みをしたビデオメモリ及びそれが属するカテゴリ
を指定して出力分配回路１４に対し読出指令を出力する
と共に、前回までに当該カテゴリ用に使用していたビテ
オメモリを以後空きビデオメモリとして管理する。When the writing is completed, the video memory management circuit 11 is notified from the outside, so that the video memory management circuit 11 specifies the video memory to which the writing is performed this time and the category to which it belongs in response to the completion of the writing. A read command is output to the output distribution circuit 14 and the video memory used for the category up to the previous time is managed as an empty video memory thereafter.
【００２３】従って、使用しているｎ種類のカテゴリの
全ての画素データがそれぞれ１３−１なら１３−ｎまで
のビテオメモリに書き込まれているときに何れかのカテ
ゴリの画素データが入力すると、今回の画素データは空
いているｎ＋１番目のビデオメモリに書き込まれ、それ
まで当該カテゴリの画素データが書き込まれていたビデ
オメモリは、以後空いているビデオメモリとして管理さ
れる。Therefore, if all the pixel data of the n kinds of categories being used are 13-1 respectively and the pixel data of any category is input while being written in the video memories up to 13-n, the current The pixel data is written in the empty (n + 1) th video memory, and the video memory in which the pixel data of the category has been written until then is managed as an empty video memory thereafter.
【００２４】また、今回入力する画素データが何れのビ
デオメモリにも書き込まれていないカテゴリに属するも
のであるときは、空きビデオメモリを指定して前記書込
指令を出力し、その書き込みの終了に応答して今回書き
込みをしたビデオメモリ及びそれが属するカテゴリを指
定して前記読出指令を出力することを行う。If the pixel data to be input this time belongs to a category that is not written in any video memory, an empty video memory is designated and the write command is output to terminate the writing. In response, the read command is output by designating the video memory written this time and the category to which it belongs.
【００２５】斯くして、１つのビデオメモリに対し書き
込みと読み出しが同時に行われることがないので、表示
の更新時に表示が乱れることはない。Thus, since writing and reading are not performed simultaneously for one video memory, the display is not disturbed when the display is updated.
【００２６】[0026]
【発明の効果】以上説明したように、本発明の表示装置
のビデオメモリ回路では、表示に必要なカテゴリの数よ
りも１つ多いビデオメモリを用い、１つのビテオメモリ
において書き込みと読み出しが同時に行われることのな
いように制御し、表示の更新時に表示が乱れることのな
いようにしてある。従って、必要なビデオメモリの個数
はほぼカテゴリの数と等しいので、カテゴリの数の２倍
必要であった従来の回路構成に比べ約半分の回路規模に
大幅に縮小できる。また、必要なビデオメモリの個数が
減少した結果、ビデオメモリの使用個数に制約がある場
合でも表示装置自体の機能を低下させないようにできる
効果がある。As described above, in the video memory circuit of the display device of the present invention, one more video memory than the number of categories required for display is used, and writing and reading are simultaneously performed in one video memory. It is controlled so that the display is not disturbed when the display is updated. Therefore, since the number of required video memories is almost equal to the number of categories, the circuit scale can be greatly reduced to about half that of the conventional circuit configuration which requires twice the number of categories. Further, as a result of the decrease in the number of required video memories, there is an effect that the function of the display device itself can be prevented from being deteriorated even when the number of used video memories is limited.
【図１】本発明の一実施例に係るビデオメモリ回路の構
成ブロック図である。FIG. 1 is a configuration block diagram of a video memory circuit according to an embodiment of the present invention.
【図２】従来のビデオメモリ回路の構成ブロック図であ
る。FIG. 2 is a configuration block diagram of a conventional video memory circuit.
１ 入力端子 ２ 入力端子 ３−１〜３−ｎ 出力端子 １１ ビデオメモリ管理回路 １２ 入力分配回路 １３−１〜１３−ｎ＋１ ビデオメモリ １４ 出力分配回路 1 Input Terminal 2 Input Terminal 3-1 to 3-n Output Terminal 11 Video Memory Management Circuit 12 Input Distribution Circuit 13-1 to 13-n + 1 Video Memory 14 Output Distribution Circuit
Claims (1)
テゴリに属するかを示すカテゴリデータにより区別して
記憶しｎ個のビデオデータをカテゴリと関連付けて出力
する表示装置のビデオメモリ回路において； ｎ＋１個
のビテオメモリと； 前記入力する画素データを前記ｎ
＋１個のビテオメモリの中の書込指令で指示されたビデ
オメモリに書き込む入力分配回路と； 前記ｎ＋１個の
ビデオメモリの中の読出指令で指示されたビデオメモリ
からビデオデータを読み出しそれをカテゴリの種類で規
定される配列順序に従って出力する出力分配回路と；前
記カテゴリデータを受けて、今回入力する画素データが
既に何れかのビデオメモリに書き込まれているカテゴリ
に属するものであるときは、空きビデオメモリを指定し
て前記書込指令を出力し、その書き込みの終了に応答し
て今回書き込みをしたビデオメモリ及びそれが属するカ
テゴリを指定して前記読出指令を出力すると共に、前回
までに当該カテゴリ用に使用していたビテオメモリを以
後空きビデオメモリとして管理すること、今回入力する
画素データが何れのビデオメモリにも書き込まれていな
いカテゴリに属するものであるときは、空きビデオメモ
リを指定して前記書込指令を出力し、その書き込みの終
了に応答して今回書き込みをしたビデオメモリ及びそれ
が属するカテゴリを指定して前記読出指令を出力するこ
と、を行うビデオメモリ管理回路と； を備えたことを
特徴とする表示装置のビデオメモリ回路。1. A video memory circuit of a display device for storing input pixel data by discriminating and storing it by category data indicating which of n types of categories it belongs to, and outputting n video data in association with the categories; n + 1 A video memory of the above;
An input distribution circuit for writing in the video memory designated by the write command in the +1 video memory; and reading the video data from the video memory designated by the read command in the n + 1 video memories and classifying it An output distribution circuit for outputting in accordance with the arrangement order defined by the above; and when the category data received this time belongs to a category already written in any of the video memories, an empty video memory Is specified, the write command is output, and in response to the end of the write, the video memory that was written this time and the category to which it belongs are specified and the read command is output. Manage the used video memory as an empty video memory after that, and determine which pixel data is input this time. If it belongs to a category that is not written in the video memory, the empty video memory is designated, the write command is output, and in response to the end of the writing, the video memory written this time and the video memory to which it belongs A video memory management circuit for designating a category and outputting the read command, and a video memory management circuit for a display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078826A JP2570958B2 (en) | 1993-03-12 | 1993-03-12 | Video memory circuit of display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078826A JP2570958B2 (en) | 1993-03-12 | 1993-03-12 | Video memory circuit of display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06266323A true JPH06266323A (en) | 1994-09-22 |
| JP2570958B2 JP2570958B2 (en) | 1997-01-16 |
Family
ID=13672643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5078826A Expired - Lifetime JP2570958B2 (en) | 1993-03-12 | 1993-03-12 | Video memory circuit of display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570958B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143485A (en) * | 1980-04-11 | 1981-11-09 | Tokyo Shibaura Electric Co | Moving picture display unit |
| JPS58176683A (en) * | 1982-04-09 | 1983-10-17 | 三菱電機株式会社 | Display unit |
| JPS6486193A (en) * | 1987-09-29 | 1989-03-30 | Hitachi Ltd | Changeover control of double buffer |
-
1993
- 1993-03-12 JP JP5078826A patent/JP2570958B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143485A (en) * | 1980-04-11 | 1981-11-09 | Tokyo Shibaura Electric Co | Moving picture display unit |
| JPS58176683A (en) * | 1982-04-09 | 1983-10-17 | 三菱電機株式会社 | Display unit |
| JPS6486193A (en) * | 1987-09-29 | 1989-03-30 | Hitachi Ltd | Changeover control of double buffer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570958B2 (en) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2198319A (en) | Pixel mapping apparatus for color graphics display | |
| JPH06266323A (en) | Video memory circuit of display device | |
| EP0105724B1 (en) | Data write arrangement for color graphic display unit | |
| US5333118A (en) | Flexible computer controlled non-linear transform generator | |
| US5426516A (en) | Color image processing apparatus | |
| US5355150A (en) | Sub-screen data storage control unit | |
| JP2894395B2 (en) | Video signal switching device | |
| JP2690745B2 (en) | Image processing device | |
| JPS646547Y2 (en) | ||
| JP2624375B2 (en) | IC memory | |
| KR910006476Y1 (en) | RGB signal selection circuit | |
| JPH03196189A (en) | Image signal processing device | |
| JPS60128493A (en) | Display control system | |
| JP2712452B2 (en) | Information output device | |
| JPS5851466B2 (en) | Line status indicator control method | |
| JPS63182730A (en) | Input device control method | |
| JPH05259850A (en) | Signal changeover device | |
| JPS58211781A (en) | Pattern display device in display unit | |
| HK3394A (en) | Memory device | |
| JPS61203487A (en) | Image memory control system | |
| JPH0196693A (en) | Display controller | |
| JPS615288A (en) | Image display unit for multicolor multiframe | |
| JPH11331962A (en) | Apparatus and method for managing address control data | |
| JPH07193803A (en) | Character image control method | |
| JPS60195588A (en) | Display controller |