JPH06267002A - 単極性磁気抵抗前置増幅器 - Google Patents
単極性磁気抵抗前置増幅器Info
- Publication number
- JPH06267002A JPH06267002A JP5316828A JP31682893A JPH06267002A JP H06267002 A JPH06267002 A JP H06267002A JP 5316828 A JP5316828 A JP 5316828A JP 31682893 A JP31682893 A JP 31682893A JP H06267002 A JPH06267002 A JP H06267002A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- preamplifier
- output
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 230000008878 coupling Effects 0.000 claims abstract description 16
- 238000010168 coupling process Methods 0.000 claims abstract description 16
- 238000005859 coupling reaction Methods 0.000 claims abstract description 16
- 230000007246 mechanism Effects 0.000 claims description 8
- 239000002023 wood Substances 0.000 claims 1
- 230000008859 change Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005266 casting Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/40—Protective measures on heads, e.g. against excessive temperature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
- Magnetic Heads (AREA)
Abstract
(57)【要約】
【目的】 磁気抵抗素子からの信号を増幅する前置増幅
器回路を開示する。 【構成】 この前置増幅器回路３０は、磁気抵抗素子１
８の１端子Ｂを所定電圧に調整するために、電圧調整器
５２を用いている。差動出力信号の差動直流成分および
差動低周波成分を最小化するために第１帰還ループが用
いられている。差動出力信号の共通モード成分をして、
外部から供給される基準電圧ＶREF を追跡せしめるため
に、第２帰還ループが用いられている。本発明の前置増
幅器３０は、ディスク媒体１４への短絡から磁気抵抗素
子１８を保護し、片端形電源による電力の供給を受け、
物理的結合キャパシタなしに他回路に結合せしめられう
る。
器回路を開示する。 【構成】 この前置増幅器回路３０は、磁気抵抗素子１
８の１端子Ｂを所定電圧に調整するために、電圧調整器
５２を用いている。差動出力信号の差動直流成分および
差動低周波成分を最小化するために第１帰還ループが用
いられている。差動出力信号の共通モード成分をして、
外部から供給される基準電圧ＶREF を追跡せしめるため
に、第２帰還ループが用いられている。本発明の前置増
幅器３０は、ディスク媒体１４への短絡から磁気抵抗素
子１８を保護し、片端形電源による電力の供給を受け、
物理的結合キャパシタなしに他回路に結合せしめられう
る。
Description
【０００１】
【産業上の利用分野】本発明は、磁気抵抗素子を有する
ディスク駆動機構に用いられる単極性磁気抵抗前置増幅
器に関する。詳述すると、本発明の前置増幅器は、磁気
抵抗素子の１端子に電圧を保持するための電圧調整器
と、前置増幅器出力信号の差動直流成分および差動低周
波成分を最小化するための第１帰還ループと、前置増幅
器出力信号の共通モード成分を保持するための第２帰還
ループと、を用いる。
ディスク駆動機構に用いられる単極性磁気抵抗前置増幅
器に関する。詳述すると、本発明の前置増幅器は、磁気
抵抗素子の１端子に電圧を保持するための電圧調整器
と、前置増幅器出力信号の差動直流成分および差動低周
波成分を最小化するための第１帰還ループと、前置増幅
器出力信号の共通モード成分を保持するための第２帰還
ループと、を用いる。
【０００２】
【従来の技術】磁気抵抗（ＭＲ）素子は、高密度でデー
タを記憶している磁性面からデータを読取りうる。ディ
スク駆動機構の技術においては、ＭＲ素子は、ＭＲヘッ
ドまたはＭＲセンサとも呼ばれる。さらに、「磁気抵抗
（ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ）」という用語
の代わりに、時々「磁気制限（ｍａｇｎｅｔｏ−ｒｅｓ
ｔｒｉｃｔｉｖｅ）」という用語が用いられる。
タを記憶している磁性面からデータを読取りうる。ディ
スク駆動機構の技術においては、ＭＲ素子は、ＭＲヘッ
ドまたはＭＲセンサとも呼ばれる。さらに、「磁気抵抗
（ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ）」という用語
の代わりに、時々「磁気制限（ｍａｇｎｅｔｏ−ｒｅｓ
ｔｒｉｃｔｉｖｅ）」という用語が用いられる。
【０００３】ＭＲ素子の抵抗は、部分的には、それが受
ける磁界の強さの関数である。読取り信号は、ＭＲ素子
を磁気媒体の近くに置き、該磁気媒体を該素子に対して
移動せしめ、該素子の抵抗の変化を測定することにより
発生せしめられる。
ける磁界の強さの関数である。読取り信号は、ＭＲ素子
を磁気媒体の近くに置き、該磁気媒体を該素子に対して
移動せしめ、該素子の抵抗の変化を測定することにより
発生せしめられる。
【０００４】通常は、ＭＲ素子は、定電流または定電圧
によりバイアスされる。素子を通過する磁束が変化する
時、前置増幅器がＭＲ素子の抵抗の変化を検出する。定
電流方式の場合には、ＭＲ素子の電圧の変化が検出され
る。定電圧方式の場合には、素子を通る電流の変化が検
出される。前置増幅器の出力は次に、他の増幅およびデ
コーディング回路へ供給され、さらに処理される。
によりバイアスされる。素子を通過する磁束が変化する
時、前置増幅器がＭＲ素子の抵抗の変化を検出する。定
電流方式の場合には、ＭＲ素子の電圧の変化が検出され
る。定電圧方式の場合には、素子を通る電流の変化が検
出される。前置増幅器の出力は次に、他の増幅およびデ
コーディング回路へ供給され、さらに処理される。
【０００５】ＭＲ素子の抵抗は磁界強度によって変化す
るので、ＭＲ素子から供給される信号は、磁気媒体上に
書込まれているデータだけでなく、該素子と該媒体との
間の距離にもよる。さらに、温度およびプロセスの変動
も、ＭＲ素子の定常状態の抵抗に影響を及ぼす。従っ
て、定常状態の抵抗の変化によって著しく変動すること
なく、磁界強度の変化によって変動する前置増幅器の出
力信号を発生させることが望ましい。
るので、ＭＲ素子から供給される信号は、磁気媒体上に
書込まれているデータだけでなく、該素子と該媒体との
間の距離にもよる。さらに、温度およびプロセスの変動
も、ＭＲ素子の定常状態の抵抗に影響を及ぼす。従っ
て、定常状態の抵抗の変化によって著しく変動すること
なく、磁界強度の変化によって変動する前置増幅器の出
力信号を発生させることが望ましい。
【０００６】そのような信号を発生するための前置増幅
器は、Ｊｏｖｅ外により米国特許第４，７０６，１３８
号に開示されている。Ｊｏｖｅ外は、増幅された出力
が、素子抵抗の過渡変化を磁気素子の定常状態抵抗で割
ったもの、すなわちΔＲ／Ｒを表す回路を開示した。Ｊ
ｏｖｅ外が開示した回路は、出力信号が個々のＭＲ素子
の抵抗変動に感応せず、ＭＲ素子と磁気媒体表面との間
の距離に感応しないので、従来技術よりも改良されてい
る。
器は、Ｊｏｖｅ外により米国特許第４，７０６，１３８
号に開示されている。Ｊｏｖｅ外は、増幅された出力
が、素子抵抗の過渡変化を磁気素子の定常状態抵抗で割
ったもの、すなわちΔＲ／Ｒを表す回路を開示した。Ｊ
ｏｖｅ外が開示した回路は、出力信号が個々のＭＲ素子
の抵抗変動に感応せず、ＭＲ素子と磁気媒体表面との間
の距離に感応しないので、従来技術よりも改良されてい
る。
【０００７】従来技術において提起されたもう１つの問
題は、電圧放電に起因する損傷からの、ＭＲ素子および
磁気媒体表面の保護である。このような放電は、もし十
分大きい電圧が媒体表面と素子との間に存在し、両者が
互いに十分接近すると起こりうる。
題は、電圧放電に起因する損傷からの、ＭＲ素子および
磁気媒体表面の保護である。このような放電は、もし十
分大きい電圧が媒体表面と素子との間に存在し、両者が
互いに十分接近すると起こりうる。
【０００８】この問題は、Ｊｏｖｅ外により、米国特許
第４，８７９，６１０号に提起された。この特許におい
て、Ｊｏｖｅ外は、ＭＲ素子の中心と、外部から供給さ
れる基準電圧との間に、固定された電位を保持する保護
回路を開示した。ＭＲセンサの電圧を外部から印加され
た基準電圧と同じ電圧に保持するために、低域フィルタ
を用いた帰還ループが使用される。外部印加基準電圧
は、スピンドルおよび磁気媒体のバイアス電圧に、もし
同じでないとしても、極めて近い。１実施例において
は、スピンドルおよび媒体はディスク駆動機構の接地に
接続され、基準電圧は接地への接続から導かれる。従っ
て、もしＭＲ素子が磁気媒体に接触しても、素子と媒体
との間の電圧差が最小化されるので、電圧放電による損
傷は防止される。
第４，８７９，６１０号に提起された。この特許におい
て、Ｊｏｖｅ外は、ＭＲ素子の中心と、外部から供給さ
れる基準電圧との間に、固定された電位を保持する保護
回路を開示した。ＭＲセンサの電圧を外部から印加され
た基準電圧と同じ電圧に保持するために、低域フィルタ
を用いた帰還ループが使用される。外部印加基準電圧
は、スピンドルおよび磁気媒体のバイアス電圧に、もし
同じでないとしても、極めて近い。１実施例において
は、スピンドルおよび媒体はディスク駆動機構の接地に
接続され、基準電圧は接地への接続から導かれる。従っ
て、もしＭＲ素子が磁気媒体に接触しても、素子と媒体
との間の電圧差が最小化されるので、電圧放電による損
傷は防止される。
【０００９】Ｊｏｖｅ外が開示した回路の１つの問題
は、回路が両側形電源を必要とすることである。Ｊｏｖ
ｅ外が開示した実施例においては、ＭＲ素子の電圧は回
路の接地電位（約０ボルト）に保持され、バイアス電流
はＭＲ素子を経て保持される。従って、ＭＲ素子の１端
子は接地電圧より高く保持されなくてはならず、他端子
は接地電圧より低く保持されなくてはならない。追加の
電力を必要とする両側形（ｔｗｏ−ｓｉｄｅｄ）電源
は、片側形（ｓｉｎｇｌｅ−ｓｉｄｅｄ）電源より複雑
であり、かつ経費もかさむ。
は、回路が両側形電源を必要とすることである。Ｊｏｖ
ｅ外が開示した実施例においては、ＭＲ素子の電圧は回
路の接地電位（約０ボルト）に保持され、バイアス電流
はＭＲ素子を経て保持される。従って、ＭＲ素子の１端
子は接地電圧より高く保持されなくてはならず、他端子
は接地電圧より低く保持されなくてはならない。追加の
電力を必要とする両側形（ｔｗｏ−ｓｉｄｅｄ）電源
は、片側形（ｓｉｎｇｌｅ−ｓｉｄｅｄ）電源より複雑
であり、かつ経費もかさむ。
【００１０】磁性面およびＭＲ素子を保護するために従
来技術において用いられたもう１つの技術は、バイアス
されたスピンドル構成を使用することであった。バイア
スされたスピンドル構成においては、回転磁気媒体は、
回路の共通点からある電圧だけ直流バイアスされる。こ
の形式の構成を用いる時、Ｊｏｖｅ外が開示した保護回
路は、スピンドルを、回路の共通点と、片側形電源から
与えられる供給電圧との間の電圧レベルにバイアスし
て、片側形電源により動作せしめられうる。しかし、回
路の共有点から離れた電圧でスピンドルをバイアスする
ことは望ましくない。そのわけは、スピンドルを、短絡
防止のために駆動機構の残余部分から電気的に絶縁しな
くてはならないからである。
来技術において用いられたもう１つの技術は、バイアス
されたスピンドル構成を使用することであった。バイア
スされたスピンドル構成においては、回転磁気媒体は、
回路の共通点からある電圧だけ直流バイアスされる。こ
の形式の構成を用いる時、Ｊｏｖｅ外が開示した保護回
路は、スピンドルを、回路の共通点と、片側形電源から
与えられる供給電圧との間の電圧レベルにバイアスし
て、片側形電源により動作せしめられうる。しかし、回
路の共有点から離れた電圧でスピンドルをバイアスする
ことは望ましくない。そのわけは、スピンドルを、短絡
防止のために駆動機構の残余部分から電気的に絶縁しな
くてはならないからである。
【００１１】従来技術において解決されるべきもう１つ
の問題は、前置増幅器の出力信号を他の回路に結合させ
ることである。ＭＲ素子は直流バイアスされなくてはな
らないので、出力信号には通常は直流バイアスが存在す
る。もちろん、信号から直流成分を除去する通常の方法
は、結合キャパシタを用いることである。しかし、結合
キャパシタは大きく、回路板上においてかなりのスペー
スを必要とする。さらにディスク駆動機構は、しばしば
多数のＭＲ素子および前置増幅器を用いるので、多数の
結合キャパシタが必要となる。
の問題は、前置増幅器の出力信号を他の回路に結合させ
ることである。ＭＲ素子は直流バイアスされなくてはな
らないので、出力信号には通常は直流バイアスが存在す
る。もちろん、信号から直流成分を除去する通常の方法
は、結合キャパシタを用いることである。しかし、結合
キャパシタは大きく、回路板上においてかなりのスペー
スを必要とする。さらにディスク駆動機構は、しばしば
多数のＭＲ素子および前置増幅器を用いるので、多数の
結合キャパシタが必要となる。
【００１２】この問題は、Ｂｅｌｋにより米国特許第
４，８３３，５５９号において提起された。Ｂｅｌｋ
は、複数のＭＲ素子を単一のオフチップキャパシタへ多
重化することを開示した。ＭＲ素子を多重化することに
より、必要なキャパシタの数は最小化され、成分数は減
少せしめられる。さらに、全ての多重化トランジスタ
は、単一の集積回路上に含まれうる。
４，８３３，５５９号において提起された。Ｂｅｌｋ
は、複数のＭＲ素子を単一のオフチップキャパシタへ多
重化することを開示した。ＭＲ素子を多重化することに
より、必要なキャパシタの数は最小化され、成分数は減
少せしめられる。さらに、全ての多重化トランジスタ
は、単一の集積回路上に含まれうる。
【００１３】Ｊｏｖｅ外に対するもう１つの特許である
米国特許第５，１０３，３５３号には、短絡保護を行う
第１帰還ループと、出力信号の差動直流成分を最小化す
る第２帰還ループと、を有するＭＲ増幅器が開示されて
いる。この第１帰還ループは、米国特許第４，８７９，
６１０号に開示されている帰還ループと同様のものであ
る。第２帰還ループは、２つのトランジスタのコレクタ
を通って流れる２つの電流の直流および低周波成分を等
化する。この増幅器の出力信号は、これら２つの電流か
ら導かれ、従って、出力信号の差動直流および低周波成
分は最小化される。
米国特許第５，１０３，３５３号には、短絡保護を行う
第１帰還ループと、出力信号の差動直流成分を最小化す
る第２帰還ループと、を有するＭＲ増幅器が開示されて
いる。この第１帰還ループは、米国特許第４，８７９，
６１０号に開示されている帰還ループと同様のものであ
る。第２帰還ループは、２つのトランジスタのコレクタ
を通って流れる２つの電流の直流および低周波成分を等
化する。この増幅器の出力信号は、これら２つの電流か
ら導かれ、従って、出力信号の差動直流および低周波成
分は最小化される。
【００１４】差動直流および低周波成分は最小化される
が、出力信号の共通モード直流および低周波成分は、第
１帰還ループの動作により影響を受ける。従って、結合
キャパシタは、増幅器の出力を、異なる直流基準点をも
った入力段を有する他の増幅回路に結合させるのに、な
お必要である。さらに、スピンドルがバイアスされてい
ないディスク駆動機構においては、この回路の実施例
は、ＭＲ素子の電圧を磁気媒体と同じ電圧に保持するた
めに、両側形電源を必要とする。
が、出力信号の共通モード直流および低周波成分は、第
１帰還ループの動作により影響を受ける。従って、結合
キャパシタは、増幅器の出力を、異なる直流基準点をも
った入力段を有する他の増幅回路に結合させるのに、な
お必要である。さらに、スピンドルがバイアスされてい
ないディスク駆動機構においては、この回路の実施例
は、ＭＲ素子の電圧を磁気媒体と同じ電圧に保持するた
めに、両側形電源を必要とする。
【００１５】
【発明が解決しようとする課題】本発明は、単極性（ｕ
ｎｉｐｏｌａｒ）磁気抵抗前置増幅器回路を提供するこ
とを目的とする。
ｎｉｐｏｌａｒ）磁気抵抗前置増幅器回路を提供するこ
とを目的とする。
【００１６】
【課題を解決するための手段】この回路は、磁気ディス
クの表面に対して磁気抵抗（ＭＲ）素子の電圧を保持す
る電圧調整器と、前置増幅器の差動出力からの差動直流
および低周波成分を消去する第１帰還ループと、該出力
信号の共通モード直流および低周波成分を外部から供給
される基準電圧に等しからしめる第２帰還ループと、を
含む。
クの表面に対して磁気抵抗（ＭＲ）素子の電圧を保持す
る電圧調整器と、前置増幅器の差動出力からの差動直流
および低周波成分を消去する第１帰還ループと、該出力
信号の共通モード直流および低周波成分を外部から供給
される基準電圧に等しからしめる第２帰還ループと、を
含む。
【００１７】本発明の１実施例においては、ＭＲ素子の
２端子のそれぞれは、ＭＲ素子と磁気媒体との間の電圧
差が特定の値を超えないことを保証するための電圧クラ
ンプに結合せしめられる。
２端子のそれぞれは、ＭＲ素子と磁気媒体との間の電圧
差が特定の値を超えないことを保証するための電圧クラ
ンプに結合せしめられる。
【００１８】
【実施例】図１は、本発明の前置増幅器を用いたヘッド
／ディスク・アセンブリ（ＨＤＡ）１０を示す分解斜視
図である。ＨＤＡ１０は、スピンドル１２と、磁気媒体
ディスク１４と、アクチュエータ１６と、を含む。与え
る。アクチュエータ１６上には、ＭＲ素子１８（この図
には、その１つが示されている）が取付けられている。
アクチュエータ１６上にはさらに、回路板２０が取付け
られ、これは可撓性回路２２により回路板２４に接続さ
れている。
／ディスク・アセンブリ（ＨＤＡ）１０を示す分解斜視
図である。ＨＤＡ１０は、スピンドル１２と、磁気媒体
ディスク１４と、アクチュエータ１６と、を含む。与え
る。アクチュエータ１６上には、ＭＲ素子１８（この図
には、その１つが示されている）が取付けられている。
アクチュエータ１６上にはさらに、回路板２０が取付け
られ、これは可撓性回路２２により回路板２４に接続さ
れている。
【００１９】本発明の前置増幅器が発生する出力信号
は、他の回路へ供給され、さらに処理される。理想とし
ては、この前置増幅器は、できるだけＭＲ素子の近くに
取付け、前置増幅器が素子から強い信号を受けうるよう
にすべきである。しかし、経費などの他の理由により、
前置増幅器を他の場所に取付けることが所望されうる。
一般に、前置増幅器は、３つの場所の１つに取付けられ
る。第１に、それは、場所２６と同様の位置においてア
クチュエータ１６に直接接着されうる。第２に、それ
は、アクチュエータ１６に取付けられている回路板２０
上に配置されうる。最後に、それは、ＨＤＡ１０の鋳造
基部２８に取付けられた回路２４に設置されうる。
は、他の回路へ供給され、さらに処理される。理想とし
ては、この前置増幅器は、できるだけＭＲ素子の近くに
取付け、前置増幅器が素子から強い信号を受けうるよう
にすべきである。しかし、経費などの他の理由により、
前置増幅器を他の場所に取付けることが所望されうる。
一般に、前置増幅器は、３つの場所の１つに取付けられ
る。第１に、それは、場所２６と同様の位置においてア
クチュエータ１６に直接接着されうる。第２に、それ
は、アクチュエータ１６に取付けられている回路板２０
上に配置されうる。最後に、それは、ＨＤＡ１０の鋳造
基部２８に取付けられた回路２４に設置されうる。
【００２０】図２Ａは、本発明の磁気抵抗（ＭＲ）前置
増幅器回路３０を示すブロック図である。回路３０は、
電流−電圧センサブロック３２および３４と、差動低域
（通過）フィルタ３６と、差動誤差増幅器３８および４
０と、制御可能電流源４２および４４と、低域（通過）
フィルタ４５と、共通モード分離ブロック４６と、電圧
クランプ４８および５０と、電圧調整器５２と、を含
む。図２Ａにはまた、図１のアクチュエータ１６上に取
付けられて示されてもいる、ＭＲ素子１８が示されてい
る。ＭＲ素子１８は、「Ａ」と表示された第１端子と、
「Ｂ」と表示された第２端子と、を有する。
増幅器回路３０を示すブロック図である。回路３０は、
電流−電圧センサブロック３２および３４と、差動低域
（通過）フィルタ３６と、差動誤差増幅器３８および４
０と、制御可能電流源４２および４４と、低域（通過）
フィルタ４５と、共通モード分離ブロック４６と、電圧
クランプ４８および５０と、電圧調整器５２と、を含
む。図２Ａにはまた、図１のアクチュエータ１６上に取
付けられて示されてもいる、ＭＲ素子１８が示されてい
る。ＭＲ素子１８は、「Ａ」と表示された第１端子と、
「Ｂ」と表示された第２端子と、を有する。
【００２１】図１に示されている実施例においては、ス
ピンドル１２および磁気媒体ディスク１４は、抵抗を経
てディスク駆動機構の共通接地に結合している。この接
地は、図２Ａにおいては接地記号により表されている。
ピンドル１２および磁気媒体ディスク１４は、抵抗を経
てディスク駆動機構の共通接地に結合している。この接
地は、図２Ａにおいては接地記号により表されている。
【００２２】電圧クランプ４８および５０は、ＭＲ素子
１８のいずれの端子の電圧も、接地に対してクランプ電
圧を超えないことを保証する。１実施例においては、ク
ランプ電圧は０．７ボルトである。０．７ボルトのクラ
ンプ電圧は、スピンドルモータと直列な限流抵抗と組合
わされると、図１のＭＲ素子１８も磁気媒体１４も、両
者がもし互いに接触しても、電圧放電により損傷されな
いことを保証する。
１８のいずれの端子の電圧も、接地に対してクランプ電
圧を超えないことを保証する。１実施例においては、ク
ランプ電圧は０．７ボルトである。０．７ボルトのクラ
ンプ電圧は、スピンドルモータと直列な限流抵抗と組合
わされると、図１のＭＲ素子１８も磁気媒体１４も、両
者がもし互いに接触しても、電圧放電により損傷されな
いことを保証する。
【００２３】回路３０がデータを読取っている時、電圧
調整器５２は、電流ＩREAD2 を変調することによりＭＲ
素子１８の端子Ｂの電圧を調整する。１実施例において
は、電圧調整器５２は、ＭＲ素子１８の端子Ｂの電圧を
約０．２１ボルトに保持する。電流ＩBIASは、端子Ａか
らＭＲ素子１８を経て端子Ｂへ流れるので、端子Ａの電
圧は端子Ｂの電圧よりも高い。しかし、電圧クランプ４
８は、端子Ａの電圧がクランプ電圧を超えないことを保
証する。
調整器５２は、電流ＩREAD2 を変調することによりＭＲ
素子１８の端子Ｂの電圧を調整する。１実施例において
は、電圧調整器５２は、ＭＲ素子１８の端子Ｂの電圧を
約０．２１ボルトに保持する。電流ＩBIASは、端子Ａか
らＭＲ素子１８を経て端子Ｂへ流れるので、端子Ａの電
圧は端子Ｂの電圧よりも高い。しかし、電圧クランプ４
８は、端子Ａの電圧がクランプ電圧を超えないことを保
証する。
【００２４】ＭＲ素子１８を通る電流はＩBIASである。
ＩBIASは、電流ＩREF およびＩREAD 1 から構成される。
ＩREF は、回路３０に対し外部的に発生せしめられた信
号によって制御され、ＭＲ素子１８を、抵抗の変化が検
出されうる領域において動作させるのに必要なＩBIASの
直流成分を与える。しかし、ＩREF は、抵抗の変化を検
出するのに用いられる電流は与えない。
ＩBIASは、電流ＩREF およびＩREAD 1 から構成される。
ＩREF は、回路３０に対し外部的に発生せしめられた信
号によって制御され、ＭＲ素子１８を、抵抗の変化が検
出されうる領域において動作させるのに必要なＩBIASの
直流成分を与える。しかし、ＩREF は、抵抗の変化を検
出するのに用いられる電流は与えない。
【００２５】ＩBIASの他の成分はＩREAD1 である。Ｉ
READ1 は、制御可能電流源４２から供給され、ＭＲ素子
１８の抵抗変化を検出するのに用いられる電流である。
ＩREAD 1 はまた、電流−電圧センサ３２を通過する。セ
ンサ３２は、ＩREAD1 の大きさによって変化する電圧信
号を発生する。この電圧信号は、端子ＤX に結合せしめ
られる。端子ＤX は、前置増幅器３０の差動出力信号の
半分を与える。
READ1 は、制御可能電流源４２から供給され、ＭＲ素子
１８の抵抗変化を検出するのに用いられる電流である。
ＩREAD 1 はまた、電流−電圧センサ３２を通過する。セ
ンサ３２は、ＩREAD1 の大きさによって変化する電圧信
号を発生する。この電圧信号は、端子ＤX に結合せしめ
られる。端子ＤX は、前置増幅器３０の差動出力信号の
半分を与える。
【００２６】該出力信号の他の半分は、端子ＤY に見出
される。端子ＤY における信号は、電流−電圧センサ３
４から供給される。電流ＩREAD2 は、センサ３４および
電圧調整器５２を通り、センサ３４は、ＩREAD2 の大き
さによって変化する電圧信号を発生する。
される。端子ＤY における信号は、電流−電圧センサ３
４から供給される。電流ＩREAD2 は、センサ３４および
電圧調整器５２を通り、センサ３４は、ＩREAD2 の大き
さによって変化する電圧信号を発生する。
【００２７】差動低域フィルタ３６は、端子ＤX および
ＤY に見出される電圧信号を受け、差動信号の高周波成
分をフィルタ除去する。従って、フィルタ３６の差動出
力信号は、端子ＤX およびＤY に見出される信号の直流
および低周波成分のみを含む。
ＤY に見出される電圧信号を受け、差動信号の高周波成
分をフィルタ除去する。従って、フィルタ３６の差動出
力信号は、端子ＤX およびＤY に見出される信号の直流
および低周波成分のみを含む。
【００２８】差動誤差増幅器３８は、フィルタ３６の差
動出力信号を受け、制御可能電流源４２へ供給される制
御信号を発生する。増幅器３８は、電流源４２を制御し
て、端子ＤX およびＤY に見出される差動出力信号の直
流および低周波成分を最小化する。
動出力信号を受け、制御可能電流源４２へ供給される制
御信号を発生する。増幅器３８は、電流源４２を制御し
て、端子ＤX およびＤY に見出される差動出力信号の直
流および低周波成分を最小化する。
【００２９】端子ＤX およびＤY における差動信号はま
た、共通モード分離ブロック４６へも供給される。共通
モード分離ブロック４６は、端子ＤX およびＤY に見出
される、接地に対する信号の共通成分を表す信号を発生
する。
た、共通モード分離ブロック４６へも供給される。共通
モード分離ブロック４６は、端子ＤX およびＤY に見出
される、接地に対する信号の共通成分を表す信号を発生
する。
【００３０】差動誤差増幅器４０は、共通モード分離ブ
ロック４６から発生する信号を受け、それを外部から供
給される電圧基準信号ＶREF と比較する。１実施例にお
いては、ＶREF は、回路３０の差動出力を受ける回路の
入力段の直流基準点に等しい。
ロック４６から発生する信号を受け、それを外部から供
給される電圧基準信号ＶREF と比較する。１実施例にお
いては、ＶREF は、回路３０の差動出力を受ける回路の
入力段の直流基準点に等しい。
【００３１】差動誤差増幅器４０は、共通モード分離ブ
ロック４６から発生する信号を、信号ＶREF と比較す
る。差動誤差増幅器４０はその時、誤差信号を発生し
て，それを低域フィルタ４５へ供給する。低域フィルタ
４５は、誤差増幅器４０が発生した誤差信号の高周波成
分を除去し、制御信号を発生して、それを制御される電
流吸収源（ｓｉｎｋ）４４へ供給する。電流吸収源４４
を通って流れる電流は、Ｉ READ1 、ＩREAD2 、およびＩ
REF の和である。
ロック４６から発生する信号を、信号ＶREF と比較す
る。差動誤差増幅器４０はその時、誤差信号を発生し
て，それを低域フィルタ４５へ供給する。低域フィルタ
４５は、誤差増幅器４０が発生した誤差信号の高周波成
分を除去し、制御信号を発生して、それを制御される電
流吸収源（ｓｉｎｋ）４４へ供給する。電流吸収源４４
を通って流れる電流は、Ｉ READ1 、ＩREAD2 、およびＩ
REF の和である。
【００３２】図２Ｂは、図２Ａに示されている回路３０
の別の実施例である、前置増幅器回路３１を示すブロッ
ク図である。回路３１は、電流−電圧センサブロック３
３および３５と、差動低域（通過）フィルタ３７と、差
動誤差増幅器３９および４１と、制御可能電流源４３お
よび４７と、低域（通過）フィルタ４９と、共通モード
分離ブロック５１と、電圧クランプ５３および５５と、
電圧調整器５７と、を含む。図２Ｂには、ＭＲ素子１８
も示されている。
の別の実施例である、前置増幅器回路３１を示すブロッ
ク図である。回路３１は、電流−電圧センサブロック３
３および３５と、差動低域（通過）フィルタ３７と、差
動誤差増幅器３９および４１と、制御可能電流源４３お
よび４７と、低域（通過）フィルタ４９と、共通モード
分離ブロック５１と、電圧クランプ５３および５５と、
電圧調整器５７と、を含む。図２Ｂには、ＭＲ素子１８
も示されている。
【００３３】一般に、図２Ｂ内の機能ブロックは、図２
Ａ内の同じ名称の機能ブロックと同じ機能を行う。しか
し、図２Ｂにおいては、電圧調整器５７は、ＩREAD2 で
はなく電流ＩREAD1 を変調し、ＭＲ素子１８の端子Ａに
所定の電圧を保持する。電流ＩBIASは端子Ａから端子Ｂ
へ流れるので、端子Ａの電圧は端子Ｂの電圧より高い。
従って、電圧調整器５７は、図２Ａの電圧調整器５２に
より端子Ｂに保持される電圧よりも高い電圧を端子Ａに
保持しなくてはならない。１実施例においては、調整器
５７は、端子Ａを約０．４ボルトに保持する。
Ａ内の同じ名称の機能ブロックと同じ機能を行う。しか
し、図２Ｂにおいては、電圧調整器５７は、ＩREAD2 で
はなく電流ＩREAD1 を変調し、ＭＲ素子１８の端子Ａに
所定の電圧を保持する。電流ＩBIASは端子Ａから端子Ｂ
へ流れるので、端子Ａの電圧は端子Ｂの電圧より高い。
従って、電圧調整器５７は、図２Ａの電圧調整器５２に
より端子Ｂに保持される電圧よりも高い電圧を端子Ａに
保持しなくてはならない。１実施例においては、調整器
５７は、端子Ａを約０．４ボルトに保持する。
【００３４】電圧調整器５７は電流ＩREAD1 を制御する
ので、制御される電流源４３は電流ＩREAD2 を制御す
る。電流源４３は差動誤差増幅器３９により制御され、
差動誤差増幅器３９は、差動低域フィルタ３７の差動出
力信号を受ける。
ので、制御される電流源４３は電流ＩREAD2 を制御す
る。電流源４３は差動誤差増幅器３９により制御され、
差動誤差増幅器３９は、差動低域フィルタ３７の差動出
力信号を受ける。
【００３５】図２Ａおよび図２Ｂに示されている回路
は、それぞれ２つの帰還ループを用いている。図２Ａの
回路３０においては、第１ループはＩREAD1 を制御し
て、ＩRE AD1 の直流および低周波成分を、ＩREAD2 の直
流および低周波成分に等しからしめる。電流Ｉ
READ2 は、制御されて端子Ｂを所定電圧に保持する。第
２帰還ループは、ＤX およびＤY における共通モード電
圧が、外部から印加される基準電圧ＶREF に等しくなる
ように、ＩREAD1 とＩREAD2 との和を制御する。同様に
して、図２Ｂの回路３１においては、第１ループはＩ
READ2 を制御して、ＩREAD2 の直流および低周波成分
を、ＩREAD1 の直流および低周波成分に等しからしめ
る。電流ＩREAD1 は、制御されて端子Ａを所定電圧に保
持する。第２帰還ループは、ＤX およびＤY における共
通モード電圧が、外部から印加される基準電圧ＶREFに
等しくなるように、ＩREAD1 とＩREAD2 との和を制御す
る。
は、それぞれ２つの帰還ループを用いている。図２Ａの
回路３０においては、第１ループはＩREAD1 を制御し
て、ＩRE AD1 の直流および低周波成分を、ＩREAD2 の直
流および低周波成分に等しからしめる。電流Ｉ
READ2 は、制御されて端子Ｂを所定電圧に保持する。第
２帰還ループは、ＤX およびＤY における共通モード電
圧が、外部から印加される基準電圧ＶREF に等しくなる
ように、ＩREAD1 とＩREAD2 との和を制御する。同様に
して、図２Ｂの回路３１においては、第１ループはＩ
READ2 を制御して、ＩREAD2 の直流および低周波成分
を、ＩREAD1 の直流および低周波成分に等しからしめ
る。電流ＩREAD1 は、制御されて端子Ａを所定電圧に保
持する。第２帰還ループは、ＤX およびＤY における共
通モード電圧が、外部から印加される基準電圧ＶREFに
等しくなるように、ＩREAD1 とＩREAD2 との和を制御す
る。
【００３６】これら２つの帰還ループは、電子的結合キ
ャパシタを実現する。ＤX およびＤ Y において見出され
る共通モード直流成分は、ＤX およびＤY が結合せしめ
られる回路の入力の共通モード直流成分に等しくなるよ
うに制御され、ＤX およびＤ Y における信号の差動直流
および低周波成分はゼロに保持されるので、回路３０ま
たは回路３１を他の回路に接続するのに結合キャパシタ
は必要でない。この電子的結合キャパシタの「キャパシ
タンス」は、帰還ループのループ利得、および回路３０
内のフィルタ３６および４５および回路３１内のフィル
タ３７および４９の極の位置によって決定される。従っ
て、双方の回路は、図１のディスク駆動機構１０を構成
するのに必要なキャパシタの数を最小化する。
ャパシタを実現する。ＤX およびＤ Y において見出され
る共通モード直流成分は、ＤX およびＤY が結合せしめ
られる回路の入力の共通モード直流成分に等しくなるよ
うに制御され、ＤX およびＤ Y における信号の差動直流
および低周波成分はゼロに保持されるので、回路３０ま
たは回路３１を他の回路に接続するのに結合キャパシタ
は必要でない。この電子的結合キャパシタの「キャパシ
タンス」は、帰還ループのループ利得、および回路３０
内のフィルタ３６および４５および回路３１内のフィル
タ３７および４９の極の位置によって決定される。従っ
て、双方の回路は、図１のディスク駆動機構１０を構成
するのに必要なキャパシタの数を最小化する。
【００３７】前述のように、電圧クランプおよび電圧調
整器は、ＭＲ素子１８を磁気媒体への電圧放電から保護
する。さらに、回路３０および回路３１の双方は、図３
Ａ、図３Ｂ、および図３Ｃを論ずる際に明らかになるよ
うに、非バイアススピンドル構成において片側形電源を
用いて動作するように設計されている。
整器は、ＭＲ素子１８を磁気媒体への電圧放電から保護
する。さらに、回路３０および回路３１の双方は、図３
Ａ、図３Ｂ、および図３Ｃを論ずる際に明らかになるよ
うに、非バイアススピンドル構成において片側形電源を
用いて動作するように設計されている。
【００３８】図３Ａ、図３Ｂ、および図３Ｃは、全体で
図２Ａの実施例の前置増幅器回路３０のトランジスタレ
ベルの図を示す。完全な回路を観察するためには、図３
Ａを図３Ｂの左に置き、図３Ｃを図３Ｂの右に置かなく
てはならない。これらの図の間の接続は、アルファベッ
トの識別名を有するコネクタ記号により表されている。
回路３０へ外部信号を供給する接続は、「Ｉ Ｏ」と記
されたコネクタ記号により表されている。
図２Ａの実施例の前置増幅器回路３０のトランジスタレ
ベルの図を示す。完全な回路を観察するためには、図３
Ａを図３Ｂの左に置き、図３Ｃを図３Ｂの右に置かなく
てはならない。これらの図の間の接続は、アルファベッ
トの識別名を有するコネクタ記号により表されている。
回路３０へ外部信号を供給する接続は、「Ｉ Ｏ」と記
されたコネクタ記号により表されている。
【００３９】図３Ａから図３Ｃまでにおいては、図２Ａ
に示されているブロックを構成する成分は、点線の境界
と、同じ参照番号とによって示されている。電流−電圧
センサブロック３２ａ−３２ｃおよび３４ａ−３４ｂ
と、差動誤差増幅器４０と、制御可能電流源４２ａ、４
２ｂ、および４４と、低域フィルタ４５と、共通モード
分離ブロック４６と、電圧クランプ４８ａ、４８ｂ、お
よび５０と、電圧調整器５２と、ＭＲ素子１８ａおよび
１８ｂと、は図３Ｂに示されている。差動低域フィルタ
３６と、差動誤差増幅器３８と、は図３Ｃに示されてい
る。
に示されているブロックを構成する成分は、点線の境界
と、同じ参照番号とによって示されている。電流−電圧
センサブロック３２ａ−３２ｃおよび３４ａ−３４ｂ
と、差動誤差増幅器４０と、制御可能電流源４２ａ、４
２ｂ、および４４と、低域フィルタ４５と、共通モード
分離ブロック４６と、電圧クランプ４８ａ、４８ｂ、お
よび５０と、電圧調整器５２と、ＭＲ素子１８ａおよび
１８ｂと、は図３Ｂに示されている。差動低域フィルタ
３６と、差動誤差増幅器３８と、は図３Ｃに示されてい
る。
【００４０】図３Ｂに示されているそれぞれのＭＲ素子
は、「Ａ」と表示された第１端子と、「Ｂ」と表示され
た第２端子とを有する。図３Ａから図３Ｃまでに示され
ている実施例の回路３０は、２つのＭＲ素子をサポート
することができる。第１ＭＲ素子は１８ａで指示され、
第２ＭＲ素子は１８ｂで指示されている。しかし、回路
３０は、任意数のＭＲ素子をサポートするように拡張さ
れうる。以下の議論においては、回路３０の動作は、主
としてＭＲ素子１８ａに関して説明される。
は、「Ａ」と表示された第１端子と、「Ｂ」と表示され
た第２端子とを有する。図３Ａから図３Ｃまでに示され
ている実施例の回路３０は、２つのＭＲ素子をサポート
することができる。第１ＭＲ素子は１８ａで指示され、
第２ＭＲ素子は１８ｂで指示されている。しかし、回路
３０は、任意数のＭＲ素子をサポートするように拡張さ
れうる。以下の議論においては、回路３０の動作は、主
としてＭＲ素子１８ａに関して説明される。
【００４１】図３Ａから図３Ｃまでにおいて、「ｐｈ
ｉ」という記号は、トランジスタの順方向にバイアスさ
れたベース−エミッタ接合における電圧降下を示すもの
と定義される。通常は、ｐｈｉは約０．７ボルトに等し
い。
ｉ」という記号は、トランジスタの順方向にバイアスさ
れたベース−エミッタ接合における電圧降下を示すもの
と定義される。通常は、ｐｈｉは約０．７ボルトに等し
い。
【００４２】電圧調整器５２は、ＭＲ素子１８ａの端子
Ｂの電圧を０．３ｐｈｉの電圧に保持する。この電圧調
整器は、トランジスタＱ２５、Ｑ２９、およびＱ３０
と、抵抗Ｒ４、Ｒ５、Ｒ６、およびＲ７と、電流源Ｉ２
と、を含む。抵抗Ｒ７およびＲ５はＲの抵抗を有し、抵
抗Ｒ６は０．３Ｒの抵抗を有し、抵抗Ｒ４は０．１Ｒの
抵抗を有する。
Ｂの電圧を０．３ｐｈｉの電圧に保持する。この電圧調
整器は、トランジスタＱ２５、Ｑ２９、およびＱ３０
と、抵抗Ｒ４、Ｒ５、Ｒ６、およびＲ７と、電流源Ｉ２
と、を含む。抵抗Ｒ７およびＲ５はＲの抵抗を有し、抵
抗Ｒ６は０．３Ｒの抵抗を有し、抵抗Ｒ４は０．１Ｒの
抵抗を有する。
【００４３】トランジスタＱ３０のベース−エミッタ接
合は、順方向にバイアスされている。従って、ベース−
エミッタ電圧降下はｐｈｉである。Ｒ７を通る電流はｐ
ｈｉ／Ｒであり、ほぼ同じ電流がＲ６を流れるので、ト
ランジスタＱ２５のベースにおける電圧は１．３ｐｈｉ
となる。トランジスタＱ２５も順方向にバイアスされて
いる。従って、Ｑ２５のエミッタにおける電圧は０．３
ｐｈｉ、すなわち約０．２１ボルトである。トランジス
タＱ２５のエミッタは、ＭＲ素子１８ａの端子Ｂに結合
しており、通常の動作においては、端子Ｂを０．３ｐｈ
ｉの電圧に保持する。
合は、順方向にバイアスされている。従って、ベース−
エミッタ電圧降下はｐｈｉである。Ｒ７を通る電流はｐ
ｈｉ／Ｒであり、ほぼ同じ電流がＲ６を流れるので、ト
ランジスタＱ２５のベースにおける電圧は１．３ｐｈｉ
となる。トランジスタＱ２５も順方向にバイアスされて
いる。従って、Ｑ２５のエミッタにおける電圧は０．３
ｐｈｉ、すなわち約０．２１ボルトである。トランジス
タＱ２５のエミッタは、ＭＲ素子１８ａの端子Ｂに結合
しており、通常の動作においては、端子Ｂを０．３ｐｈ
ｉの電圧に保持する。
【００４４】図２Ａの電圧クランプ４８は、図３Ｂにお
いては４８ａで指示されており、トランジスタＱ１７に
よって構成されている。Ｑ１７のベースおよびコレクタ
は一緒に接続され、かつＭＲ素子１８ａの端子Ａに接続
されて、接地と端子Ａとの間にクランプダイオードを形
成している。トランジスタＱ１９は、ＭＲ素子１８ｂの
端子Ａに対する電圧クランプ４８ｂを構成する。トラン
ジスタＱ１９は、トランジスタＱ１７と同様に配置さ
れ、４８ｂによって指示されている。これら２つのトラ
ンジスタは、これらが結合せしめられている端子が電圧
ｐｈｉを超えることを阻止する。
いては４８ａで指示されており、トランジスタＱ１７に
よって構成されている。Ｑ１７のベースおよびコレクタ
は一緒に接続され、かつＭＲ素子１８ａの端子Ａに接続
されて、接地と端子Ａとの間にクランプダイオードを形
成している。トランジスタＱ１９は、ＭＲ素子１８ｂの
端子Ａに対する電圧クランプ４８ｂを構成する。トラン
ジスタＱ１９は、トランジスタＱ１７と同様に配置さ
れ、４８ｂによって指示されている。これら２つのトラ
ンジスタは、これらが結合せしめられている端子が電圧
ｐｈｉを超えることを阻止する。
【００４５】電圧クランプ５０はＱ２７によって構成さ
れている。Ｑ２７はやはり共通のベース−コレクタ接続
を有し、それがそれぞれのＭＲ素子のＢ端子に接続され
ている。トランジスタＱ２７は、それぞれのＭＲ素子の
Ｂ端子が、電圧ｐｈｉを超えることを阻止する。トラン
ジスタＱ１７、Ｑ１９、およびＱ２７は、ＭＲ素子の任
意の部分が接地に対して電圧ｐｈｉを超えることを阻止
する。図１のスピンドル１２および磁気媒体ディスク１
４は、接地に電気的に結合せしめられているので、トラ
ンジスタＱ１７、Ｑ１９、およびＱ２７は、ＭＲ素子お
よびディスク表面に対する電気的放電損傷を防止する。
れている。Ｑ２７はやはり共通のベース−コレクタ接続
を有し、それがそれぞれのＭＲ素子のＢ端子に接続され
ている。トランジスタＱ２７は、それぞれのＭＲ素子の
Ｂ端子が、電圧ｐｈｉを超えることを阻止する。トラン
ジスタＱ１７、Ｑ１９、およびＱ２７は、ＭＲ素子の任
意の部分が接地に対して電圧ｐｈｉを超えることを阻止
する。図１のスピンドル１２および磁気媒体ディスク１
４は、接地に電気的に結合せしめられているので、トラ
ンジスタＱ１７、Ｑ１９、およびＱ２７は、ＭＲ素子お
よびディスク表面に対する電気的放電損傷を防止する。
【００４６】図２Ａにおいて、ＭＲ素子１８を通って流
れる電流はＩBIASである。ＩBIASは、制御可能電流源４
２から来る電流ＩREAD1 と、外部から制御される電流Ｉ
REFと、の和である。図３Ａにおいて、制御電流Ｉ
BRは、外部から回路３０へ供給される。抵抗Ｒ１および
Ｒ２と、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、
Ｑ６と、電流源Ｉ１と、を含む回路は、電流増倍器を形
成する。従って、電流ＩRE F は、電流ＩBRに比Ｒ１／Ｒ
２を乗算したものに等しい。
れる電流はＩBIASである。ＩBIASは、制御可能電流源４
２から来る電流ＩREAD1 と、外部から制御される電流Ｉ
REFと、の和である。図３Ａにおいて、制御電流Ｉ
BRは、外部から回路３０へ供給される。抵抗Ｒ１および
Ｒ２と、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、
Ｑ６と、電流源Ｉ１と、を含む回路は、電流増倍器を形
成する。従って、電流ＩRE F は、電流ＩBRに比Ｒ１／Ｒ
２を乗算したものに等しい。
【００４７】電流ＩREF は、トランジスタＱ７によりＭ
Ｒ素子１８ａへゲートされ、そこでトランジスタＱ１６
のエミッタから流れだす電流ＩREAD1 と加算される。ト
ランジスタＱ１６は、ＭＲ素子１８ａに対する図２Ａの
制御可能電流源４２を構成し、４２ａによって指示され
ている。トランジスタＱ１８は、ＭＲ素子１８ｂに対す
る制御可能電流源４２を構成し、４２ｂによって指示さ
れている。
Ｒ素子１８ａへゲートされ、そこでトランジスタＱ１６
のエミッタから流れだす電流ＩREAD1 と加算される。ト
ランジスタＱ１６は、ＭＲ素子１８ａに対する図２Ａの
制御可能電流源４２を構成し、４２ａによって指示され
ている。トランジスタＱ１８は、ＭＲ素子１８ｂに対す
る制御可能電流源４２を構成し、４２ｂによって指示さ
れている。
【００４８】Ｑ１６のコレクタを通って流れる電流は、
Ｑ２２により緩衝される。トランジスタＱ２２のベース
は、トランジスタＱ２９と、抵抗Ｒ４およびＲ５と、の
作用により、２．４ｐｈｉに保持される。Ｑ２２のベー
ス−エミッタ電圧降下の後、Ｑ１６のコレクタ電圧は
１．４ｐｈｉとなる。トランジスタＱ２１は、トランジ
スタＱ２２のコレクタを通って流れる電流を、Ｑ１５の
コレクタから流れだす電流に鏡映する。トランジスタＱ
２２およびＱ１５は、図２Ａ内の電流−電圧センサ３２
によって表される機能の一部を行い、３２ａで指示され
ている。
Ｑ２２により緩衝される。トランジスタＱ２２のベース
は、トランジスタＱ２９と、抵抗Ｒ４およびＲ５と、の
作用により、２．４ｐｈｉに保持される。Ｑ２２のベー
ス−エミッタ電圧降下の後、Ｑ１６のコレクタ電圧は
１．４ｐｈｉとなる。トランジスタＱ２１は、トランジ
スタＱ２２のコレクタを通って流れる電流を、Ｑ１５の
コレクタから流れだす電流に鏡映する。トランジスタＱ
２２およびＱ１５は、図２Ａ内の電流−電圧センサ３２
によって表される機能の一部を行い、３２ａで指示され
ている。
【００４９】トランジスタＱ２５のエミッタは、同様に
して電流ＩREAD2 を供給する。この電流は、Ｑ２４によ
って緩衝され、トランジスタＱ２３によりトランジスタ
Ｑ２８のコレクタに鏡映される。トランジスタＱ２３お
よびＱ２８は、図２Ａ内の電流−電圧センサ３４によっ
て表される機能の一部を行い、３４ａで指示されてい
る。
して電流ＩREAD2 を供給する。この電流は、Ｑ２４によ
って緩衝され、トランジスタＱ２３によりトランジスタ
Ｑ２８のコレクタに鏡映される。トランジスタＱ２３お
よびＱ２８は、図２Ａ内の電流−電圧センサ３４によっ
て表される機能の一部を行い、３４ａで指示されてい
る。
【００５０】電流−電圧センサ３２および３４によって
行われる機能の残りは、３２ｂで指示された点線の境界
内の成分により行われる。この箱はまた、図２Ａに対応
するように３４ｂによっても指示されている。これらの
成分は、抵抗Ｒ８と、トランジスタＱ３１、Ｑ３２、Ｑ
３３、およびＱ３４と、電流源Ｉ３と、である。
行われる機能の残りは、３２ｂで指示された点線の境界
内の成分により行われる。この箱はまた、図２Ａに対応
するように３４ｂによっても指示されている。これらの
成分は、抵抗Ｒ８と、トランジスタＱ３１、Ｑ３２、Ｑ
３３、およびＱ３４と、電流源Ｉ３と、である。
【００５１】トランジスタＱ１５およびＱ２８のコレク
タに見出される電流は、Ｒ８に並列なトランジスタＱ３
１およびＱ３２の出力インピーダンスにより、電圧に変
換される。Ｑ３１およびＱ３２のエミッタを通って流れ
る電流は、電流源Ｉ３から供給される電流に等しい。ト
ランジスタＱ３１およびＱ３２のコレクタに見出される
電圧は、トランジスタＱ３４およびＱ３３によりそれぞ
れ緩衝される。トランジスタＱ３４のエミッタは、出力
端子ＤX に差動出力信号の半分を供給し、トランジスタ
Ｑ３３のエミッタは、出力端子ＤY に差動電圧出力信号
の他の半分を供給する。電流源Ｉ５およびＩ６は、トラ
ンジスタＱ３３およびＱ３４のそれぞれのエミッタ電流
の電流吸収源をなし、端子ＤX およびＤY における電圧
の調整を助ける。
タに見出される電流は、Ｒ８に並列なトランジスタＱ３
１およびＱ３２の出力インピーダンスにより、電圧に変
換される。Ｑ３１およびＱ３２のエミッタを通って流れ
る電流は、電流源Ｉ３から供給される電流に等しい。ト
ランジスタＱ３１およびＱ３２のコレクタに見出される
電圧は、トランジスタＱ３４およびＱ３３によりそれぞ
れ緩衝される。トランジスタＱ３４のエミッタは、出力
端子ＤX に差動出力信号の半分を供給し、トランジスタ
Ｑ３３のエミッタは、出力端子ＤY に差動電圧出力信号
の他の半分を供給する。電流源Ｉ５およびＩ６は、トラ
ンジスタＱ３３およびＱ３４のそれぞれのエミッタ電流
の電流吸収源をなし、端子ＤX およびＤY における電圧
の調整を助ける。
【００５２】端子ＤX およびＤY に見出される差動出力
信号は、差動低域フィルタ３６へ供給される。図３Ｃに
おいて、差動低域フィルタ３６は、キャパシタＣ２と、
抵抗Ｒ１２、Ｒ１３、Ｒ１４、およびＲ１５と、トラン
ジスタＱ３９およびＱ５０と、によって構成される。ト
ランジスタＱ３９およびＱ５０は、後述されるある場合
に差動フィルタ３６の極を変更するために含まれてい
る。
信号は、差動低域フィルタ３６へ供給される。図３Ｃに
おいて、差動低域フィルタ３６は、キャパシタＣ２と、
抵抗Ｒ１２、Ｒ１３、Ｒ１４、およびＲ１５と、トラン
ジスタＱ３９およびＱ５０と、によって構成される。ト
ランジスタＱ３９およびＱ５０は、後述されるある場合
に差動フィルタ３６の極を変更するために含まれてい
る。
【００５３】差動低域フィルタ３６の出力は、差動誤差
増幅器３８へ供給される。図３Ｃにおいて、差動誤差増
幅器３８は、電流源Ｉ８と、トランジスタＱ４０、Ｑ４
３、Ｑ４５、およびＱ４８と、によって構成されてい
る。誤差増幅器３８は、差動低域フィルタ３６の出力の
２つの差動成分を比較し、互いに結合されているＱ４０
およびＱ４３の両コレクタに、制御信号を発生する。こ
の制御信号は、トランジスタＱ９を経てトランジスタＱ
１６のベースへ供給される。
増幅器３８へ供給される。図３Ｃにおいて、差動誤差増
幅器３８は、電流源Ｉ８と、トランジスタＱ４０、Ｑ４
３、Ｑ４５、およびＱ４８と、によって構成されてい
る。誤差増幅器３８は、差動低域フィルタ３６の出力の
２つの差動成分を比較し、互いに結合されているＱ４０
およびＱ４３の両コレクタに、制御信号を発生する。こ
の制御信号は、トランジスタＱ９を経てトランジスタＱ
１６のベースへ供給される。
【００５４】図３Ｂの抵抗Ｒ１０およびＲ１１は、一緒
に共通モード分離ブロック４６を形成する。これらの抵
抗は、２つの差動出力信号ＤX およびＤY の共通モード
平均信号を発生する。共通モード信号は、Ｑ３５のベー
スに印加される。
に共通モード分離ブロック４６を形成する。これらの抵
抗は、２つの差動出力信号ＤX およびＤY の共通モード
平均信号を発生する。共通モード信号は、Ｑ３５のベー
スに印加される。
【００５５】差動誤差増幅器４０は、共通モード分離ブ
ロック４６の出力を、外部から供給される基準電圧Ｖ
REF と比較する。図３Ｂに示されている実施例におい
て、差動誤差増幅器４０は、電流源Ｉ４と、トランジス
タＱ３５、Ｑ３６、Ｑ３７、およびＱ３８と、によって
構成されている。差動誤差増幅器４０の出力は誤差電流
であり、互いに結合されているＱ３５およびＱ３６の両
コレクタに見出される。
ロック４６の出力を、外部から供給される基準電圧Ｖ
REF と比較する。図３Ｂに示されている実施例におい
て、差動誤差増幅器４０は、電流源Ｉ４と、トランジス
タＱ３５、Ｑ３６、Ｑ３７、およびＱ３８と、によって
構成されている。差動誤差増幅器４０の出力は誤差電流
であり、互いに結合されているＱ３５およびＱ３６の両
コレクタに見出される。
【００５６】誤差増幅器４０から発生した誤差電流は、
抵抗Ｒ９に印加される。抵抗Ｒ９およびキャパシタＣ１
は、低域フィルタ４５を形成する。誤差電流は、キャパ
シタＣ１によって積分され、トランジスタＱ２６のベー
スに印加される電圧を形成する。
抵抗Ｒ９に印加される。抵抗Ｒ９およびキャパシタＣ１
は、低域フィルタ４５を形成する。誤差電流は、キャパ
シタＣ１によって積分され、トランジスタＱ２６のベー
スに印加される電圧を形成する。
【００５７】トランジスタＱ２６は、制御可能電流吸収
源４４を構成し、端子ＤX およびＤ Y における出力信号
の共通モード成分を制御する。Ｑ２６は低域フィルタ４
５からの電圧を受け、Ｑ２６を通って流れる電流を調整
する。Ｑ２６を通って流れる電流は、電流ＩREAD1 、Ｉ
READ2 、およびＩREF の和である。
源４４を構成し、端子ＤX およびＤ Y における出力信号
の共通モード成分を制御する。Ｑ２６は低域フィルタ４
５からの電圧を受け、Ｑ２６を通って流れる電流を調整
する。Ｑ２６を通って流れる電流は、電流ＩREAD1 、Ｉ
READ2 、およびＩREF の和である。
【００５８】トランジスタＱ２６のコレクタ電圧は、
０．３ｐｈｉ、すなわち約０．２１ボルトに保持される
ので、Ｑ２６は、飽和と能動モードとの間の境界領域で
動作する。この境界領域においては、Ｑ２６は実際に、
より電界効果トランジスタらしく動作し、その場合、キ
ャパシタＣ１の電圧がトランジスタＱ２６を通る電流を
制御する。
０．３ｐｈｉ、すなわち約０．２１ボルトに保持される
ので、Ｑ２６は、飽和と能動モードとの間の境界領域で
動作する。この境界領域においては、Ｑ２６は実際に、
より電界効果トランジスタらしく動作し、その場合、キ
ャパシタＣ１の電圧がトランジスタＱ２６を通る電流を
制御する。
【００５９】そのような小さいコレクタ−エミッタ電圧
においては、トランジスタＱ２６が、制御される電流源
として機能することは重要である。回路３０が、非バイ
アススピンドル構成を有するディスク駆動機構におい
て、片側形電源を用いて正しく動作するためには、Ｑ３
０のコレクタ電圧は、もしＭＲ素子が磁気媒体に接触し
ても放電損傷が起こらないように十分低くなくてはなら
ない。
においては、トランジスタＱ２６が、制御される電流源
として機能することは重要である。回路３０が、非バイ
アススピンドル構成を有するディスク駆動機構におい
て、片側形電源を用いて正しく動作するためには、Ｑ３
０のコレクタ電圧は、もしＭＲ素子が磁気媒体に接触し
ても放電損傷が起こらないように十分低くなくてはなら
ない。
【００６０】回路３０へ外部から供給される他の２つの
信号は、ＨＳおよび−ＲＧである。これらの信号および
それらにより起動される機能は、図２Ａには示されてい
ない。信号ＨＳは、ＭＲ素子選択信号であり、「ヘッド
選択（ｈｅａｄ ｓｅｌｅｃｔ）」という用語の頭字語
である。信号−ＲＧは、回路３０がデータを読取るか否
かを決定し、「読取りゲート（ｒｅａｄ ｇａｔｅ）」
という用語の頭字語である。−ＲＧが低レベルである時
は、回路３０は読取っている。−ＲＧが高レベルである
時は、回路３０はデータを読取っておらず、ディスク駆
動機構１０はなにか他の動作を行っている。
信号は、ＨＳおよび−ＲＧである。これらの信号および
それらにより起動される機能は、図２Ａには示されてい
ない。信号ＨＳは、ＭＲ素子選択信号であり、「ヘッド
選択（ｈｅａｄ ｓｅｌｅｃｔ）」という用語の頭字語
である。信号−ＲＧは、回路３０がデータを読取るか否
かを決定し、「読取りゲート（ｒｅａｄ ｇａｔｅ）」
という用語の頭字語である。−ＲＧが低レベルである時
は、回路３０は読取っている。−ＲＧが高レベルである
時は、回路３０はデータを読取っておらず、ディスク駆
動機構１０はなにか他の動作を行っている。
【００６１】信号ＨＳおよび−ＲＧを処理するための回
路は、図３Ａおよび図３Ｂに示されており、単安定マル
チバイブレータＭＯＮＯ１およびＭＯＮＯ２と、ＯＲゲ
ートＡ１と、ＮＯＲゲートＡ３、Ａ４、およびＡ５と、
インバータＡ２と、トランジスタＱ１、Ｑ７、Ｑ８、Ｑ
９、Ｑ１０、Ｑ１１、Ｑ１２、Ｑ１３、およびＱ１４
と、を含む。さらに、回路３０は、ＭＲ素子と図１の磁
気ディスク１４の表面との間に接触が起こった時に、信
号を発生する比較器を含む。この比較器回路は、図３Ｃ
に示されており、電流源Ｉ７、Ｉ９、およびＩ１０と、
トランジスタＱ４１、Ｑ４４、Ｑ４７、およびＱ４９
と、を含む。
路は、図３Ａおよび図３Ｂに示されており、単安定マル
チバイブレータＭＯＮＯ１およびＭＯＮＯ２と、ＯＲゲ
ートＡ１と、ＮＯＲゲートＡ３、Ａ４、およびＡ５と、
インバータＡ２と、トランジスタＱ１、Ｑ７、Ｑ８、Ｑ
９、Ｑ１０、Ｑ１１、Ｑ１２、Ｑ１３、およびＱ１４
と、を含む。さらに、回路３０は、ＭＲ素子と図１の磁
気ディスク１４の表面との間に接触が起こった時に、信
号を発生する比較器を含む。この比較器回路は、図３Ｃ
に示されており、電流源Ｉ７、Ｉ９、およびＩ１０と、
トランジスタＱ４１、Ｑ４４、Ｑ４７、およびＱ４９
と、を含む。
【００６２】単安定マルチバイブレータＭＯＮＯ１およ
びＭＯＮＯ２は、それらのそれぞれのＣＬＫ入力におけ
る高から低レベルへの移行により起動される。マルチバ
イブレータが起動されると、そのＱ出力は高レベルにな
り、所定時間の間高レベルに留まる。ＭＯＮＯ２によっ
てのみ用いられるＲ入力は、該所定時間が終わる前にＱ
出力を強制的に低レベルにする。
びＭＯＮＯ２は、それらのそれぞれのＣＬＫ入力におけ
る高から低レベルへの移行により起動される。マルチバ
イブレータが起動されると、そのＱ出力は高レベルにな
り、所定時間の間高レベルに留まる。ＭＯＮＯ２によっ
てのみ用いられるＲ入力は、該所定時間が終わる前にＱ
出力を強制的に低レベルにする。
【００６３】−ＲＧが十分長い時間の間高レベルであり
続けているものと仮定する。ＭＯＮＯ１およびＭＯＮＯ
２の双方のＱ出力は低レベルになっている。ＯＲゲート
Ａ１の出力は高レベルになっており、それはＮＯＲゲー
トＡ３およびＡ４の出力を低レベルに駆動する。−ＲＧ
が高レベルである時は、信号ＨＳは、ＮＯＲゲートＡ３
およびＡ４の出力に影響を及ぼすことを阻止されてい
る。
続けているものと仮定する。ＭＯＮＯ１およびＭＯＮＯ
２の双方のＱ出力は低レベルになっている。ＯＲゲート
Ａ１の出力は高レベルになっており、それはＮＯＲゲー
トＡ３およびＡ４の出力を低レベルに駆動する。−ＲＧ
が高レベルである時は、信号ＨＳは、ＮＯＲゲートＡ３
およびＡ４の出力に影響を及ぼすことを阻止されてい
る。
【００６４】ＮＯＲゲートＡ３の出力が低レベルになっ
ているので、トランジスタＱ９およびＱ７はオフに、ト
ランジスタＱ１０はオンになっている。これは、電流Ｉ
READ 1 およびＩREF がＭＲ素子１８ａの端子Ａに入るの
を阻止する。ＮＯＲゲートＡ４の出力も低レベルになっ
ているので、ＭＲ素子１８ｂも同様の影響を受ける。Ｑ
１１およびＱ８はオフに、Ｑ１２はオンになっている。
ているので、トランジスタＱ９およびＱ７はオフに、ト
ランジスタＱ１０はオンになっている。これは、電流Ｉ
READ 1 およびＩREF がＭＲ素子１８ａの端子Ａに入るの
を阻止する。ＮＯＲゲートＡ４の出力も低レベルになっ
ているので、ＭＲ素子１８ｂも同様の影響を受ける。Ｑ
１１およびＱ８はオフに、Ｑ１２はオンになっている。
【００６５】ＮＯＲゲートＡ３およびＡ４の出力はＮＯ
ＲゲートＡ５にも供給され、ＮＯＲゲートＡ５の出力を
高レベルに駆動する。ＮＯＲゲートＡ５の出力が高レベ
ルである時は、トランジスタＱ１およびＱ１３はオン
に、トランジスタＱ１４はオフになっている。トランジ
スタＱ１がオンである時は、そうでない時に抵抗Ｒ１を
通って流れる電流が遭遇する抵抗はゼロに近くなる。電
流ＩREF は、外部から供給される電流ＩBRに比Ｒ１／Ｒ
２を乗算したものに等しいので、トランジスタＱ１がオ
ンになっている時は、電流ＩREF はゼロである。さら
に、電流ＩREAD1 は、トランジスタＱ１３および抵抗Ｒ
３を通る経路を流れる。Ｒ３の抵抗値は、電流ＩREAD1
がＲ３において、ＩBIASに等しい電流を有する典型的な
ＭＲ素子における電圧降下に近い電圧降下を生じるよう
に選択される。回路３０が非能動状態にある時にＩ
READ1 をＲ３を通して流すことにより、重要な成分は能
動状態に留まり、−ＲＧが低レベルになった時に速やか
に応答しうる。
ＲゲートＡ５にも供給され、ＮＯＲゲートＡ５の出力を
高レベルに駆動する。ＮＯＲゲートＡ５の出力が高レベ
ルである時は、トランジスタＱ１およびＱ１３はオン
に、トランジスタＱ１４はオフになっている。トランジ
スタＱ１がオンである時は、そうでない時に抵抗Ｒ１を
通って流れる電流が遭遇する抵抗はゼロに近くなる。電
流ＩREF は、外部から供給される電流ＩBRに比Ｒ１／Ｒ
２を乗算したものに等しいので、トランジスタＱ１がオ
ンになっている時は、電流ＩREF はゼロである。さら
に、電流ＩREAD1 は、トランジスタＱ１３および抵抗Ｒ
３を通る経路を流れる。Ｒ３の抵抗値は、電流ＩREAD1
がＲ３において、ＩBIASに等しい電流を有する典型的な
ＭＲ素子における電圧降下に近い電圧降下を生じるよう
に選択される。回路３０が非能動状態にある時にＩ
READ1 をＲ３を通して流すことにより、重要な成分は能
動状態に留まり、−ＲＧが低レベルになった時に速やか
に応答しうる。
【００６６】ここで、−ＲＧが低レベルなったものと仮
定する。ＯＲゲートＡ１の出力は低レベルになり、それ
はＭＯＮＯ１を起動して、そのＱ出力を所定時間の間高
レベルにセットする。ＭＯＮＯ１のＱ出力が高レベルに
なると、差動低域フィルタ３６のトランジスタＱ３９お
よびＱ５０がオンにされ、該Ｑ出力が低レベルになるま
でオンに留まる。これは、増幅器の伝達関数の極位置の
周波数を増大させることにより、フィルタ３６の帯域幅
を増大させる。フィルタ３６の帯域幅が増大すると、−
ＲＧの高から低レベルへの移行の後にフィルタ３６が必
要とする回復時間は短縮される。
定する。ＯＲゲートＡ１の出力は低レベルになり、それ
はＭＯＮＯ１を起動して、そのＱ出力を所定時間の間高
レベルにセットする。ＭＯＮＯ１のＱ出力が高レベルに
なると、差動低域フィルタ３６のトランジスタＱ３９お
よびＱ５０がオンにされ、該Ｑ出力が低レベルになるま
でオンに留まる。これは、増幅器の伝達関数の極位置の
周波数を増大させることにより、フィルタ３６の帯域幅
を増大させる。フィルタ３６の帯域幅が増大すると、−
ＲＧの高から低レベルへの移行の後にフィルタ３６が必
要とする回復時間は短縮される。
【００６７】前記所定時間の後、ＭＯＮＯ１のＱ出力は
低レベルへ復帰し、回路３０は読取りモードになる。読
取りモードにおいては、ＨＳ信号は、いずれのＭＲ素子
が能動状態になるかを決定する。もしＨＳが高レベルに
なれば、ＮＯＲゲートＡ３の出力が低レベルになって、
トランジスタＱ９およびＱ７はオフに、トランジスタＱ
１０はオンになり、ＮＯＲゲートＡ４の出力は高レベル
になって、トランジスタＱ１１およびＱ８はオンに、Ｑ
１２はオフになる。従って、ＭＲ素子１８ｂが能動状態
になり、ＭＲ素子１８ａは非能動状態になる。ＨＳが低
レベルになった時は、ＮＯＲゲートＡ３の出力が高レベ
ルになって、トランジスタＱ９およびＱ７はオンに、ト
ランジスタＱ１０はオフになり、ＮＯＲゲートＡ４の出
力は低レベルになって、トランジスタＱ１１およびＱ８
はオフに、Ｑ１２はオンになる。従って、ＭＲ素子１８
ａが能動状態になり、ＭＲ素子１８ｂは非能動状態にな
る。
低レベルへ復帰し、回路３０は読取りモードになる。読
取りモードにおいては、ＨＳ信号は、いずれのＭＲ素子
が能動状態になるかを決定する。もしＨＳが高レベルに
なれば、ＮＯＲゲートＡ３の出力が低レベルになって、
トランジスタＱ９およびＱ７はオフに、トランジスタＱ
１０はオンになり、ＮＯＲゲートＡ４の出力は高レベル
になって、トランジスタＱ１１およびＱ８はオンに、Ｑ
１２はオフになる。従って、ＭＲ素子１８ｂが能動状態
になり、ＭＲ素子１８ａは非能動状態になる。ＨＳが低
レベルになった時は、ＮＯＲゲートＡ３の出力が高レベ
ルになって、トランジスタＱ９およびＱ７はオンに、ト
ランジスタＱ１０はオフになり、ＮＯＲゲートＡ４の出
力は低レベルになって、トランジスタＱ１１およびＱ８
はオフに、Ｑ１２はオンになる。従って、ＭＲ素子１８
ａが能動状態になり、ＭＲ素子１８ｂは非能動状態にな
る。
【００６８】磁気ディスク１４の表面とＭＲ素子との間
に接触が起こった時は、ＭＲ素子から磁気ディスク１４
を通ってディスク駆動機構１０の接地へ電流が流れるの
で、Ｑ１６およびＱ２５の双方を通る電流が増加する。
これらのトランジスタの双方を通る電流が増加すると、
それは電流−電圧センサ３２ａ−３２ｂおよび３４ａ−
３４ｂに反映される。従って、端子ＤX およびＤY に見
出される出力信号の共通モード電圧は増加する。共通モ
ード電圧が増加すると、トランジスタＱ４２およびＱ４
６を通って追加の電流が流れ、その結果トランジスタＱ
４１のベース電圧が増加する。
に接触が起こった時は、ＭＲ素子から磁気ディスク１４
を通ってディスク駆動機構１０の接地へ電流が流れるの
で、Ｑ１６およびＱ２５の双方を通る電流が増加する。
これらのトランジスタの双方を通る電流が増加すると、
それは電流−電圧センサ３２ａ−３２ｂおよび３４ａ−
３４ｂに反映される。従って、端子ＤX およびＤY に見
出される出力信号の共通モード電圧は増加する。共通モ
ード電圧が増加すると、トランジスタＱ４２およびＱ４
６を通って追加の電流が流れ、その結果トランジスタＱ
４１のベース電圧が増加する。
【００６９】トランジスタＱ４１のベース電圧は、外部
から供給される基準電圧ＶREF であるトランジスタＱ４
９のベース電圧と比較される。もしトランジスタＱ４１
のベース電圧がＶREF よりも大きければ、信号−Ｃは低
レベルになり、ＭＲ素子が磁気ディスク１４の表面に接
触したことを示す。信号−Ｃが低レベルになると、それ
は単安定マルチバイブレータＭＯＮＯ２を起動し、ＭＯ
ＮＯ２のＱ出力は高レベルになる。これは回路３０に対
し、−ＲＧの状態が低から高レベルへ変化したのと同じ
効果を有する。従って、回路３０は、電流ＩREF がオフ
にされ、電流Ｉ READ1 が抵抗Ｒ３を通って流される待機
モードに入る。
から供給される基準電圧ＶREF であるトランジスタＱ４
９のベース電圧と比較される。もしトランジスタＱ４１
のベース電圧がＶREF よりも大きければ、信号−Ｃは低
レベルになり、ＭＲ素子が磁気ディスク１４の表面に接
触したことを示す。信号−Ｃが低レベルになると、それ
は単安定マルチバイブレータＭＯＮＯ２を起動し、ＭＯ
ＮＯ２のＱ出力は高レベルになる。これは回路３０に対
し、−ＲＧの状態が低から高レベルへ変化したのと同じ
効果を有する。従って、回路３０は、電流ＩREF がオフ
にされ、電流Ｉ READ1 が抵抗Ｒ３を通って流される待機
モードに入る。
【００７０】所定時間の後、ＭＯＮＯ２のＱ出力は低レ
ベルへ復帰し、もしＭＲ素子がもはやディスク１４の表
面に接触していなければ、正常な動作が回復する。もし
ＭＲ素子がなお接触していれば、−Ｃは再び低レベルに
なり、別の待機サイクルを起動する。
ベルへ復帰し、もしＭＲ素子がもはやディスク１４の表
面に接触していなければ、正常な動作が回復する。もし
ＭＲ素子がなお接触していれば、−Ｃは再び低レベルに
なり、別の待機サイクルを起動する。
【００７１】回路３０へ外部から供給されるもう１つの
信号は、ＶＧＥＮから供給される基準電圧がフィルタさ
れるようにする。この信号は、ＦＩＬと表示され、組立
てられたディスク駆動機構１０の外部キャパシタに結合
せしめられる。
信号は、ＶＧＥＮから供給される基準電圧がフィルタさ
れるようにする。この信号は、ＦＩＬと表示され、組立
てられたディスク駆動機構１０の外部キャパシタに結合
せしめられる。
【００７２】
【発明の効果】本発明の単極性ＭＲ前置増幅器は、片端
形（ｓｉｎｇｌｅ−ｅｎｄｅｄ）電源によって動作し、
電圧放電に起因する損傷をなくし、前置増幅器の出力と
他回路の入力段との間の結合キャパシタを不必要にす
る。
形（ｓｉｎｇｌｅ−ｅｎｄｅｄ）電源によって動作し、
電圧放電に起因する損傷をなくし、前置増幅器の出力と
他回路の入力段との間の結合キャパシタを不必要にす
る。
【００７３】従来技術においては、前置増幅器は、両側
形電源の使用により、またはスピンドルをバイアスする
ことにより、電圧放電を防止した。本発明においては、
電圧調整器が、ＭＲ素子とディスク表面との間の電圧差
を最小に保持する。その差は、スピンドルのバイアスを
必要とすることなく電圧放電を防止するのに十分なほど
小さい。さらに、本発明の前置増幅器は、差動出力信号
の共通モード成分を制御するのに飽和近くで動作するト
ランジスタを用いるので、該前置増幅器は片側形電源に
より電力供給されうる。
形電源の使用により、またはスピンドルをバイアスする
ことにより、電圧放電を防止した。本発明においては、
電圧調整器が、ＭＲ素子とディスク表面との間の電圧差
を最小に保持する。その差は、スピンドルのバイアスを
必要とすることなく電圧放電を防止するのに十分なほど
小さい。さらに、本発明の前置増幅器は、差動出力信号
の共通モード成分を制御するのに飽和近くで動作するト
ランジスタを用いるので、該前置増幅器は片側形電源に
より電力供給されうる。
【００７４】従来技術においては、前置増幅器の出力信
号の差動直流および低周波成分を最小化するために第１
帰還ループが用いられ、電圧放電による損傷を防止する
のにＭＲ素子の電圧を調整するため第２帰還ループが用
いられた。該第２ループはまた、差動出力信号の直流共
通モード成分にも影響を及ぼした。従って、直流共通モ
ード成分を除去するのに結合キャパシタが必要であっ
た。
号の差動直流および低周波成分を最小化するために第１
帰還ループが用いられ、電圧放電による損傷を防止する
のにＭＲ素子の電圧を調整するため第２帰還ループが用
いられた。該第２ループはまた、差動出力信号の直流共
通モード成分にも影響を及ぼした。従って、直流共通モ
ード成分を除去するのに結合キャパシタが必要であっ
た。
【００７５】本発明においては、電圧放電からの保護は
電圧調整器によって行われる。従って、第２帰還ループ
は、出力信号の共通モードの直流および低周波成分の制
御に用いられうる。第１帰還ループが差動直流および低
周波成分を消去し、第２帰還ループが共通モードの直流
および低周波成分を調整するようにすることにより、本
発明の前置増幅器の出力信号は電子的結合キャパシタを
構成する。この電子的結合キャパシタのキャパシタンス
は、本発明の前置増幅器が読取りモードにされる時には
変更され、それによって回路の安定化時間が短縮され
る。
電圧調整器によって行われる。従って、第２帰還ループ
は、出力信号の共通モードの直流および低周波成分の制
御に用いられうる。第１帰還ループが差動直流および低
周波成分を消去し、第２帰還ループが共通モードの直流
および低周波成分を調整するようにすることにより、本
発明の前置増幅器の出力信号は電子的結合キャパシタを
構成する。この電子的結合キャパシタのキャパシタンス
は、本発明の前置増幅器が読取りモードにされる時には
変更され、それによって回路の安定化時間が短縮され
る。
【００７６】本発明の前置増幅器は電子的結合キャパシ
タを構成するので、この前置増幅器を他回路に接続する
のに物理的キャパシタを使用する必要はない。これによ
り成分数が減少せしめられるので、本発明の前置増幅器
を用いて構成されるディスク駆動機構のコストは削減さ
れる。
タを構成するので、この前置増幅器を他回路に接続する
のに物理的キャパシタを使用する必要はない。これによ
り成分数が減少せしめられるので、本発明の前置増幅器
を用いて構成されるディスク駆動機構のコストは削減さ
れる。
【００７７】以上においては、本発明を実施例に関して
説明してきたが、本技術分野に習熟した者ならば、本発
明の精神および範囲から逸脱することなく、その形式お
よび細部において改変が行われうることを認識するはず
である。
説明してきたが、本技術分野に習熟した者ならば、本発
明の精神および範囲から逸脱することなく、その形式お
よび細部において改変が行われうることを認識するはず
である。
【図１】本発明の単極性磁気抵抗（ＭＲ）前置増幅器装
置を用いたディスク駆動機構の分解斜視図。
置を用いたディスク駆動機構の分解斜視図。
【図２】Ａは、図１のディスク駆動機構に用いられてい
る単極性ＭＲ前置増幅器を示すブロック図であり、Ｂ
は、Ａに示されている単極性ＭＲ前置増幅器の別の実施
例を示すブロック図である。
る単極性ＭＲ前置増幅器を示すブロック図であり、Ｂ
は、Ａに示されている単極性ＭＲ前置増幅器の別の実施
例を示すブロック図である。
【図３】ＡからＣまでは、図２Ａの単極性ＭＲ前置増幅
器を示すトランジスタレベルの図である。
器を示すトランジスタレベルの図である。
１２ スピンドル １４ 磁気媒体ディスク １６ アクチュエータ ２８ 鋳造基部 ３０ 前置増幅器 ３１ 前置増幅器 ４２ 制御可能電流源 ４３ 制御可能電流源 ４４ 制御可能電流吸収源 ４７ 制御可能電流吸収源 ＶREF 基準電圧
Claims (15)
- 【請求項１】 磁気抵抗素子に用いる前置増幅器におい
て、 該前置増幅器を該磁気抵抗素子の第１端子に結合せしめ
る第１ＭＲ端子と、 該前置増幅器を該磁気抵抗素子の第２端子に結合せしめ
る第２ＭＲ端子と、 第１前置増幅器出力端子と、 第２前置増幅器出力端子であって、該第１および第２前
置増幅器出力端子に差動出力信号が発生する該第２前置
増幅器出力端子と、 前記第１ＭＲ端子に結合した電流出力と、該電流出力に
発生する電流の大きさを制御する第１制御入力と、を備
える制御される電流源と、 前記電流出力に発生する電流の大きさを表す第１出力信
号であって、前記第１前置増幅器出力端子に結合する該
第１出力信号を発生する第１出力手段と、 前記第２ＭＲ端子に結合した電流入力と、該電流入力に
おいて消費される電流の大きさを制御する第２制御入力
とを備える、制御される電流吸収源と、 電圧源から前記第２ＭＲ端子への導電路を与え、前記第
２前置増幅器出力端子に結合する第２出力信号を発生
し、該第２出力信号が該導電路を流れる電流の大きさを
表す、第２出力手段と、 前記差動出力信号の差動直流および低周波成分に基づい
て第１誤差制御信号を発生する手段であって、該第１誤
差制御信号が前記制御される電流源の前記第１制御入力
に結合する、該第１誤差制御信号発生手段と、 前記差動出力信号の共通モード直流および低周波成分
と、基準電圧信号とに基づいて第２誤差制御信号を発生
する手段であって、該第２誤差制御信号が前記制御され
る電流吸収源に結合する、該第２誤差制御信号発生手段
と、を有する、磁気抵抗素子に用いる前置増幅器。 - 【請求項２】 前記第２ＭＲ端子に結合した電圧調整
器、をさらに有する、請求項１記載の前置増幅器。 - 【請求項３】 前記第１ＭＲ端子に結合し、独立して制
御されうる基準電流出力を有する基準電流源、をさらに
含む、請求項１記載の前置増幅器。 - 【請求項４】 前記第１ＭＲ端子に結合し、該第１ＭＲ
端子が所定の電圧を超えることを阻止する第１クランプ
手段と、 前記第２ＭＲ端子に結合し、該第２ＭＲ端子が所定の電
圧を超えることを阻止する第１クランプ手段と、をさら
に有する、請求項１記載の前置増幅器。 - 【請求項５】 第１および第２素子端子において前置増
幅器に結合した磁気抵抗素子から得られる差動出力信号
を、第１および第２出力端子に発生する該前置増幅器お
よびバイアス回路であって、該磁気抵抗素子と磁気媒体
との間の電圧放電から該磁気抵抗素子を保護し、物理的
結合キャパシタなしに該第１および第２出力端子を他回
路に結合し、該前置増幅器回路が片端形電源による電力
供給を受ける、前記前置増幅器およびバイアス回路にお
いて、該前置増幅器回路が、 前記磁気抵抗素子に印加される第１読取り信号を発生す
る手段と、 第２読取り信号を発生する手段と、 前記第１読取り信号から第１出力信号を得る手段と、 前記第２読取り信号から第２出力信号を得る手段であっ
て、該第１および第２出力信号が一緒に前記差動出力信
号を形成する、該第２出力信号を得る手段と、 前記第１読取り信号の大きさを調節して、第１出力信号
の差動直流および低周波成分をして、前記第２出力信号
の差動直流および低周波成分に等しからしめる、第１帰
還ループと、 前記第１および第２出力信号の和の大きさを調節して、
前記差動出力信号の共通モード直流および低周波成分を
して、基準電圧に等しからしめる、第２帰還ループと、
を有する、前置増幅器およびバイアス回路。 - 【請求項６】 前記第２素子端子を前記磁気媒体の電圧
に対して所定電圧に保持する手段、をさらに有する、請
求項５記載の前置増幅器。 - 【請求項７】 前記第１素子端子に結合し、該第１素子
端子が前記磁気媒体の電圧に対して所定電圧を超えるこ
とを阻止する第１クランプ手段と、 前記第２素子端子に結合し、前記磁気抵抗素子の該第２
素子端子が前記磁気媒体の電圧に対して所定電圧を超え
ることを阻止する第２クランプ手段と、をさらに有す
る、請求項５記載の前置増幅器。 - 【請求項８】 ディスク駆動機構基部と、 該ディスク駆動機構基部に回転可能に連結されたスピン
ドルと、 該スピンドルに取付けられたディスクであって、媒体電
圧に保持された磁気媒体表面を有する該ディスクと、 前記ディスク駆動機構基部に移動可能に連結されたアク
チュエータアームと、 該アクチュエータアームに取付けられ、前記ディスクの
前記磁気媒体表面に隣接した磁気抵抗素子であって、第
１および第２素子端子を有する該磁気抵抗素子と、 該磁気抵抗素子から導かれる差動出力信号を、第１およ
び第２出力端子に発生する前置増幅器とを含む組合せで
あって、該前置増幅器が、 前記磁気抵抗素子に印加される第１読取り信号を発生す
る手段と、 第２読取り信号を発生する手段と、 前記第１読取り信号から第１出力信号を導く手段と、 前記第２読取り信号から第２出力信号を導く手段であっ
て、該第１および第２出力信号が一緒に前記差動出力信
号を形成する、該第２出力信号を導く手段と、 前記第１読取り信号の大きさを調節して、第１出力信号
の差動直流および低周波成分をして、前記第２出力信号
の差動直流および低周波成分に等しからしめる、第１帰
還ループと、 前記第１および第２出力信号の和の大きさを調節して、
前記差動出力信号の共通モード直流および低周波成分を
して、基準電圧に等しからしめる、第２帰還ループと、
を含む、前記組合せ。 - 【請求項９】 前記前置増幅器が、 前記第２素子端子を前記媒体電圧に対して所定の電圧に
保持する手段、をさらに含む、請求項８記載の組合せ。 - 【請求項１０】 前記前置増幅器が、 前記第１素子端子に結合し、該第１素子端子が前記媒体
電圧に対して所定電圧を超えることを阻止する第１クラ
ンプ手段と、 前記第２素子端子に結合し、前記磁気抵抗素子の該第２
素子端子が前記媒体電圧に対して所定電圧を超えること
を阻止する第２クランプ手段と、をさらに含む、請求項
８記載の組合せ。 - 【請求項１１】 第１および第２素子端子を有する磁気
抵抗素子と、 該磁気抵抗素子から導かれる差動出力信号を、第１およ
び第２出力端子に発生する前置増幅器とを含む組合せで
あって、該前置増幅器が、 前記磁気抵抗素子に印加される第１読取り信号を発生す
る手段と、 第２読取り信号を発生する手段と、 前記第１読取り信号から第１出力信号を導く手段と、 前記第２読取り信号から第２出力信号を導く手段であっ
て、該第１および第２出力信号が一緒に前記差動出力信
号を形成する、該第２出力信号を導く手段と、 前記第１読取り信号の大きさを調節して、第１出力信号
の差動直流および低周波成分をして、前記第２出力信号
の差動直流および低周波成分に等しからしめる、第１帰
還ループと、 前記第１および第２出力信号の和の大きさを調節して、
前記差動出力信号の共通モード直流および低周波成分を
して、基準電圧に等しからしめる、第２帰還ループと、
を含む、前記組合せ。の組合せ装置。 - 【請求項１２】 磁気抵抗素子に用いる前置増幅器にお
いて、 該前置増幅器を該磁気抵抗素子の第１端子に結合せしめ
る第１ＭＲ端子と、 該前置増幅器を該磁気抵抗素子の第２端子に結合せしめ
る第２ＭＲ端子と、 第１前置増幅器出力端子と、 第２前置増幅器出力端子であって、該第１および第２前
置増幅器出力端子に差動出力信号が発生する該第２前置
増幅器出力端子と、 前記第２ＭＲ端子に結合した電流出力と、該電流出力に
発生する電流の大きさを制御する第１制御入力と、を備
える制御される電流源と、 前記電流出力に発生する電流の大きさを表す第１出力信
号であって、前記第１前置増幅器出力端子に結合する該
第１出力信号を発生する第１出力手段と、 前記第２ＭＲ端子に結合した電流入力と、該電流入力に
おいて消費される電流の大きさを制御する第２制御入力
とを備える、制御される電流吸収源と、 電圧源から前記第１ＭＲ端子への導電路を与え、前記第
２前置増幅器出力端子に結合する第２出力信号を発生
し、該第２出力信号が該導電路を流れる電流の大きさを
表す、第２出力手段と、 前記差動出力信号の差動直流および低周波成分に基づい
て第１誤差制御信号を発生する手段であって、該第１誤
差制御信号が前記制御される電流源の前記第１制御入力
に結合する、該第１誤差制御信号発生手段と、 前記差動出力信号の共通モード直流および低周波成分
と、基準電圧信号とに基づいて第２誤差制御信号を発生
する手段であって、該第２誤差制御信号が前記制御され
る電流吸収源に結合する、該第２誤差制御信号発生手段
と、を有する、磁気抵抗素子に用いる前置増幅器。 - 【請求項１３】 前記第１ＭＲ端子に結合した電圧調整
器、をさらに有する、請求項１２記載の前置増幅器。 - 【請求項１４】 前記第１ＭＲ端子に結合し、独立して
制御されうる基準電流出力を備える基準電流源、をさら
に有する、請求項１２記載の前置増幅器。 - 【請求項１５】 前記第１ＭＲ端子に結合し、該第１Ｍ
Ｒ端子が所定の電圧を超えることを阻止する第１クラン
プ手段と、 前記第２ＭＲ端子に結合し、該第２ＭＲ端子が所定の電
圧を超えることを阻止する第１クランプ手段と、をさら
に有する、請求項１２記載の前置増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US993316 | 1992-12-18 | ||
| US07/993,316 US5327303A (en) | 1992-12-18 | 1992-12-18 | MR preamplifier having feedback loops for minimizing differential low frequency components and regulating common mode low frequency components of the preamplifier output signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06267002A true JPH06267002A (ja) | 1994-09-22 |
| JP2994931B2 JP2994931B2 (ja) | 1999-12-27 |
Family
ID=25539378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5316828A Expired - Fee Related JP2994931B2 (ja) | 1992-12-18 | 1993-12-16 | 単極性磁気抵抗前置増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5327303A (ja) |
| EP (1) | EP0610624B1 (ja) |
| JP (1) | JP2994931B2 (ja) |
| DE (1) | DE69317998T2 (ja) |
| HK (1) | HK1009355A1 (ja) |
| SG (1) | SG48084A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016316A1 (fr) * | 1998-09-10 | 2000-03-23 | Hitachi, Ltd. | Memoire de type disque magnetique et unite de disques durs |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552950A (en) * | 1994-11-30 | 1996-09-03 | International Business Machines Corporation | Direct access storage device with magneto-resistive transducing head apparatus and a common read return signal line |
| US5539598A (en) * | 1994-12-08 | 1996-07-23 | International Business Machines Corporation | Electrostatic protection for a shielded MR sensor |
| US5770968A (en) * | 1994-12-30 | 1998-06-23 | Sgs-Thomson Microelectronics, Inc. | Differential amplifier with proxy load for control of output common mode range |
| DE69531931T2 (de) * | 1994-12-30 | 2004-07-29 | STMicroelectronics, Inc., Carrollton | Symmetrisch ohmische Stromwandlerschaltung und Verfahren dazu |
| US6341046B1 (en) * | 1995-04-14 | 2002-01-22 | Agere Systems Guardian Corp. | Current biasing voltage sensing preamplifier for magnetoresistive heads |
| US5633765A (en) * | 1995-10-19 | 1997-05-27 | Samsung Electronics, Ltd. | Adaptive pole-zero cancellation for wide bandwidth magnetoresistive pre-amplifier |
| US5774291A (en) * | 1996-03-28 | 1998-06-30 | International Business Machines Corporation | Voltage measurement circuit for a magnetoresistive head installed in a disk enclosure |
| US5914630A (en) * | 1996-05-10 | 1999-06-22 | Vtc Inc. | MR head preamplifier with output signal amplitude which is independent of head resistance |
| US5917680A (en) * | 1996-06-24 | 1999-06-29 | Read-Rite Corporation | Magnetoresistive head with magnetic bias level control |
| US5986839A (en) * | 1996-09-17 | 1999-11-16 | International Business Machines Corporation | Electronic magnetoresistive sensor biasing using a transducer equivalent circuit and current sources |
| US6219195B1 (en) | 1998-01-29 | 2001-04-17 | Marvell Technology Group Ltd. | Low-noise magneto-resistive amplifier using CMOS technology |
| FR2781285A1 (fr) * | 1998-07-17 | 2000-01-21 | Koninkl Philips Electronics Nv | Dispositif de mesure automatique d'une resistance |
| US6489762B2 (en) | 2001-04-26 | 2002-12-03 | Samsung Electronics Co., Ltd. | Method to detect junction induced signal instability from GMR/MR heads |
| US7187513B2 (en) * | 2002-06-14 | 2007-03-06 | Renesas Technology America, Inc. | Differential magneto-resistive head pre-amplifiers for single polarity power supply applications |
| US8126078B2 (en) * | 2003-01-28 | 2012-02-28 | Agere Systems Inc. | Method and apparatus for reducing noise in an unbalanced channel using common mode component |
| US20050259344A1 (en) * | 2003-08-26 | 2005-11-24 | Motomu Hashizume | High output impedance biasing for magnetoresistive elements |
| US7414804B1 (en) | 2004-08-30 | 2008-08-19 | Marvell International Ltd. | TMR/GMR amplifier with input current compensation |
| US7151393B2 (en) * | 2004-11-05 | 2006-12-19 | Guzik Technical Enterprises | High-speed write driver |
| TWM306427U (en) * | 2005-12-27 | 2007-02-11 | Iwei Technology Co Ltd | Improvement of current-to-voltage detecting circuit |
| US8677457B2 (en) * | 2007-02-09 | 2014-03-18 | Marvell World Trade Ltd. | Security for codes running in non-trusted domains in a processor core |
| US7999500B1 (en) * | 2007-08-16 | 2011-08-16 | Marvell International Ltd. | Calibrating spindle motor controllers |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3814863A (en) * | 1972-10-11 | 1974-06-04 | Ibm | Internally biased magnetoresistive magnetic transducer |
| NL168981C (nl) * | 1975-04-15 | 1982-05-17 | Philips Nv | Magnetoweerstand leeskop. |
| US4191977A (en) * | 1978-09-29 | 1980-03-04 | International Business Machines Corporation | Biasing of magnetoresistive read head using gyrators |
| US4492997A (en) * | 1980-11-28 | 1985-01-08 | Hitachi, Ltd. | Reproducing and amplifying circuit for magnetoresistive head |
| US4388699A (en) * | 1981-01-19 | 1983-06-14 | National Semiconductor Corporation | Bubble memory sense amplifier |
| CH655581B (ja) * | 1981-05-19 | 1986-04-30 | ||
| US4716306A (en) * | 1983-08-15 | 1987-12-29 | Hitachi, Ltd. | Circuit for detecting variation of resistance of a variable-resistance element |
| US4580178A (en) * | 1984-03-27 | 1986-04-01 | Vertimag Systems Corporation | Magnetic data storage system |
| US4712144A (en) * | 1985-08-20 | 1987-12-08 | International Business Machines Corporation | Method and apparatus for reading recorded data by a magnetoresistive head |
| US4706138A (en) * | 1986-04-14 | 1987-11-10 | International Business Machines Corporation | Amplification of signals produced by a magnetic sensor |
| US4786993A (en) * | 1986-06-30 | 1988-11-22 | International Business Machines Corporation | Voltage amplifier for constant voltage biasing and amplifying signals from a MR sensor |
| US4743861A (en) * | 1986-10-27 | 1988-05-10 | International Business Machines Corporation | Frequency response compensation circuit |
| US4833559A (en) * | 1987-09-02 | 1989-05-23 | Magnetic Peripherals Inc. | Capacitor multiplexing for magnetoresistive heads |
| US5229894A (en) * | 1988-02-16 | 1993-07-20 | M.R. Sensors Limited | Method and apparatus for reading and decoding information using a magnetoresistive sensor |
| US4914398A (en) * | 1988-08-01 | 1990-04-03 | International Business Machines Corporation | Method and circuitry to suppress additive disturbances in data channels containing MR sensors |
| US4879610A (en) * | 1988-09-28 | 1989-11-07 | International Business Machines Corporation | Protective circuit for a magnetoresistive element |
| US5032935A (en) * | 1989-12-12 | 1991-07-16 | International Business Machines Corporation | Amplification of signals produced by a magnetoresistive element |
| US5103353A (en) * | 1990-05-01 | 1992-04-07 | International Business Machines Corporation | Low noise amplifier with short circuit protection for signals from magnetoresistive element |
| US5122915A (en) * | 1990-09-26 | 1992-06-16 | Minnesota Mining And Manufacturing Company | Low-noise preamplifier for magneto-resistive heads |
| US5235472A (en) * | 1991-10-18 | 1993-08-10 | Seagate Technology, Inc. | Apparatus for sensing operating shock on a disk drive |
-
1992
- 1992-12-18 US US07/993,316 patent/US5327303A/en not_active Expired - Lifetime
-
1993
- 1993-12-03 SG SG1996006924A patent/SG48084A1/en unknown
- 1993-12-03 DE DE69317998T patent/DE69317998T2/de not_active Expired - Fee Related
- 1993-12-03 EP EP93309721A patent/EP0610624B1/en not_active Expired - Lifetime
- 1993-12-16 JP JP5316828A patent/JP2994931B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-19 HK HK98109998A patent/HK1009355A1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016316A1 (fr) * | 1998-09-10 | 2000-03-23 | Hitachi, Ltd. | Memoire de type disque magnetique et unite de disques durs |
Also Published As
| Publication number | Publication date |
|---|---|
| US5327303A (en) | 1994-07-05 |
| EP0610624A3 (en) | 1995-01-04 |
| JP2994931B2 (ja) | 1999-12-27 |
| EP0610624A2 (en) | 1994-08-17 |
| SG48084A1 (en) | 1998-04-17 |
| DE69317998D1 (de) | 1998-05-20 |
| EP0610624B1 (en) | 1998-04-15 |
| HK1009355A1 (en) | 1999-05-28 |
| DE69317998T2 (de) | 1998-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06267002A (ja) | 単極性磁気抵抗前置増幅器 | |
| HK1009355B (en) | A preamplifier circuit for a magneto-resistive head | |
| US4879610A (en) | Protective circuit for a magnetoresistive element | |
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| EP0595350B1 (en) | Reproducing circuit for a magnetic head | |
| US7061706B2 (en) | Circuitry for linear control of head flying height using thermal means | |
| JPH06195608A (ja) | マグネトレジスティブヘッド用増幅回路及びマグネトレジスティブヘッド用増幅器 | |
| KR100278421B1 (ko) | 높은 입력 임피던스를 갖는 단일 단부형 및 저 공급 전압형자기 저항 전치 증폭기 회로 | |
| JP2572528B2 (ja) | データ記憶装置 | |
| US6271977B1 (en) | Multi-state preamplifier for disk drives | |
| JPH1027308A (ja) | 前置増幅器及び磁気ヘッド装置 | |
| US6252735B1 (en) | Voltage-biasing, voltage-sensing differential preamplifier for magnetoresistive elements | |
| US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
| US6947238B2 (en) | Bias circuit for magneto-resistive head | |
| US6107873A (en) | Low noise common-emitter preamplifier for magneto-resistive heads | |
| JPH06243405A (ja) | 磁気抵抗素子用プリアンプ | |
| US6847501B2 (en) | Method and apparatus for providing matched differential MR biasing and pre-amplification | |
| US6724556B2 (en) | Single pole voltage bias loop for increased stability | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| US5995311A (en) | Head switch sequence to protect magneto-resistive (MR) head | |
| JPH1027307A (ja) | 前置増幅器及びその切換装置 | |
| US20050259344A1 (en) | High output impedance biasing for magnetoresistive elements | |
| US6696896B2 (en) | Method for implementing high frequency programmable poles and zeros in disk drive preamplifiers | |
| US6724551B2 (en) | Preamp fast head switch technique for servo mode | |
| JP2969146B2 (ja) | 磁気抵抗素子の出力検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |