JPH06268376A - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法Info
- Publication number
- JPH06268376A JPH06268376A JP5351793A JP5351793A JPH06268376A JP H06268376 A JPH06268376 A JP H06268376A JP 5351793 A JP5351793 A JP 5351793A JP 5351793 A JP5351793 A JP 5351793A JP H06268376 A JPH06268376 A JP H06268376A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- multilayer circuit
- insulating layer
- conductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 LSI等を高密度に実装する多層回路基板の
製造方法に関し、信頼性の高い多層回路基板を提供する
ことを目的とする。 【構成】 導体ビア3形成後の多層回路基板10の面を選
択的にエッチングすることで該導体ビア3を表面絶縁層
21の面から切株状に突出させる工程と、表面絶縁層21の
面から切株状に突出した導体ビア3を含む形で表面絶縁
層21上に絶縁膜5を形成する工程と、絶縁膜5で覆われ
た表面絶縁層21の面を平面研削して前記導体ビア3の頂
部を覆っている絶縁膜5のみを選択的に除去する工程
と、絶縁膜5が除去されたことによって頂部が露出した
導体ビア3の上に配線パターン50を形成する工程と、を
含むことを特徴とする。
製造方法に関し、信頼性の高い多層回路基板を提供する
ことを目的とする。 【構成】 導体ビア3形成後の多層回路基板10の面を選
択的にエッチングすることで該導体ビア3を表面絶縁層
21の面から切株状に突出させる工程と、表面絶縁層21の
面から切株状に突出した導体ビア3を含む形で表面絶縁
層21上に絶縁膜5を形成する工程と、絶縁膜5で覆われ
た表面絶縁層21の面を平面研削して前記導体ビア3の頂
部を覆っている絶縁膜5のみを選択的に除去する工程
と、絶縁膜5が除去されたことによって頂部が露出した
導体ビア3の上に配線パターン50を形成する工程と、を
含むことを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、LSI等を高密度に実
装する多層回路基板の製造方法に関する。近年,大型汎
用コンピュータおよびスーパーコンピュータ等に使用さ
れる半導体素子の高速化は著しく、ゲートあたりの遅延
時間が100ps を下回るようになり、相対的に基板の配線
部分における伝送遅延がコンピュータの演算速度を左右
するに到っている。
装する多層回路基板の製造方法に関する。近年,大型汎
用コンピュータおよびスーパーコンピュータ等に使用さ
れる半導体素子の高速化は著しく、ゲートあたりの遅延
時間が100ps を下回るようになり、相対的に基板の配線
部分における伝送遅延がコンピュータの演算速度を左右
するに到っている。
【0002】この結果、コンピュータに実装される回路
基板は、高密度実装が可能で且つ微細な多層配線にも適
しているセラミックス材を絶縁材料とし、これと導体
(導体ビアおよび配線パターンを含む)を一体的に焼成
して製作される多層セラミックス回路基板(以下多層回
路基板と呼ぶ)が注目されている。
基板は、高密度実装が可能で且つ微細な多層配線にも適
しているセラミックス材を絶縁材料とし、これと導体
(導体ビアおよび配線パターンを含む)を一体的に焼成
して製作される多層セラミックス回路基板(以下多層回
路基板と呼ぶ)が注目されている。
【0003】
【従来の技術】図2(a) と(b) と(c) と(d) は従来の多
層回路基板の製造工程とその問題点を説明するための模
式的要部側断面図である。
層回路基板の製造工程とその問題点を説明するための模
式的要部側断面図である。
【0004】セラミックス材をベースとし、それに図示
しないビア部と導体配線層を設けた回路基板を積層して
製作されるこの多層回路基板20の表面絶縁層21内には導
体ビア3が形成され、その表面部分にはこの導体ビア3
に接続される配線パターン50が形成される。以下、この
多層回路基板20の製造工程を図2(a) と(b) と(c) と
(d) に基づいて説明する。
しないビア部と導体配線層を設けた回路基板を積層して
製作されるこの多層回路基板20の表面絶縁層21内には導
体ビア3が形成され、その表面部分にはこの導体ビア3
に接続される配線パターン50が形成される。以下、この
多層回路基板20の製造工程を図2(a) と(b) と(c) と
(d) に基づいて説明する。
【0005】1.第1工程〔図2(a) 参照〕 複数枚の回路基板を積層して形成された多層回路基板20
の表面部分に表面絶縁層21を形成した後、この表面絶縁
層21の所定位置に直径約 100μmのビア孔15を穿孔す
る。そして、このビア孔15の中に例えば銅等の導電性金
属をペースト化した導体金属8を充填する。
の表面部分に表面絶縁層21を形成した後、この表面絶縁
層21の所定位置に直径約 100μmのビア孔15を穿孔す
る。そして、このビア孔15の中に例えば銅等の導電性金
属をペースト化した導体金属8を充填する。
【0006】2.第2工程〔図2(b) 参照〕 ビア孔15の中に導体金属8を充填する工程が終了する
と、これを例えば窒素雰囲気炉等に収容して1000℃以下
の温度で焼成する。この焼成工程によってビア孔15内に
充填されている導体金属8は固形化する。但し、この焼
成工程によって導体金属8の外周面とビア孔15の内周面
間には微小間隙Δが生じる。この微小間隙Δはセラミッ
クス材と導体金属8の焼成挙動(焼成によってそれぞれ
の組織が変化する現象をいう)の違いと熱膨張率の差に
よって生じるものである。
と、これを例えば窒素雰囲気炉等に収容して1000℃以下
の温度で焼成する。この焼成工程によってビア孔15内に
充填されている導体金属8は固形化する。但し、この焼
成工程によって導体金属8の外周面とビア孔15の内周面
間には微小間隙Δが生じる。この微小間隙Δはセラミッ
クス材と導体金属8の焼成挙動(焼成によってそれぞれ
の組織が変化する現象をいう)の違いと熱膨張率の差に
よって生じるものである。
【0007】3.第3工程〔図2(c) 参照〕 焼成工程が終了すると、次はこの多層回路基板20の面を
平面研削する。この平面研削は焼成工程によって粗面化
(焼成工程後の表面粗さは通常約10μm程度)した多層
回路基板20の表面粗さを1μm以下に制御すると共に、
表面絶縁層21の面から“はみ出している”導体金属8を
削り取って多層回路基板20の面を平坦化するために行わ
れる。この導体金属8の“はみ出し部分”を研削するこ
とによってビア孔15の中に導体ビア3が形成される。
平面研削する。この平面研削は焼成工程によって粗面化
(焼成工程後の表面粗さは通常約10μm程度)した多層
回路基板20の表面粗さを1μm以下に制御すると共に、
表面絶縁層21の面から“はみ出している”導体金属8を
削り取って多層回路基板20の面を平坦化するために行わ
れる。この導体金属8の“はみ出し部分”を研削するこ
とによってビア孔15の中に導体ビア3が形成される。
【0008】4.第4工程〔図2(d) 参照〕 導体ビア3の形成工程が終了すると、今度はこの導体ビ
ア3の上に配線パターン50を形成する。この配線パター
ン50は銅ペースト等をスクリーン印刷してこれを焼成す
ることによって形成される。
ア3の上に配線パターン50を形成する。この配線パター
ン50は銅ペースト等をスクリーン印刷してこれを焼成す
ることによって形成される。
【0009】
【発明が解決しようとする課題】従来の多層回路基板20
は上記工程を経て製作されるが、この多層回路基板20の
表面絶縁層21上に形成される配線パターン50は、図2
(b) と(c) と(d) に示すように、ビア孔15との間に微小
間隙Δが存在することで位置的に不安定状態にある導体
ビア3の上に形成されることから、その後に実施される
焼成工程等によって該配線パターン50にクラックαを生
じることがある。
は上記工程を経て製作されるが、この多層回路基板20の
表面絶縁層21上に形成される配線パターン50は、図2
(b) と(c) と(d) に示すように、ビア孔15との間に微小
間隙Δが存在することで位置的に不安定状態にある導体
ビア3の上に形成されることから、その後に実施される
焼成工程等によって該配線パターン50にクラックαを生
じることがある。
【0010】また、前記微小間隙Δの中には、研磨工程
或いは液相プロセス等,以後の工程で使用される各種の
処理液が染み込むことになるのでこれら処理液が配線パ
ターン50と反応することによって断線障害が発生する等
の問題もあった。
或いは液相プロセス等,以後の工程で使用される各種の
処理液が染み込むことになるのでこれら処理液が配線パ
ターン50と反応することによって断線障害が発生する等
の問題もあった。
【0011】
【課題を解決するための手段】本発明による多層回路基
板の製造方法は、図1に示すように、導体ビア3形成後
の多層回路基板10の面を選択的にエッチングすることに
よって該導体ビア3を表面絶縁層21の面から切株状に突
出させる工程と、表面絶縁層21の面から切株状に突出し
た導体ビア3を含む形で表面絶縁層21上に絶縁膜5を形
成する工程と、絶縁膜5で覆われた表面絶縁層21の面を
平面研削して前記導体ビア3の頂部を覆っている絶縁膜
5のみを選択的に除去する工程と、絶縁膜5が除去され
たことによって頂部が露出した導体ビア3の上に配線パ
ターン50を形成する工程、を含むことを特徴とする。
板の製造方法は、図1に示すように、導体ビア3形成後
の多層回路基板10の面を選択的にエッチングすることに
よって該導体ビア3を表面絶縁層21の面から切株状に突
出させる工程と、表面絶縁層21の面から切株状に突出し
た導体ビア3を含む形で表面絶縁層21上に絶縁膜5を形
成する工程と、絶縁膜5で覆われた表面絶縁層21の面を
平面研削して前記導体ビア3の頂部を覆っている絶縁膜
5のみを選択的に除去する工程と、絶縁膜5が除去され
たことによって頂部が露出した導体ビア3の上に配線パ
ターン50を形成する工程、を含むことを特徴とする。
【0012】
【作用】この多層回路基板の製造方法は、導体ビア3と
ビア孔15間に生じた間隙Δを絶縁膜5によって埋める工
程が付加されていることから、導体ビア3とビア孔15間
に間隙Δが存在することによる諸障害(例えば研磨工程
或いは液相プロセス等で使用する各種処理液の染み込み
と残留,さらにはこれら処理液が配線パターン50と反応
することによって発生する断線障害等)が極めて効率的
に解消される。
ビア孔15間に生じた間隙Δを絶縁膜5によって埋める工
程が付加されていることから、導体ビア3とビア孔15間
に間隙Δが存在することによる諸障害(例えば研磨工程
或いは液相プロセス等で使用する各種処理液の染み込み
と残留,さらにはこれら処理液が配線パターン50と反応
することによって発生する断線障害等)が極めて効率的
に解消される。
【0013】
【実施例】以下実施例図に基づいて本発明を詳細に説明
する。図1(a) と(b) と(c) と(d) は本発明の一実施例
を工程順に示した模式的要部側断面図であるが、前記図
2と同一部分にはそれぞれ同一符号を付している。
する。図1(a) と(b) と(c) と(d) は本発明の一実施例
を工程順に示した模式的要部側断面図であるが、前記図
2と同一部分にはそれぞれ同一符号を付している。
【0014】本発明による多層回路基板の製造方法は、
図1(a) と(b) と(c) と(d) に示すように、導体ビア3
形成後の多層回路基板10の面を選択的にエッチングする
ことによって導体ビア3を表面絶縁層21の面から切株状
に突出させる工程と、表面絶縁層21の面から切株状に突
出した導体ビア3を含む形でその表面部分に絶縁膜5を
形成する工程と、絶縁膜5で覆われたこの多層回路基板
10を平面研削して前記導体ビア3の頂部を覆っている絶
縁膜5のみを選択的に除去する工程と、絶縁膜5が除去
されたことによって頂部が露出した導体ビア3の上に配
線パターン50を形成する工程、を含むことをその特徴と
する。
図1(a) と(b) と(c) と(d) に示すように、導体ビア3
形成後の多層回路基板10の面を選択的にエッチングする
ことによって導体ビア3を表面絶縁層21の面から切株状
に突出させる工程と、表面絶縁層21の面から切株状に突
出した導体ビア3を含む形でその表面部分に絶縁膜5を
形成する工程と、絶縁膜5で覆われたこの多層回路基板
10を平面研削して前記導体ビア3の頂部を覆っている絶
縁膜5のみを選択的に除去する工程と、絶縁膜5が除去
されたことによって頂部が露出した導体ビア3の上に配
線パターン50を形成する工程、を含むことをその特徴と
する。
【0015】なお、この多層回路基板10は下記手順によ
ってこれを製作する。 (1)平均粒径が約2μmのアルミナ50Wt%と硼珪酸ガラ
ス50Wt%をバインダ樹脂およびアセトン,2−ブタノン
(ブタノール)等の溶剤や可塑材と混練してスラリーを
作成する。
ってこれを製作する。 (1)平均粒径が約2μmのアルミナ50Wt%と硼珪酸ガラ
ス50Wt%をバインダ樹脂およびアセトン,2−ブタノン
(ブタノール)等の溶剤や可塑材と混練してスラリーを
作成する。
【0016】(2)このスラリーをポリエステルフィルム
上に塗布し、ドクターブレードによってその厚さが300
μmとなるように加工してグリーンシートを形成する。 (3)このグリーンシートを一辺が約 200mmの正方形に
打ち抜いた後、所定部分を例えば直径約 100μmのパン
チで打ち抜いて導体ビアを形成するための貫通孔を形成
する。
上に塗布し、ドクターブレードによってその厚さが300
μmとなるように加工してグリーンシートを形成する。 (3)このグリーンシートを一辺が約 200mmの正方形に
打ち抜いた後、所定部分を例えば直径約 100μmのパン
チで打ち抜いて導体ビアを形成するための貫通孔を形成
する。
【0017】(4)この貫通孔の中に銅ペーストを充填
し、その後この貫通孔を覆う形で配線パターンをスクリ
ーン印刷する。 (5)このようにして製作したグリーンシートを複数層重
ねてプレスを用いて積層する。
し、その後この貫通孔を覆う形で配線パターンをスクリ
ーン印刷する。 (5)このようにして製作したグリーンシートを複数層重
ねてプレスを用いて積層する。
【0018】(6)これを窒素雰囲気炉内に収容して1000
℃以下の温度で焼成する。 以下図1(a) と(b) と(c) と(d) に基づいて本発明によ
る多層回路基板の製造方法を具体的に説明する。なお、
以下に示す工程は、従来の第3工程〔図2(c)参照〕終
了後に実施されるもので、それ以前の工程は従来工程
〔図2(a) と(b)と(c) 〕と同じであるから説明を省略
する。
℃以下の温度で焼成する。 以下図1(a) と(b) と(c) と(d) に基づいて本発明によ
る多層回路基板の製造方法を具体的に説明する。なお、
以下に示す工程は、従来の第3工程〔図2(c)参照〕終
了後に実施されるもので、それ以前の工程は従来工程
〔図2(a) と(b)と(c) 〕と同じであるから説明を省略
する。
【0019】1.第1工程〔図1(a) 参照〕 CF4 等のふっ素系化合物或いはCF4 等のふっ素系化
合物を主成分とする混合ガスを使用したプラズマエッチ
ング法等を適用して導体ビア3形成後〔図2(c)参照〕
の多層回路基板10の表面絶縁層21を選択的にエッチング
(2点鎖線で示す部分がエッチング対象部分)して導体
ビア3を表面絶縁層21の面から切株状に突出させる。
合物を主成分とする混合ガスを使用したプラズマエッチ
ング法等を適用して導体ビア3形成後〔図2(c)参照〕
の多層回路基板10の表面絶縁層21を選択的にエッチング
(2点鎖線で示す部分がエッチング対象部分)して導体
ビア3を表面絶縁層21の面から切株状に突出させる。
【0020】2.第2工程〔図1(b) 参照〕 表面絶縁層21の面から切株状に突出した導体ビア3を含
む形でこの多層回路基板10の表面部分に窒化珪素膜から
なる絶縁膜5を形成する。これによってビア孔15の内周
面と導体ビア3の外周面間に生じている微小間隙Δの中
に絶縁膜5が浸透して微小間隙Δを埋めるので導体ビア
3は極めて安定的なものになる。
む形でこの多層回路基板10の表面部分に窒化珪素膜から
なる絶縁膜5を形成する。これによってビア孔15の内周
面と導体ビア3の外周面間に生じている微小間隙Δの中
に絶縁膜5が浸透して微小間隙Δを埋めるので導体ビア
3は極めて安定的なものになる。
【0021】3.第3工程〔図1(c) 参照〕 導体ビア3の頂部に形成されている絶縁膜5のみが選択
的に除去されるようにこの多層回路基板10を平面研削す
る。これによって導体ビア3の頂部のみが露出すること
なる。なお、導体ビア3の頂部を除く部分に形成された
絶縁膜5はそのまま残って絶縁層を形成する。
的に除去されるようにこの多層回路基板10を平面研削す
る。これによって導体ビア3の頂部のみが露出すること
なる。なお、導体ビア3の頂部を除く部分に形成された
絶縁膜5はそのまま残って絶縁層を形成する。
【0022】4.第4工程〔図1(d) 参照〕 頂部のみが露出状態になった導体ビア3と、表面絶縁層
21上にそのまま残っている絶縁膜5の上に配線パターン
50を形成する。この配線パターン50は、微小間隙Δ内に
浸透した絶縁膜5によって位置が安定している導体ビア
3の上に形成されることになるので前記図2(c) に示さ
れているようなクラックαを生じることはない。また、
この多層回路基板10は、絶縁膜5が研磨工程或いは液相
プロセス等で使用する各種処理液の染み込みを阻止する
ことから、配線パターン50が断線する等の事故が発生す
る危険性が無いので品質的に極めて安定している。
21上にそのまま残っている絶縁膜5の上に配線パターン
50を形成する。この配線パターン50は、微小間隙Δ内に
浸透した絶縁膜5によって位置が安定している導体ビア
3の上に形成されることになるので前記図2(c) に示さ
れているようなクラックαを生じることはない。また、
この多層回路基板10は、絶縁膜5が研磨工程或いは液相
プロセス等で使用する各種処理液の染み込みを阻止する
ことから、配線パターン50が断線する等の事故が発生す
る危険性が無いので品質的に極めて安定している。
【0023】以上述べた実施例は複数枚の回路基板を積
層して構成される多層回路基板10を対象としているが、
この方法は多層回路基板10を構成する個々の回路基板に
適用することも可能である。
層して構成される多層回路基板10を対象としているが、
この方法は多層回路基板10を構成する個々の回路基板に
適用することも可能である。
【0024】
【発明の効果】以上の説明から明らかなように、本発明
による多層回路基板の製造方法は、焼成工程で導体ビア
とビア孔間に生じた間隙を絶縁膜によって埋める工程が
付加されていることから、導体ビアとビア孔間に間隙が
存在することによって発生する諸障害が極めて効果的に
解消されて多層回路基板の信頼性が著しく向上する。
による多層回路基板の製造方法は、焼成工程で導体ビア
とビア孔間に生じた間隙を絶縁膜によって埋める工程が
付加されていることから、導体ビアとビア孔間に間隙が
存在することによって発生する諸障害が極めて効果的に
解消されて多層回路基板の信頼性が著しく向上する。
【図1】 本発明の一実施例を工程順に示した模式的要
部側断面図である。
部側断面図である。
【図2】 従来の多層回路基板の製造工程とその問題点
を説明するための模式的要部側断面図である。
を説明するための模式的要部側断面図である。
3 導体ビア 5 絶縁膜 8 導体金属 10,20 多層回路基板 15 ビア孔 21 表面絶縁層 50 配線パターン α クラック Δ 微小間隙
Claims (3)
- 【請求項1】 表面絶縁層(21)内に形成された導体ビア
(3) に接続される配線パターン(50)がその表面部分に形
成されてなる多層回路基板(10)の製造方法であって、 導体ビア(3) 形成後の多層回路基板(10)の面を選択的に
エッチングすることによって該導体ビア(3) を表面絶縁
層(21)の面から切株状に突出させる工程と、 表面絶縁層(21)の面から切株状に突出した導体ビア(3)
を含む形で表面絶縁層(21)上に絶縁膜(5) を形成する工
程と、 絶縁膜(5) で覆われた表面絶縁層(21)の面を平面研削し
て前記導体ビア(3) の頂部を覆っている絶縁膜(5) のみ
を選択的に除去する工程と、 絶縁膜(5) が除去されたことによって頂部が露出した導
体ビア(3) の上に配線パターン(50)を形成する工程と、 を含むことを特徴とする多層回路基板の製造方法。 - 【請求項2】 ふっ素系化合物或いはふっ素系化合物を
主成分とする混合ガスを使用したプラズマエッチング法
を適用して前記導体ビア(3) 形成後の多層回路基板(10)
の面を選択的にエッチングするようにしたことを特徴と
する請求項1記載の多層回路基板の製造方法。 - 【請求項3】 約50Wt%のガラス材を含むセラミックス
材を溶剤及び可塑剤と混練してなるスラリーを用いて前
記多層回路基板(10)を製作するようにしたことを特徴と
する請求項1記載の多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5351793A JPH06268376A (ja) | 1993-03-15 | 1993-03-15 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5351793A JPH06268376A (ja) | 1993-03-15 | 1993-03-15 | 多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268376A true JPH06268376A (ja) | 1994-09-22 |
Family
ID=12945021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5351793A Withdrawn JPH06268376A (ja) | 1993-03-15 | 1993-03-15 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268376A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368368A (ja) * | 2001-06-04 | 2002-12-20 | Hitachi Chem Co Ltd | 接続基板とその接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ並びに接続基板の製造方法とその方法を用いた多層配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法 |
| JP2013033894A (ja) * | 2011-06-27 | 2013-02-14 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体装置 |
-
1993
- 1993-03-15 JP JP5351793A patent/JPH06268376A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368368A (ja) * | 2001-06-04 | 2002-12-20 | Hitachi Chem Co Ltd | 接続基板とその接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ並びに接続基板の製造方法とその方法を用いた多層配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法 |
| JP2013033894A (ja) * | 2011-06-27 | 2013-02-14 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100521941B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| JP3351043B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4535098B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP5229316B2 (ja) | セラミック基板の製造方法 | |
| JP4029163B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JPH06268376A (ja) | 多層回路基板の製造方法 | |
| JP3994795B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JPH11224984A (ja) | セラミック多層基板の製造方法 | |
| JPH07122839A (ja) | セラミックス配線基板の製造方法 | |
| JP2003298200A (ja) | 電子部品およびその製造方法 | |
| JP3111865B2 (ja) | セラミック基板の製造方法 | |
| JP2002185136A (ja) | 多層セラミック基板の製造方法 | |
| JPH0786739A (ja) | 多層セラミック基板の製造方法 | |
| JPH09283654A (ja) | ガラスセラミック基板とその製造方法 | |
| JP2002299835A (ja) | 多層回路基板前駆体、および多層回路基板の製造方法 | |
| JP2800681B2 (ja) | セラミックス基板の製造方法 | |
| JP3559310B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JP2917837B2 (ja) | セラミックス基板の製造方法 | |
| JP2002076628A (ja) | ガラスセラミック基板の製造方法 | |
| JPH05191047A (ja) | 多層セラミック回路基板の製造方法 | |
| JP2001160683A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2003224362A (ja) | セラミック多層基板の製造方法 | |
| JPH11274359A (ja) | セラミック多層回路基板の製造方法およびセラミック多層回路基板用親基板 | |
| JPH10125820A (ja) | セラミックス回路基板及びその製造方法 | |
| JP2002261423A (ja) | 配線形成方法及びそれを用いて製造した電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |