JPH06273482A - 裸の半導体チップのバーンインおよび試験用キャリアおよびその方法 - Google Patents

裸の半導体チップのバーンインおよび試験用キャリアおよびその方法

Info

Publication number
JPH06273482A
JPH06273482A JP5272594A JP27259493A JPH06273482A JP H06273482 A JPH06273482 A JP H06273482A JP 5272594 A JP5272594 A JP 5272594A JP 27259493 A JP27259493 A JP 27259493A JP H06273482 A JPH06273482 A JP H06273482A
Authority
JP
Japan
Prior art keywords
carrier
socket
chip
bare
burn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5272594A
Other languages
English (en)
Inventor
Anthony M Chiu
エム.チウ アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH06273482A publication Critical patent/JPH06273482A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for unleaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 裸の半導体チップを、実装することなしに試
験およびバーンインするための装置と方法とを得る。 【構成】 高温樹脂成形のチップキャリア10を仮のチ
ップホルダーとして利用する。キャリア10は試験用ソ
ケット内の位置合わせピンに対応する3個の位置合わせ
孔15、16、17を有する。チップ18上のコンタク
トパッド18aは位置合わせ孔15、16、17および
ピンを利用して試験用ソケット内のコンタクトと位置合
わせされる。キャリア10は位置合わせピンと孔15、
16、17をガイドとしてソケット20内へ挿入され
る。蓋によって締め付け力が加えられ、バーンインおよ
び試験の期間中にソケットのコンタクトがデバイスのコ
ンタクトパッドとの間に適切な接触力が保持される。バ
ーンインおよび試験の後、チップ18を取り付けられた
キャリア10はソケットから取り外される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体デバイスに関する
ものであり、更に詳細にはパッケージなしの裸の半導体
チップを試験およびバーンインするための装置と方法と
に関するものである。
【0002】
【従来の技術】多くの半導体デバイス、特にDRSは、
バーンインされ、再試験されて、その間に故障を起こし
たデバイスを除かれた後にやっと販売される。ほとんど
のDASは、チップを樹脂成形またはTAB(テープ自
動化ボンディング)によってパッケージ化した後にバー
ンインおよび試験される。パッケージ化されたデバイス
が欠陥品であことが発見されれば、半導体チップのコス
トのみならず、そのデバイスを実装するために費やされ
た労力やパッケージ材料までもが失われることになる。
高性能のシステム、例えばマルチチップモジュールに関
して、組み立ての歩留まりを改善し、修復/置換のコス
トを最小化するためには、予め試験およびバーンインさ
れたチップが必要である。上に述べた理由から、多くの
製造業者によって、裸のチップを試験およびバーンイン
するための異なる技術が開発されてきた。
【0003】
【発明の概要】本発明は裸の半導体チップを試験および
バーンインするための装置と方法とに関する。高温樹脂
製の成形されたチップキャリアがそのチップのための仮
のホールダーとして用いられる。このキャリアの設計
は、デュアル・インライン・パッケージ(DIP)やプ
ラスティック薄型パッケージ(TSOP)のような従来
のパッケージの本体寸法に合致しており、そのため本キ
ャリアは集積回路の組立において使用される従来のハン
ドリング装置に適合する。
【0004】本キャリアは裸のチップよりもわずかに大
きい凹んだポケットを有する。凹みの底部に、裸のチッ
プをキャリアへ付着させるために低粘着性の接着剤の薄
い層またはシートが用いられる。凹みの底面にある開口
は、チップをプリント回路配線基板や基板上へ乗せる前
に、その裸のチップをキャリアから押し出すための機械
的な道具が通過できるようにするためのものである。こ
の接着剤は所定の場所にチップを保持するためだけのも
のであって、チップをキャリアへ固定して接着すること
はしない。キャリアはまた、試験用のソケット中の位置
合わせピンに対応する3個の位置合わせ孔を有する。チ
ップは光学的な位置合わせおよび設置の方法を用いてキ
ャリアの底部に設置される。3個の孔は水平および垂直
にXY軸を構成する。チップ上のボンディングパッドも
また、位置合わせのための別のXY軸を構成する。光学
的に位置合わせして位置決めする機械が、実際の距離と
機械的設置誤差を補うようにXおよびY軸両方に対して
オフセットの調節を行う。チップは次に、従来の組み立
て装置によるピックアップおよび設置の技術と同様にし
てキャリア中へ設置される。チップ上のコンタクトパッ
ドは位置合わせ用の孔およびピンを利用して、試験用ソ
ケット中のコンタクトに対して位置合わせされる。
【0005】試験およびバーンインを開始する前に、チ
ップを乗せたキャリアは、チップ上のコンタクトパッド
がソケット中のコンタクト要素の先端に対面するよう
に、ソケット中へ装着される。キャリアは位置合わせ用
のピンおよび孔をガイドとしてソケット中へ挿入され
る。蓋によって締め付け力が加えられ、バーンインおよ
び試験中にデバイスのコンタクトパッドとソケットのコ
ンタクトとが適切な接触力を保つようにされる。バーン
インおよび試験の後、チップを乗せたキャリアはソケッ
トから取り出される。それ以降の試験は裸のチップをキ
ャリアに乗せたままで行われる。次に半導体チップは、
そのキャリアに乗せて、またはソケット中に入れて出荷
される。裸のチップをキャリアから取り外すのを容易に
し、また取り外す時にチップが破壊されないようにする
ために、キャリアを加熱することができる。
【0006】本発明によって提供される技術的な特長
は、本発明の目的とともに、以下の図面を参照した本発
明の好適実施例の詳細な説明と、特許請求の範囲に述べ
られた新規な特徴とから明らかになろう。
【0007】
【実施例】図1は裸のチップキャリア10を示す。キャ
リア本体11は裸のチップ18を収容するための凹み1
2を有する。キャリア本体11はチップをキャリアへ位
置合わせするための3個の固定孔15、16、および1
7を有する。これらの孔はまた、以下に述べるように、
試験用ソケットに対してキャリアを位置合わせするため
にも利用される。キャリアの端部にあるスロットを位置
合わせの目的で利用することもできる。凹み12の底面
13には粘着性の接着剤(図示されていない)が使用さ
れる。この接着剤は裸のチップ18を凹み12へ一時的
に付着させるための使用される。裸のチップ18はコン
タクト18aを上方にして凹み12中に設置される。凹
み底面13のクリアランス孔19は裸のチップ18を凹
み12から機械的に押し出すために使用される。キャリ
ア本体11および裸のチップ18は、裸のチップ18を
剥すために接着力を減らすために少し加熱することがで
き、それによってチップはキャリア本体11から最小の
力で以て取り外すことができる。キャリアは裸のチップ
と合致する低い熱膨張係数を有する樹脂で成形できる。
この樹脂はホークストセラニーズ(Hoechst C
elanese)社から液晶ポリマーの商品名で市販さ
れている製品でよい。
【0008】図2Aは裸チップのキャリア10と一緒に
使用されるソケット20を示す。図2Aのソケットはヒ
ンジ止めされた蓋26を有する。ヒンジは図示されてい
ない。ソケット20は、表面22に3個の位置合わせ用
ピン23、24、および25を備えた本体21を有す
る。位置合わせ用のピン23、24、および25は、キ
ャリア10がソケット20中へ挿入される時に、キャリ
ア本体11の孔15、16、および17とかみ合うこと
によってキャリアをガイドするように使用される。コン
タクト28は裸のチップ18上のコンタクトパッド18
aと同じ間隔を有する。Oリングシール27が、裸のチ
ップ18を乗せたチップキャリア10がソケット20中
に設置された時に、蓋26をソケット本体21に対して
封止する。裸のチップ18のバーンインの間に蓋26を
ソケット本体21に対して閉じることによって、裸のチ
ップ18はソケット外部の粒子や有機物質によって汚染
されることがなくなる。ソケット本体は化学薬品によっ
て洗浄され、それによって成形の結果付着した有機物質
は除去される。コンタクト28は低い熱膨張係数を有す
るホークストセラニーズ社の液晶ポリマーのような樹脂
中に成形される。
【0009】図2Bはコンタクト要素の断面を示す。コ
ンタクト28は成形され、28aによって一緒に保持さ
れ、組み立て中にコンタクト本体21中へ挿入される。
【0010】図3は、例えば一時に4個の裸のチップを
試験およびバーンインするためのマルチソケット試験手
段を示す。手段30は4個のソケット本体21を搭載し
たプリント回路配線基板31である。蓋26は内部に裸
のチップキャリア10を設置して閉じられている。
【0011】図4は裸のチップを試験する時に裸のチッ
プキャリアと一緒に使用される別のソケット形状の平面
図であり、また、図5AはB−Bに沿った断面図であ
る。蓋41は容器46に対してOリング42によって封
止される。裸のチップ50を乗せたキャリア49はソケ
ット容器46中の凹み52中に設置される。凹み52の
底部にはくし構造51があってコンタクト48を所定の
位置に保持する。裸のチップ50はキャリア49に搭載
され、キャリア49が容器46に挿入される時に、裸の
チップ50上のコンタクトパッドがコンタクト48に当
たるようになっている。本体46の底部46aにはスタ
ンドオフ47が設けられていて、ソケット容器をプリン
ト回路配線基板(図示されていない)へ位置合わせす
る。
【0012】キャリアをソケット中へ挿入した後、Oリ
ングシールのついた蓋41が容器にかぶせられる。蓋4
1は、図5Bに示されたような4個の逆さ刺付きの鋲5
4を用いて容器の保持孔53中へガイドされるようにな
っている。逆さ刺付き鋲54は鋲を2つの部分に分離す
る溝割りを有する。キャリアを容器から取り外す時がく
れば、この逆さ刺付き鋲を互いに押しつけて、保持孔5
3の引っかかる部分から外して、孔から押し出される。
【0013】図6は2個のネジと2個のナットを用いて
ソケットをプリント配線基板56上へ取り付けるところ
を示している。ネジ60を締め付けることでコンタクト
要素がプリント配線基板へ押しつけられる。
【0014】プリント配線基板回路は、コンタクト要素
48の位置と合致する回路パターンを有する。ソケット
は半田なしでプリント回路基板に取り付けられる。これ
により、工場において試験およびバーンインの後で基板
からソケットを取り外すことが容易になる。ソケットは
別の試験手段へ再搭載できて、付加的な試験を行うこと
ができる。従って、チップはそれのキャリアから外すこ
となしに、複数の状況において試験することができる。
本設計の重要な特長はチップ上のコンタクトパッドの多
重プロービングが解消されることである。本発明におい
てボンディングパッドの完全性が保たれる。裸のチップ
をキャリア中へ設置し、ソケット中へ挿入することで損
傷は被らない。多重プロービングはボンディングパッド
に対して損傷を与え、ワーヤーボンディング時に組み立
て歩留まりを下げる原因となることが知られている。
【0015】以上の説明に関して更に以下の項を開示す
る。 (1)1つの面にコンタクトを有する裸の半導体チップ
を、バーンインおよび試験の間、収容するための半導体
チップキャリアであって:直方体のキャリア本体、前記
キャリア本体の第1の面にあって、底面を有し、裸のチ
ップを収容するための凹んだ空間、および前記底面にあ
って前記凹んだ空間へ裸のチップを保持するための接着
剤、を有する半導体チップキャリア。
【0016】(2)第1項記載のキャリアであって、前
記底面にあって、キャリアを貫通してキャリアの第2の
面へ延びる開口を有するキャリア。
【0017】(3)第1項記載のキャリアであって、ピ
ックアップおよび設置のための機械が前記裸のチップを
前記凹んだ空間中へ設置することを許容するために、基
準となる場所を提供するための、前記キャリア本体の第
1の面にある位置ぎめ用の孔を含むキャリア。
【0018】(4)第3項記載のキャリアであって、前
記位置ぎめ孔が前記キャリア本体の側面に形成されたス
ロットであるキャリア。
【0019】(5)第1項記載のキャリアであって、前
記キャリアの熱膨張特性がキャリア中に搭載された裸の
チップのそれと極く合致しているキャリア。
【0020】(6)第1項記載のキャリアであって、前
記キャリア本体が、実装された集積回路パッケージと同
じ寸法を有しているキャリア。
【0021】(7)第1項記載のキャリアであって、ソ
ケットであって:ソケット本体、ソケット本体の第1の
面上に前記裸のチップ上のコンタクトに対応するパター
ン状に形成された1組のコンタクト、前記コンタクトの
組を取り囲むOリング、および前記キャリア中の位置ぎ
め孔に対応する1組の位置ぎめピン、を含むソケットと
組み合わされたキャリア。
【0022】(8)第7項記載のソケットであって、前
記コンタクトが、試験およびバーンインのためのプリン
ト回路基板にコンタクトするようにソケット本体中を貫
通してソケット本体の第2の面へ延びているソケット。
【0023】(9)第7項記載のソケットであって、前
記コンタクトがそれぞれ、前記裸のチップ上のコンタク
トパッドと位置合わせするためのテーパーのついた先端
を有しているソケット。
【0024】(10)第9項記載のソケットであって、
前記コンタクトがくし構造によってガイドされるように
なったソケット。
【0025】(11)第9項記載のソケットであって、
前記くし構造が前記裸のチップの熱膨張に極く合致する
樹脂で成形されているソケット。
【0026】(12)第9項記載のソケットであって、
前記コンタクト要素が、前記裸のチップの熱膨張に極く
合致する樹脂から成形され、その樹脂によって一緒に保
持されているソケット。
【0027】(13)第7項記載のソケットであって、
プリント回路基板上のコンタクトをソケットのコンタク
トと位置合わせするための位置ぎめ鋲を含むソケット。
【0028】(14)1つの面にコンタクトパッドを有
する半導体チップと、前記半導体チップの試験およびバ
ーンインの間に裸の半導体チップを保持するためのソケ
ットとの組み合わせであって:直方体のキャリア本体、
前記キャリア本体の第1の面にあって、底面を有し、裸
のチップを収容するための凹んだ空間、第1と第2の面
を有するソケット本体、前記第1の面から前記ソケット
本体中を貫通して前記第2の面に延びる1組のコンタク
トであって、前記半導体チップ上のコンタクトの数と配
置とに対応したコンタクト組、を含み、前記キャリアに
乗った前記裸のチップが前記ソケットに固定されて、前
記チップ上のコンタクトパッドが前記ソケット上のコン
タクト組と接触するようになっている、組み合わせ。
【0029】(15)第14項記載の組み合わせであっ
て、前記キャリア本体の底面にあって、前記キャリアを
貫通してキャリアの第2の面に延びる開口を含む組み合
わせ。
【0030】(16)第14項記載の組み合わせであっ
て、ピックアップおよび設置のための機械が前記裸のチ
ップを前記凹んだ空間中へ設置することを許容するため
に、基準となる場所を提供するための、前記キャリア本
体の第1の面にある位置ぎめ用の孔を含む組み合わせ。
【0031】(17)第14項記載の組み合わせであっ
て、前記キャリアの熱膨張特性が、キャリア中に搭載さ
れた前記裸のチップのそれと極く合致している組み合わ
せ。
【0032】(18)第14項記載の組み合わせであっ
て、前記キャリア本体が、実装された集積回路パッケー
ジと同じ寸法を有している組み合わせ。
【0033】(19)1つの面にパターン状に形成され
たコンタクトパッドを備えた裸の半導体チップを、バー
ンインおよび試験のために搭載する方法であって、次の
工程:前記裸のチップをキャリア中の凹みに搭載するこ
と、前記裸のチップ上のコンタクトパッドに対応する数
とパターンのコンタクトを有するソケットに対して、前
記キャリアを締め付けること、前記ソケットをプリント
回路基板へ取り付けること、および前記裸のチップに対
してバーンインおよび試験を実施すること、を含む方
法。
【0034】(20)第19項記載の方法であって、粘
着性の接着剤で以て前記キャリア上の凹みへ前記裸のチ
ップを接着させることを含む方法。
【0035】(21)第19項記載の方法であって、実
際の距離と機械的設置誤差を補うようにXおよびY軸の
調節を行う光学的に位置合わせして位置決めする機械に
よって、前記裸のチップを前記キャリア中の凹みへ設置
することを行う方法。
【0036】(22)第19項記載の方法であって、前
記キャリア中および前記ソケット中に入った裸のチップ
がバーンイン回路基板から試験用の試験基板へ移送され
る方法。
【0037】(23)第14項記載のソケットとキャリ
アの組み合わせであって、前記キャリアが出荷のパッケ
ージとして機能する組み合わせ。
【0038】(24)第14項記載のソケットとキャリ
アの組み合わせであって、前記キャリアとソケットとが
出荷のパッケージとして機能する組み合わせ。
【0039】(25)第14項記載のソケットとキャリ
アの組み合わせであって、前記ソケット、キャリア、お
よび前記ソケットが搭載された試験基板が一体となって
出荷される組み合わせ。
【0040】(26)本発明は裸の半導体チップの試験
およびバーンインのための装置と方法とに関する。高温
樹脂で成形されたチップキャリア10が仮のチップホー
ルダーとして利用される。キャリアはまた、試験用ソケ
ット20中の位置合わせピン23、24、25に対応す
る3個の位置合わせ孔15、16、17を有する。チッ
プ上のコンタクトパッドは位置合わせ孔およびピンを利
用して試験用ソケット20中のコンタクトと位置合わせ
される。試験およびバーンイン工程を開始する前に、チ
ップを乗せたキャリア10は、チップ上のコンタクトパ
ッドをソケット中のコンタクト要素の先端に対面させて
ソケット20中へ装着される。キャリア10は、位置合
わせピン23、24、25と孔15、16、17をガイ
ドとして用いてソケット20中へ挿入される。蓋によっ
て締め付け力が加えられ、バーンインおよび試験の間に
ソケットのコンタクトがデバイスのコンタクトパッドと
の間に適切な接触力が保持されるようにされる。バーン
インおよび試験の後、チップを取り付けられたキャリア
10はソケット20から取り外される。
【図面の簡単な説明】
【図1】設置前の裸のチップとキャリア。
【図2】Aは裸のチップを試験するためのソケット。B
は図2Aに示されたA−Aに沿ってのコンタクトの断面
形状図。
【図3】マルチソケット試験手段またはバーンイン基
板。
【図4】チップおよびキャリアを搭載したソケットの一
部分を取り去った平面図。
【図5】Aは図4のB−Bに沿っての断面図。Bは図5
Aの逆さ刺付き鋲の拡大図。
【図6】プリント回路基板に取り付けられた図5Aのソ
ケットの断面図であって、プリント回路基板への取り付
けを示す図。
【符号の説明】
10 チップキャリア 11 キャリア本体 12 凹み 13 凹み部表面 15,16,17 固定孔 18 裸のチップ 18a コンタクトパッド 19 クリアランス孔 20 ソケット 21 ソケット本体 22 表面 23,24,25 位置合わせピン 26 蓋 27 Oリングシール 28 コンタクト 30 マルチソケット試験手段 31 プリント回路配線基板 41 蓋 42 Oリング 46 ソケット容器 47 スタンドオフ 48 コンタクト 49 キャリア 50 裸のチップ 52 凹み 53 保持孔 54 逆さ刺付き鋲 56 プリント配線基板 60 ネジ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 1つの面にコンタクトを有する裸の半導
    体チップを、バーンインおよび試験の間、収容するため
    の半導体チップキャリアであって:直方体のキャリア本
    体、 前記キャリア本体の第1の面にあって、底面を有し、裸
    のチップを収容するための凹んだ空間、および前記底面
    にあって前記凹んだ空間へ裸のチップを保持するための
    接着剤、を有する半導体チップキャリア。
  2. 【請求項2】 1つの面にパターン状にコンタクトパッ
    ドを備えた裸の半導体チップを、バーンインおよび試験
    のために搭載する方法であって、次の工程:前記裸のチ
    ップをキャリア中の凹みに搭載すること、 前記裸のチップ上のコンタクトパッドに対応する数とパ
    ターンのコンタクトを有するソケットに対して、前記キ
    ャリアを締め付けること、 前記ソケットをプリント回路基板へ取り付けること、お
    よび前記裸のチップに対してバーンインおよび試験を実
    施すること、を含む方法。
JP5272594A 1992-10-30 1993-10-29 裸の半導体チップのバーンインおよび試験用キャリアおよびその方法 Pending JPH06273482A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US96874092A 1992-10-30 1992-10-30
US968740 1992-10-30

Publications (1)

Publication Number Publication Date
JPH06273482A true JPH06273482A (ja) 1994-09-30

Family

ID=25514700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5272594A Pending JPH06273482A (ja) 1992-10-30 1993-10-29 裸の半導体チップのバーンインおよび試験用キャリアおよびその方法

Country Status (4)

Country Link
EP (1) EP0600604A1 (ja)
JP (1) JPH06273482A (ja)
KR (1) KR940010259A (ja)
TW (1) TW267244B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US6937044B1 (en) 1992-11-20 2005-08-30 Kulicke & Soffa Industries, Inc. Bare die carrier
US5402077A (en) * 1992-11-20 1995-03-28 Micromodule Systems, Inc. Bare die carrier
JPH07161426A (ja) * 1993-12-03 1995-06-23 Furukawa Electric Co Ltd:The ベアチップバーンインテスト用ソケット及びその製造方法
JP2002243796A (ja) * 2001-01-25 2002-08-28 Promos Technologies Inc 封止材除去されたチップのテスト治具
CN102520280A (zh) * 2011-12-08 2012-06-27 台晶(宁波)电子有限公司 多温度点同步动态高温加速老化测试设备
CN116224039B (zh) * 2023-01-06 2023-10-27 法特迪精密科技(苏州)有限公司 一种芯片温度循环老化测试台的降温插座

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573617A (en) * 1967-10-27 1971-04-06 Aai Corp Method and apparatus for testing packaged integrated circuits
EP0107327A1 (en) * 1982-09-17 1984-05-02 Coordinate Probe Card Company Limited Probe device for testing an integrated circuit and method of making same
US5006792A (en) * 1989-03-30 1991-04-09 Texas Instruments Incorporated Flip-chip test socket adaptor and method
US4940935A (en) * 1989-08-28 1990-07-10 Ried Ashman Manufacturing Automatic SMD tester

Also Published As

Publication number Publication date
KR940010259A (ko) 1994-05-24
TW267244B (ja) 1996-01-01
EP0600604A1 (en) 1994-06-08

Similar Documents

Publication Publication Date Title
EP0746772B1 (en) Reusable die carrier for burn-in and burn-in process
US6258609B1 (en) Method and system for making known good semiconductor dice
US5367253A (en) Clamped carrier for testing of semiconductor dies
US6627483B2 (en) Method for mounting an electronic component
US5570032A (en) Wafer scale burn-in apparatus and process
US5495179A (en) Carrier having interchangeable substrate used for testing of semiconductor dies
US5523586A (en) Burn-in socket used in a burn-in test for semiconductor chips
JP2009510396A (ja) 個片化されたダイを検査するデバイスおよび方法
JPH08330372A (ja) 半導体装置の検査方法
CN1294787C (zh) 用于安装电子元件的方法
TW460903B (en) An apparatus for transporting die
EP0600604A1 (en) Apparatus and process for bare chip test and burn-in
JP2716663B2 (ja) 半導体ダイの試験装置
US10177021B2 (en) Integrated circuits and methods therefor
US7105380B2 (en) Method of temporarily securing a die to a burn-in carrier
US5291127A (en) Chip-lifetime testing instrument for semiconductor devices
KR20000042989A (ko) 번인 테스터용 번인보드
KR950012291B1 (ko) 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
JP2004047336A (ja) コンタクトシートおよびそれを備える半導体装置用ソケット
US6968614B2 (en) Method for positioning an electronic module having a contact column array into a template
WO2002013261A2 (en) Heat spreading die cover
De Lambilly et al. Packaging of silicon particle detectors: how to adapt microelectronic processes to large dies
JP4073327B2 (ja) 電子部品のテープ状搬送部材、搬送体及び搬送方法
WO2009006393A2 (en) Method and device for accessing a recess of a carrier tape
JPH0875819A (ja) パッケージに封入されていないダイのバーンイン検査のための再使用可能なキャリア