JPH06274367A - メモリ診断方式 - Google Patents

Abstract

(57)【要約】 【目的】 メモリの全てのアドレスにおける障害の有無
を精度良く短時間で検査すること。 【構成】 診断対象のメモリに対するワード単位のメモ
リアクセスによって発生したメモリ障害要因をラッチす
るメモリエラーラッチを設け、複数ワード範囲に対して
ワード単位に診断用のデ−タを読み書きする毎に前記メ
モリエラーラッチを参照して該ワード範囲のメモリ障害
の有無を検出し、障害が検出された場合のみ再度同ワー
ド範囲を１ワード単位にアクセスしてメモリ障害アドレ
スを特定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置等に使用
するメモリの診断方式に関するものである。

【０００２】

【従来の技術】従来、情報処理装置等に使用されるメモ
リの診断方法としては、診断対象メモリに対して１ワー
ドごとにテストパターンをライトした後、同一のアドレ
スをリードして両者を比較するリードアフターライト比
較検査を行なうのが代表的である。

【０００３】なお、この種の診断方式として関連するも
のに、特開昭５９−６３０９９号公報や特開昭６１−８
２２４６号公報がある。

【０００４】

【発明が解決しようとする課題】ところで、最近のメモ
リの製造技術の進歩によってメモリ自体の信頼性は大幅
に向上し、大容量メモリであっても障害アドレスはそれ
程多くない。

【０００５】しかしながら、上記従来技術にあっては、
１ワード単位にテストデ−タの読み書き処理を行い、次
に書き込みデ−タと読出しデ−タとの比較処理結果を格
納するエラーラッチを参照する処理を行い、エラーラッ
チに障害要因がラッチされていない場合にのみ診断アド
レスを更新しているため、大容量メモリにおいては、こ
れらの処理に費やす時間が増加し、診断時間が長くかか
るという問題がある。

【０００６】本発明の目的は、メモリの全てのアドレス
における障害の有無を精度良く短時間で検査することが
できるメモリ診断方式を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明は、診断対象のメモリに対するワード単位のメ
モリアクセスによって発生したメモリ障害要因をラッチ
するメモリエラーラッチを設け、複数ワード範囲に対し
てワード単位に診断用のデ−タを読み書きする毎に前記
メモリエラーラッチを参照して該ワード範囲のメモリ障
害の有無を検出し、障害が検出された場合のみ再度同ワ
ード範囲を１ワード単位にアクセスしてメモリ障害アド
レスを特定するようにしたものである。

【０００８】

【作用】上記手段によれば、診断対象のメモリの複数ワ
ード範囲に対してワード単位に診断用のデ−タを読み書
きした時、パリティエラー等の障害があれば、ハード的
にメモリエラーラッチにパリティエラー等の障害要因が
ラッチされる。

【０００９】そこで、複数ワード範囲に対する読み書き
が終了する度にメモリエラーラッチを参照して該ワード
範囲のメモリ障害の有無を検出し、障害が検出された場
合のみ再度同ワード範囲を１ワード単位にアクセスして
メモリ障害アドレスを特定する。

【００１０】したがって、全く障害がない場合は、連続
してアクセスしたワード範囲においてはメモリエラーラ
ッチを１回参照するのみである。すなわち、ワ−ド単位
のメモリエラーラッチの参照は行わなれない。

【００１１】この結果、メモリ全体の診断におけるメモ
リエラーラッチの参照回数が減少し、障害のあるアドレ
スを高速に検出することができる。

【００１２】一方、障害が検出された場合は、再度同ワ
ード範囲を１ワード単位にアクセスしてメモリ障害アド
レスを特定するので、精度良く障害のあるアドレスを検
出することができる。

【００１３】従って、製造技術の進歩によって障害が少
なくなっているメモリの診断においては極めて効率良く
診断を実施することができる。

【００１４】

【実施例】以下、本発明の一実施例を図面によって詳細
に説明する。

【００１５】図１は、本発明の診断方式を実施する装置
のハードウェア構成の一実施例を示すブロック図であ
る。

【００１６】この実施例の装置は、診断プログラム１０
０を格納したＲＯＭ１０と、診断対象の記憶装置２０
と、診断プログラム１００に従って診断処理を実行する
ＣＰＵ４０とから構成されている。

【００１７】記憶装置２０は、メモリアクセス回路２１
とメモリ２００より構成され、メモリアクセス回路２１
は、メモリ２００がアクセスされたときに発生するパリ
ティエラー等の障害要因と、障害アドレスをハード的に
ラッチするメモリエラーラッチ３００を有し、診断プロ
グラム１００によって適宜に内容の読み出しやリセット
が可能である。

【００１８】メモリエラーラッチ３００は、診断プログ
ラム１００によるメモリアクセスによって発生した障害
要因をハード的にラッチする障害要因レジスタ３１０
と、障害要因レジスタ３１０にラッチされた障害の発生
したメモリアドレスをハード的にラッチする障害アドレ
スレジスタ３２０より構成されている。

【００１９】なお、メモリエラーラッチ３００は、最初
に発生したメモリエラーの障害要因と障害アドレスを保
持し、診断プログラム１００がメモリエラーラッチ３０
０に対するリセット処理を実行するまで内容は変化しな
い。

【００２０】図２は、診断プログラム１００の構成を示
すものであり、１ワードごとにリードアフターライト比
較検査を行なう比較検査プログラム１１０と、メモリエ
ラーラッチ３００を検査し、メモリ障害の有無の検出を
行なうメモリエラーラッチ検査プログラム１２０と、検
出された障害アドレスの障害要因に対して適切な障害処
理を行なう障害処理プログラム１３０と、再診断のため
の再診断用メモリリードプログラム１４０から構成され
ている。

【００２１】記憶装置２０内のメモリ２００に実装され
たメモリ２００は、診断プログラム１００によって例え
ば１メガバイト単位でブロック分割されて診断される。

【００２２】図３は、記憶装置２０内のメモリ２００の
構成であり、便宜上メモリアドレスの１メガバイト単位
に、メモリブロック２０１，メモリブロック２０２，・
・・，メモリブロック２３２とブロック分けされてい
る。

【００２３】図４は、診断手順を示すフローチャートで
ある。

【００２４】まず、ステップ４０１により、メモリ２０
０内の各アドレスに対し、１ワード単位でテストパター
ンをリードアフターライトする。すなわち、あるアドレ
スに診断用のテストデータをライトした後、同一のアド
レスからその書き込みデータをリードする。

【００２５】このとき、ステップ４０１がアクセスする
診断アドレスは、診断プログラム１００の起動時に決定
され、本実施例では診断アドレスの初期値は「０ｘ００
００００００」である。診断アドレスは、診断プログラ
ム１００が処理を進めるに従って順次更新される。

【００２６】ステップ４０２では、ステップ４０１の結
果に対して比較検査を行なう。

【００２７】その結果、ライトしたデータとリードした
データが不一致であった場合には、ステップ４０３へ処
理が進む。ライトしたデータとリードしたデータが一致
した場合、すなわち障害がなかった場合はステップ４０
４へ進む。

【００２８】ステップ４０１とステップ４０２により、
比較検査プログラム１１０が実現される。

【００２９】ステップ４０３では、ステップ４０２にお
いて比較検査を行なったときに不一致が検出されたアド
レスに対して、比較検査不一致に対する障害処理を行な
い、ステップ４０４へ進む。ステップ４０３は、障害処
理プログラム１３０の一機能である。

【００３０】ステップ４０４では、メモリ２００の診断
アドレスが１メガバイト単位のアドレス境界に達したか
をチェックし、１メガバイト単位のアドレス境界に達し
ていないときには、ステップ４０５へ進む。

【００３１】診断アドレスが１メガバイト単位のアドレ
ス境界に達しているときには、ステップ４０６へ進む。

【００３２】ステップ４０５では、診断アドレスを１ワ
ード数分すなわち４バイト進め、ステップ４０１に処理
を戻す。

【００３３】ステップ４０６では、メモリエラーラッチ
３００の障害要因レジスタ３１０を読み込み、ステップ
４０７へ進む。

【００３４】ステップ４０７では、ステップ４０６で読
み込まれた障害要因レジスタ３１０の内容をチェック
し、メモリアクセスによる障害要因がラッチされている
か否かを検査し、障害を検出した場合はステップ４０８
へ進む。障害が検出されなかった場合には、ステップ４
１７へ進む。

【００３５】ステップ４０６とステップ４０７により、
メモリエラーラッチ検査プログラム１２０が実現され
る。

【００３６】ステップ４０８では、メモリエラーラッチ
３００の障害アドレスレジスタ３２０の内容を読み込
み、ステップ４０９へ進む。

【００３７】ステップ４０９では、ステップ４０８で読
み込んだ障害アドレスに対して、ステップ４０６で読み
込んだ障害要因に基づいた障害処理を行ない、ステップ
４１０へ進む。

【００３８】ステップ４０９は、障害処理プログラム１
３０の一機能である。

【００３９】ステップ４１０では、以降の処理を進める
うえで、メモリアクセスによってメモリエラーラッチ３
００がエラーをラッチするような障害が再度発生する場
合に備えるため、メモリエラーラッチ３００にラッチさ
れた障害要因レジスタ３１０の内容と障害アドレスレジ
スタ３２０の内容をリセットし、ステップ４１１に進
む。

【００４０】ステップ４１１では、メモリ２００を障害
発生アドレスから再び診断するために、診断アドレスを
ステップ４０８で読み込んだ障害アドレスレジスタ３２
０のラッチしていたアドレスの次のアドレスに設定し、
ステップ４１２へ進む。

【００４１】ステップ４１２では診断アドレスのリード
のみ行ない、ステップ４１３に進む。

【００４２】ステップ４１３では、ステップ４０６と同
様に、メモリエラーラッチ３００の障害要因レジスタ３
１０の内容を読み込み、ステップ４１４へ進む。

【００４３】ステップ４１４では、ステップ４０７と同
様に、ステップ４１３で読み込まれた障害要因レジスタ
３１０の内容をチェックし、メモリアクセスによる障害
要因がラッチされているか否かを検査し、障害を検出し
た場合はステップ４０８へ戻って障害処理を行なう。

【００４４】障害が検出されなかった場合には、ステッ
プ４１５へ進む。

【００４５】ステップ４１５では、再診断のためのメモ
リの診断アドレスが１メガバイト単位のアドレス境界に
達したかをチェックし、１メガバイト単位のアドレス境
界に達していないときには、ステップ４１６へ進む。診
断アドレスが１メガバイト単位のアドレス境界に達して
いるときには、再診断処理終了としてステップ４１７へ
進む。

【００４６】ステップ４１６では、再診断処理の診断ア
ドレスを１ワード長分すなわち４バイト進め、ステップ
４１２に処理を戻す。

【００４７】ステップ４１２からステップ４１６によっ
て再診断用メモリリードプログラム１４０が実現され
る。

【００４８】ステップ４１７では、診断アドレスが記憶
装置２０内に実装されたメモリアドレスの上限に達した
かを判定することで、メモリ２００の全てのアドレスの
診断が完了したかを判定する。

【００４９】全ての診断が完了していない場合には、ス
テップ４１８へ進み、全ての診断が完了している場合に
はメモリ診断処理を終了する。

【００５０】ステップ４１８では、次のメモリブロック
の診断を行なうために、診断アドレスを次のメモリブロ
ックの先頭に設定するため、診断アドレスを１ワード長
分すなわち４バイト進めた後、ステップ４０１へ戻る。

【００５１】以上が処理の流れであるが、以下に実際の
アドレス値を用いて詳細に説明する。

【００５２】今、メモリブロック２０１をアドレスの昇
順、すなわちアドレス「０ｘ００００００００」からア
ドレスが増える方向に１ワード長の４バイト単位で診断
し、図３に示すようにメモリブロック２０１内のアドレ
ス「０ｘ００００８０００」と「０ｘ００００Ａ００
０」にてリードアフターライト検査によって検出されな
いようなメモリ障害が発生してメモリエラーラッチ３０
０にエラーがラッチされ、メモリブロック２０１内では
リードアフターライト比較検査による障害が、一切検出
されないケースを考える。

【００５３】診断プログラム１００は、ステップ４０１
からステップ４０５までの処理を、診断アドレス「０ｘ
００００００００」からアドレス「０ｘ０００ＦＦＦＦ
Ｃ」まで、ステップ４０３の障害処理やステップ４０６
以降のメモリエラーラッチ検査処理なしに繰り返した
後、ステップ４０６へ進む。

【００５４】この間、アドレス「０ｘ００００８００
０」に対してステップ４０１のリードアフターライト処
理が走行したとき、メモリエラーラッチ３００の障害要
因レジスタ３１０と障害アドレスレジスタ３２０がハー
ドウェアによって設定され、この値はステップ４０１が
障害のあるメモリアドレス「０ｘ００００Ａ０００」を
アクセスしたときには更新されず、アドレス「０ｘ００
００８０００」のアクセス時のメモリエラーがラッチさ
れたままとなる。

【００５５】ステップ４０６では、メモリエラーラッチ
３００の障害要因レジスタ３１０をリードし、ステップ
４０７へ進む。

【００５６】ステップ４０７では、前述したようにステ
ップ４０６でリードした障害要因レジスタ３１０の内容
に障害要因が設定されているため、ステップ４０８に処
理が進む。

【００５７】次に、ステップ４０８の障害アドレスレジ
スタ３２０のリードとステップ４０９の障害処理が起動
され、メモリブロック２０１内のアドレス「０ｘ０００
０８０００」に対してステップ４０６で読み込んだ障害
要因レジスタ３１０の内容にしたがって障害処理を行な
う。障害処理終了後、メモリエラーラッチ３００はステ
ップ４１０によってリセットされ、次回発生のメモリ障
害に備える。

【００５８】診断アドレスは、ステップ４１１によって
障害アドレスレジスタ３２０にラッチされていたアドレ
ス「０ｘ００００８０００」に１ワード長が加算されて
「０ｘ００００８００４」となり、このアドレス以降に
ついて再診断処理が実行される。

【００５９】次に、ステップ４１２では診断アドレスに
対してリード処理を行なう。ステップ４１２がステップ
４０１とは異なり、メモリに対するリード動作しか行な
っていないのは、再診断されるメモリ範囲には、既にス
テップ４０１とステップ４０２によるリードアフターラ
イトおよび比較検査が終了しているからであり、再診断
ではメモリエラーラッチを起こさせるためのメモリアク
セス動作のみが必要だからである。

【００６０】ステップ４１３とステップ４１４により、
再診断のためのメモリリード動作に対するメモリエラー
ラッチ検査処理が行なわれるが、「アドレス０ｘ０００
０８００４」では、メモリエラーが発生しないため、ス
テップ４１５の再診断終了判定に処理が移り、診断アド
レスが１メガバイト境界に達していないため、ステップ
４１６によって診断アドレスが「４」増やされて「０ｘ
００００８００８」となり、ステップ４１２のメモリリ
ードへ処理が戻る。

【００６１】以上のようにしてステップ４１２からステ
ップ４１６が繰り返され、診断アドレス「０ｘ００００
Ａ０００」に対しステップ４１２でメモリリードしたと
き、メモリエラーラッチ３００は再びハードウェアによ
ってセットされる。

【００６２】このとき、障害要因レジスタ３１０にはス
テップ４１２によるアドレス「０ｘ００００Ａ０００」
のアクセスによって障害要因がラッチされているため、
ステップ４１４により、ステップ４０８へ処理が移る。

【００６３】ステップ４０８では、障害アドレスレジス
タ３２０にラッチされているアドレス「０ｘ００００Ａ
０００」を読み込み、アドレス「０ｘ００００８００
０」の診断時と同様に、ステップ４０９により障害処理
を「アドレス０ｘ００００Ａ０００」に施した後、ステ
ップ４１０にてメモリエラーラッチ３００の内容をリセ
ットし、ステップ４１１にて診断アドレスを「０ｘ００
００Ａ００４」とした後、再診断処理を再開する。

【００６４】アドレス「０ｘ００００Ａ００４」からア
ドレス「０ｘ０００ＦＦＦＦＣ」の範囲にはステップ４
１２のメモリリードによるメモリエラーのラッチは発生
しないため、診断アドレス「０ｘ０００ＦＦＦＦＣ」の
診断が終了した時点でステップ４１５からステップ４１
７へ処理が渡され、再診断処理は終了する。

【００６５】ステップ４１７に処理が移った時点では、
診断アドレスは「０ｘ０００ＦＦＦＦＣ」であり、メモ
リ上限アドレスである「０ｘ０１ＦＦＦＦＦＣ」に達し
ていないため、ステップ４１７からステップ４１８に処
理が移り、診断アドレスを１ワード長分進めて「０ｘ０
０１０００００」に設定し、新たにメモリブロック２０
２の診断に進むため、ステップ４０１へ処理が移る。

【００６６】以降、メモリ２００の上限アドレスに達す
るまで、診断処理が繰り返される。

【００６７】以上のように、メモリ２００内のメモリブ
ロック２０１，メモリブロック２０２，・・・，メモリ
ブロック２３１の順番にメモリブロックを診断して行
き、メモリブロック２３２の診断が終了した時点で、メ
モリ２００全体の診断を完了する。

【００６８】以上述べたように、本実施例によれば、メ
モリエラーラッチ３００を検査することで、リードアフ
ターライト検査によって検出できないようなメモリ障害
を検出することができる。

【００６９】また、メモリエラーラッチ検査処理を１メ
ガバイト単位とすることで、１ワードごとにメモリエラ
ーラッチを検査するときに比べ診断処理全体にかかる負
荷が軽減でき、さらにメモリエラーラッチ検査によって
障害が検出されたときには障害検出アドレス以降のメモ
リに対して再診断を行なうことでメモリエラーラッチ検
査の漏れを防ぐことができる。

【００７０】通常の記憶装置では、メモリのアクセスに
よる障害の発生は非常に少ないということを考慮する
と、本方式によれば、高速かつ高信頼性のメモリ診断が
実現できる。

【００７１】

【発明の効果】以上説明したように本発明においては、
診断対象のメモリに対するワード単位のメモリアクセス
によって発生したメモリ障害要因をラッチするメモリエ
ラーラッチを設け、複数ワード範囲に対してワード単位
に診断用のデ−タを読み書きする毎に前記メモリエラー
ラッチを参照して該ワード範囲のメモリ障害の有無を検
出し、障害が検出された場合のみ再度同ワード範囲を１
ワード単位にアクセスしてメモリ障害アドレスを特定す
るようにしたため、メモリ全体の診断におけるメモリエ
ラーラッチの参照回数が減少し、障害のあるアドレスを
高速に検出することができる。

【００７２】一方、障害が検出された場合は、再度同ワ
ード範囲を１ワード単位にアクセスしてメモリ障害アド
レスを特定するので、精度良く障害のあるアドレスを検
出し、メモリの信頼性を高く保証することができる。

【００７３】従って、製造技術の進歩によって障害が少
なくなっているメモリの診断においては極めて有効なも
のとなる。

【図面の簡単な説明】

【図１】本発明を実施する装置の一実施例を示すハード
ウェアブロック図である。

【図２】実施例で使用する診断プログラムの構成図であ
る。

【図３】実施例のメモリの構成図である。

【図４】実施例の診断手順を示すフローチャートであ
る。

【符号の説明】

１０…ＲＯＭ、２０…記憶装置、２１…メモリアクセス
制御回路、４０…ＣＰＵ、１００…診断プログラム、１
１０…比較検査プログラム、１２０…メモリエラーラッ
チ検査プログラム、１３０…障害処理プログラム、１４
０…再診断用メモリリードプログラム、２００…メモ
リ、３００…メモリエラーラッチ、３１０…障害要因レ
ジスタ、３２０…障害アドレスレジスタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 診断対象のメモリに対するワード単位の
   メモリアクセスによって発生したメモリ障害要因をラッ
   チするメモリエラーラッチを設け、複数ワード範囲に対
   してワード単位に診断用のデ−タを読み書きする毎に前
   記メモリエラーラッチを参照して該ワード範囲のメモリ
   障害の有無を検出し、障害が検出された場合のみ再度同
   ワード範囲を１ワード単位にアクセスしてメモリ障害ア
   ドレスを特定することを特徴とするメモリ診断方式。
2. 【請求項２】 メモリエラーラッチを、メモリ障害要因
   をラッチする部分とメモリ障害要因の発生アドレスをラ
   ッチする部分とから構成し、メモリ障害検出時はラッチ
   された障害発生アドレス以降のアドレスを再診断するこ
   とを特徴とする請求項１記載のメモリ診断方式。