JPH06275809A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH06275809A JPH06275809A JP5061609A JP6160993A JPH06275809A JP H06275809 A JPH06275809 A JP H06275809A JP 5061609 A JP5061609 A JP 5061609A JP 6160993 A JP6160993 A JP 6160993A JP H06275809 A JPH06275809 A JP H06275809A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- conductivity type
- diffusion
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】垂直ＣＣＤを覆うように設けられたＮ型層を画
素部全面に形成したとき、ホトダイオードに蓄えられた
信号電荷が垂直ＣＣＤに漏れ込んでしまう欠点をなく
す。 【構成】読み出し部でパルチスルー読み出し方式を維持
しながらアイソレーション用Ｐ型層と垂直ＣＣＤチャン
ネル層との間の距離を、アイソレーション部よりも読み
出し部の方を長くとる。 【効果】アイソレーション部分でＰ型濃度が濃くなり、
アイソレーションが可能となる。
素部全面に形成したとき、ホトダイオードに蓄えられた
信号電荷が垂直ＣＣＤに漏れ込んでしまう欠点をなく
す。 【構成】読み出し部でパルチスルー読み出し方式を維持
しながらアイソレーション用Ｐ型層と垂直ＣＣＤチャン
ネル層との間の距離を、アイソレーション部よりも読み
出し部の方を長くとる。 【効果】アイソレーション部分でＰ型濃度が濃くなり、
アイソレーションが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、特に、小型化に好適な
固体撮像素子に関する。
固体撮像素子に関する。
【０００２】
【従来の技術】図２は、従来例のＣＣＤ型固体撮像素子
の画素部の断面図である。なお、この素子については、
特願平3−303065 号明細書において述べられている。従
来のＣＣＤ型撮像素子の動作について簡単に説明する。
Ｎ型層９とＰ型層５からなるホトダイオードにおいて光
信号が信号電荷に変換され蓄積される。ホトダイオード
に蓄積された信号電荷は図中矢印で示されるようにＳｉ
基板内を通る読み出しチャンネル部２２を経て垂直ＣＣ
ＤのチャンネルとなるＮ型層８へ転送される。なお、Ｐ
型層７は垂直ＣＣＤのチャンネルとなるＮ型層８からの
空乏層の伸びを抑えることによりスミア雑音を抑圧する
ために設けられている。また深くて不純物濃度の薄いＮ
型層３はホトダイオードからの空乏層を伸ばし、基板内
で発生した電荷が垂直ＣＣＤのチャンネルとなるＮ型層
８へ漏れ込むことによるスミア雑音を抑圧するために設
けられている。
の画素部の断面図である。なお、この素子については、
特願平3−303065 号明細書において述べられている。従
来のＣＣＤ型撮像素子の動作について簡単に説明する。
Ｎ型層９とＰ型層５からなるホトダイオードにおいて光
信号が信号電荷に変換され蓄積される。ホトダイオード
に蓄積された信号電荷は図中矢印で示されるようにＳｉ
基板内を通る読み出しチャンネル部２２を経て垂直ＣＣ
ＤのチャンネルとなるＮ型層８へ転送される。なお、Ｐ
型層７は垂直ＣＣＤのチャンネルとなるＮ型層８からの
空乏層の伸びを抑えることによりスミア雑音を抑圧する
ために設けられている。また深くて不純物濃度の薄いＮ
型層３はホトダイオードからの空乏層を伸ばし、基板内
で発生した電荷が垂直ＣＣＤのチャンネルとなるＮ型層
８へ漏れ込むことによるスミア雑音を抑圧するために設
けられている。
【０００３】さらに基板表面のＰ型層５によりホトダイ
オードとなるＮ型層９を覆ったことにより、Ｎ型層９が
基板表面に達することにより発生する暗電流をなくする
ことができ、またＮ型層３よりも浅くて不純物濃度の高
いＮ型層２１を新たに設けることにより、不純物濃度の
薄くて深いＮ型層３によりもたらされるスミア雑音の抑
圧効果を維持したままで、図中、矢印２２で示すような
信号電荷読み出しチャンネルが形成されるので、信号電
荷の読み出しが可能となる。
オードとなるＮ型層９を覆ったことにより、Ｎ型層９が
基板表面に達することにより発生する暗電流をなくする
ことができ、またＮ型層３よりも浅くて不純物濃度の高
いＮ型層２１を新たに設けることにより、不純物濃度の
薄くて深いＮ型層３によりもたらされるスミア雑音の抑
圧効果を維持したままで、図中、矢印２２で示すような
信号電荷読み出しチャンネルが形成されるので、信号電
荷の読み出しが可能となる。
【０００４】また垂直ＣＣＤ部並びに読み出し部には絶
縁膜６を介してゲート電極１１が設けられている。従来
素子では、ホトダイオードとなるＮ型層９と隣接する垂
直ＣＣＤのチャンネル層４０との間のアイソレーション
を、Ｎ型層２１をその部分だけ形成しないことにより行
っていた。このためアイソレーション部３２のＰ型濃度
が高くなり、垂直ＣＣＤを構成するＰ型層７内にできる
中性領域３３が垂直ＣＣＤ周辺３４で広がってしまい、
この部分で発生した電荷が垂直ＣＣＤチャンネル４０に
漏れ込むことにより発生するスミア雑音については考慮
されていなかった。
縁膜６を介してゲート電極１１が設けられている。従来
素子では、ホトダイオードとなるＮ型層９と隣接する垂
直ＣＣＤのチャンネル層４０との間のアイソレーション
を、Ｎ型層２１をその部分だけ形成しないことにより行
っていた。このためアイソレーション部３２のＰ型濃度
が高くなり、垂直ＣＣＤを構成するＰ型層７内にできる
中性領域３３が垂直ＣＣＤ周辺３４で広がってしまい、
この部分で発生した電荷が垂直ＣＣＤチャンネル４０に
漏れ込むことにより発生するスミア雑音については考慮
されていなかった。
【０００５】
【発明が解決しようとする課題】しかし、ホトダイオー
ドとなるＮ型層９と隣接する垂直ＣＣＤのチャンネル層
４０との間のアイソレーション部分３２だけＮ型層２１
を形成しないようにしないと、ホトダイオードとなるＮ
型層９に蓄えられた信号電荷が隣接する垂直CCDのチャ
ンネル層４０に漏れ込んでしまう。
ドとなるＮ型層９と隣接する垂直ＣＣＤのチャンネル層
４０との間のアイソレーション部分３２だけＮ型層２１
を形成しないようにしないと、ホトダイオードとなるＮ
型層９に蓄えられた信号電荷が隣接する垂直CCDのチャ
ンネル層４０に漏れ込んでしまう。
【０００６】本発明の目的は、上記問題点を解決した固
体撮像素子を提供することにある。
体撮像素子を提供することにある。
【０００７】
【課題を解決するための手段】上記目的は、Ｐ型層５と
隣接する垂直ＣＣＤのチャンネル層４０との間のマスク
上の距離をＰ型層５と垂直ＣＣＤのチャンネル層８との
間のマスク上の距離よりも短くすることにより達成され
る。
隣接する垂直ＣＣＤのチャンネル層４０との間のマスク
上の距離をＰ型層５と垂直ＣＣＤのチャンネル層８との
間のマスク上の距離よりも短くすることにより達成され
る。
【０００８】
【作用】Ｐ型層５と隣接する垂直ＣＣＤのチャンネル層
４０との間の距離をＰ型層５と垂直ＣＣＤのチャンネル
層８との間の距離よりも短くすることにより、アイソレ
ーション部分３２でＰ型層５と７が重なり合いＰ型濃度
が濃くなるため、ホトダイオードとなるＮ型層９と隣接
する垂直ＣＣＤのチャンネル層４０との間のアイソレー
ションが可能となる。
４０との間の距離をＰ型層５と垂直ＣＣＤのチャンネル
層８との間の距離よりも短くすることにより、アイソレ
ーション部分３２でＰ型層５と７が重なり合いＰ型濃度
が濃くなるため、ホトダイオードとなるＮ型層９と隣接
する垂直ＣＣＤのチャンネル層４０との間のアイソレー
ションが可能となる。
【０００９】
【実施例】本実施例の説明の前にＣＣＤ型撮像素子全体
の中で画素の占める位置について述べる。図３はインタ
ーラインＣＣＤ型撮像素子の平面構成図をあらわしたも
のである。画素１５は図中破線で囲まれた部分で、ホト
ダイオード１６，読み出しゲート電極１７，垂直シフト
レジスタ１８から成っている。図中矢印で示したものが
信号電荷の転送方向である。ホトダイオード１６におい
て光電変換され、蓄積された信号電荷は、読み出しゲー
ト電極１７を経て垂直シフトレジスタ１８に転送され、
さらに水平シフトレジスタ１９，出力アンプ２０を経て
外部回路に出力される。なお、例えば、垂直シフトレジ
スタ１８，水平シフトレジスタ１９はそれぞれ４相（φ
Ｖ１〜φＶ４），２相（φＨ１，φＨ２）パルスで駆動
される。
の中で画素の占める位置について述べる。図３はインタ
ーラインＣＣＤ型撮像素子の平面構成図をあらわしたも
のである。画素１５は図中破線で囲まれた部分で、ホト
ダイオード１６，読み出しゲート電極１７，垂直シフト
レジスタ１８から成っている。図中矢印で示したものが
信号電荷の転送方向である。ホトダイオード１６におい
て光電変換され、蓄積された信号電荷は、読み出しゲー
ト電極１７を経て垂直シフトレジスタ１８に転送され、
さらに水平シフトレジスタ１９，出力アンプ２０を経て
外部回路に出力される。なお、例えば、垂直シフトレジ
スタ１８，水平シフトレジスタ１９はそれぞれ４相（φ
Ｖ１〜φＶ４），２相（φＨ１，φＨ２）パルスで駆動
される。
【００１０】図１は本発明の一実施例の画素部断面図を
示したものである。本実施例が図２に示す従来例と異な
る点は、一つにはＰ型層５と隣接する垂直ＣＣＤのチャ
ンネル層４０との間の距離をＰ型層５と垂直ＣＣＤのチ
ャンネル層８との間の距離よりも短くしたところであ
る。これによりアイソレーション部分３２でＰ型層５と
７が重なり合いＰ濃度が濃くなるため、ホトダイオード
となるＮ型層９と隣接する垂直ＣＣＤのチャンネル層４
０との間のアイソレーションが可能となる。
示したものである。本実施例が図２に示す従来例と異な
る点は、一つにはＰ型層５と隣接する垂直ＣＣＤのチャ
ンネル層４０との間の距離をＰ型層５と垂直ＣＣＤのチ
ャンネル層８との間の距離よりも短くしたところであ
る。これによりアイソレーション部分３２でＰ型層５と
７が重なり合いＰ濃度が濃くなるため、ホトダイオード
となるＮ型層９と隣接する垂直ＣＣＤのチャンネル層４
０との間のアイソレーションが可能となる。
【００１１】なお、パンチスルー読み出し方式を維持す
るためには信号電荷読み出しチャンネルが垂直ＣＣＤチ
ャンネル８に達するまではＳｉ基板表面に出ないように
する必要がある。このためには読み出し部３５において
Ｓｉ基板表面を濃度の濃いＰ型層５で覆ってやればよ
い。このことは、読み出し部においてＰ型層５と垂直Ｃ
ＣＤチャンネル８との距離をその二つの層５，８の拡散
深さを加えたものより短くすることにより達成できる。
なお、三の領域の空乏化する領域であり極めて濃度の薄
いＰ型層でもよい。
るためには信号電荷読み出しチャンネルが垂直ＣＣＤチ
ャンネル８に達するまではＳｉ基板表面に出ないように
する必要がある。このためには読み出し部３５において
Ｓｉ基板表面を濃度の濃いＰ型層５で覆ってやればよ
い。このことは、読み出し部においてＰ型層５と垂直Ｃ
ＣＤチャンネル８との距離をその二つの層５，８の拡散
深さを加えたものより短くすることにより達成できる。
なお、三の領域の空乏化する領域であり極めて濃度の薄
いＰ型層でもよい。
【００１２】以上により、従来例と異なるもう一つの点
である、Ｐ型層７を覆うように設けられたＮ型層３０を
画素部全面に設けたことが可能となった。これにより垂
直ＣＣＤを構成するＰ型層７内にできる中性領域３３が
垂直ＣＣＤ周辺３４で広がらないようにできるので、こ
の部分で発生した電荷が隣接する垂直ＣＣＤチャンネル
層４０に漏れ込むことにより発生するスミア雑音を大幅
に減らすことがきる。
である、Ｐ型層７を覆うように設けられたＮ型層３０を
画素部全面に設けたことが可能となった。これにより垂
直ＣＣＤを構成するＰ型層７内にできる中性領域３３が
垂直ＣＣＤ周辺３４で広がらないようにできるので、こ
の部分で発生した電荷が隣接する垂直ＣＣＤチャンネル
層４０に漏れ込むことにより発生するスミア雑音を大幅
に減らすことがきる。
【００１３】本発明の別の実施例の画素部の断面図を示
したものを図４に示す。本実施例が図１に示す実施例と
異なるところは、垂直ＣＣＤのＮ型層８の深さｔ２を
（垂直ＣＣＤのゲート電極１１の厚さｔ１）×(垂直Ｃ
ＣＤのＮ型層８の吸収係数α２)／（垂直ＣＣＤのゲー
ト電極１１の吸収係数α１）よりも浅く形成したところ
である。これにより垂直ＣＣＤのＮ型層８内で吸収され
スミア雑音となる光よりも垂直ＣＣＤのゲート電極１１
内で減衰する光の方が支配的となるので、垂直CCDのＮ
型層８に光が入射することによって発生するスミア雑音
の主たる成分を大幅に低減することができる。なお、本
発明ではＮ型層３，２１やＰ型層７などを除いても特に
問題はない。
したものを図４に示す。本実施例が図１に示す実施例と
異なるところは、垂直ＣＣＤのＮ型層８の深さｔ２を
（垂直ＣＣＤのゲート電極１１の厚さｔ１）×(垂直Ｃ
ＣＤのＮ型層８の吸収係数α２)／（垂直ＣＣＤのゲー
ト電極１１の吸収係数α１）よりも浅く形成したところ
である。これにより垂直ＣＣＤのＮ型層８内で吸収され
スミア雑音となる光よりも垂直ＣＣＤのゲート電極１１
内で減衰する光の方が支配的となるので、垂直CCDのＮ
型層８に光が入射することによって発生するスミア雑音
の主たる成分を大幅に低減することができる。なお、本
発明ではＮ型層３，２１やＰ型層７などを除いても特に
問題はない。
【００１４】図５は、図１に示す本発明の一実施例のＣ
ＣＤ型固体撮像素子の画素部の製造方法を示したもので
ある。例えばＮ型シリコン基板１からなる半導体基板表
面に、Ｐ型ウェル層２，Ｎ型層３，２１を、イオン打込
み、熱拡散法により、順次、形成する。次に、絶縁膜６
を介して、例えば、Ｓｉ3Ｎ4膜２５をデポした後マスク
を用いてエッチングを行い、ホトダイオードとなる部分
と垂直ＣＣＤとなる部分のＳｉ3Ｎ4膜を除去する。ま
ず、垂直ＣＣＤとなる部分をフォトレジスト２６で覆
い、イオン打込みによりホトダイオードとなるＮ型層５
１を形成する（図５（ａ））。同様にして今度はホトダ
イオードとなる部分をフォトレジスト５０で覆い、イオ
ン打込みにより垂直ＣＣＤを構成するＰ型層２６を形成
する（図５（ｂ））。その後、フォトレジスト除去，熱
拡散を行った後同様にしてマスクを覆いてイオン打込み
を行い、垂直ＣＣＤのチャンネルとなるＮ型層８を形成
する。さらにＮ型シリコン基板１上に絶縁膜６を介して
垂直ＣＣＤの転送ゲート１１を形成した後、この転送ゲ
ート電極１１をマスクにしてイオン打込みによりホトダ
イオードを構成するＰ型層５を形成する（図５
（ｃ））。なお、拡散深さの深い拡散層２，３，２１に
ついては高エネルギイオン打込み法により形成してもよ
い。熱拡散工程が減り、プロセスを簡略化することがで
きる。
ＣＤ型固体撮像素子の画素部の製造方法を示したもので
ある。例えばＮ型シリコン基板１からなる半導体基板表
面に、Ｐ型ウェル層２，Ｎ型層３，２１を、イオン打込
み、熱拡散法により、順次、形成する。次に、絶縁膜６
を介して、例えば、Ｓｉ3Ｎ4膜２５をデポした後マスク
を用いてエッチングを行い、ホトダイオードとなる部分
と垂直ＣＣＤとなる部分のＳｉ3Ｎ4膜を除去する。ま
ず、垂直ＣＣＤとなる部分をフォトレジスト２６で覆
い、イオン打込みによりホトダイオードとなるＮ型層５
１を形成する（図５（ａ））。同様にして今度はホトダ
イオードとなる部分をフォトレジスト５０で覆い、イオ
ン打込みにより垂直ＣＣＤを構成するＰ型層２６を形成
する（図５（ｂ））。その後、フォトレジスト除去，熱
拡散を行った後同様にしてマスクを覆いてイオン打込み
を行い、垂直ＣＣＤのチャンネルとなるＮ型層８を形成
する。さらにＮ型シリコン基板１上に絶縁膜６を介して
垂直ＣＣＤの転送ゲート１１を形成した後、この転送ゲ
ート電極１１をマスクにしてイオン打込みによりホトダ
イオードを構成するＰ型層５を形成する（図５
（ｃ））。なお、拡散深さの深い拡散層２，３，２１に
ついては高エネルギイオン打込み法により形成してもよ
い。熱拡散工程が減り、プロセスを簡略化することがで
きる。
【００１５】なお、実施例においては、ＣＣＤ型撮像素
子を用いて説明を行ったが、本発明は、ＭＯＳ型撮像素
子や、また１次元や２次元の固体撮像素子にも適用可能
である。また、上記実施例では、接合型ホトダイオード
を用いて説明を行ったが、本発明は、ＭＯＳダイオード
にも適用できる。
子を用いて説明を行ったが、本発明は、ＭＯＳ型撮像素
子や、また１次元や２次元の固体撮像素子にも適用可能
である。また、上記実施例では、接合型ホトダイオード
を用いて説明を行ったが、本発明は、ＭＯＳダイオード
にも適用できる。
【００１６】
【発明の効果】本発明によれば、Ｐ型層５と隣接する垂
直ＣＣＤのチャンネル層４０との間の距離ＬｌをＰ型層
５と垂直ＣＣＤのチャンネル層８との間の距離Ｌｐより
も短くすることにより、Ｎ型層３０を画素部全面に設け
てもホトダイオードを構成するＮ型層９と隣接する垂直
ＣＣＤのチャンネル層４０との間のアイソレーションが
可能となるので、ホトダイオードからの空乏層を画素部
全面に伸ばすことができスミア雑音を大幅に減らすこと
ができる。
直ＣＣＤのチャンネル層４０との間の距離ＬｌをＰ型層
５と垂直ＣＣＤのチャンネル層８との間の距離Ｌｐより
も短くすることにより、Ｎ型層３０を画素部全面に設け
てもホトダイオードを構成するＮ型層９と隣接する垂直
ＣＣＤのチャンネル層４０との間のアイソレーションが
可能となるので、ホトダイオードからの空乏層を画素部
全面に伸ばすことができスミア雑音を大幅に減らすこと
ができる。
【図１】本発明の第１の実施例の画素部の断面図。
【図２】従来例の画素部の断面図。
【図３】ＣＣＤ型撮像素子の回路図。
【図４】本発明の第２の実施例の画素部の断面図。
【図５】本発明の第１の実施例の画素部の製造工程図。
【符号の説明】 ９，５１…ホトダイオードとなるＮ型層，８，１３…垂
直ＣＣＤとなるＮ型層，３２…アイソレーション領域、
３３…中性領域、３４…スミア電荷、３５…読み出し領
域。
直ＣＣＤとなるＮ型層，３２…アイソレーション領域、
３３…中性領域、３４…スミア電荷、３５…読み出し領
域。
Claims (4)
- 【請求項１】半導体基体上に設けられた前記半導体基体
とは逆導電形のウェル層内に形成した光電変換素子及び
スイッチ素子からなる画素のアレーと、前記画素のアレ
ーを走査する水平及び垂直走査素子と、前記垂直走査素
子を覆うように形成された前記ウェル層と同導電型の第
１拡散層を有し、前記画素のアレー及び前記垂直走査素
子の領域の前記ウェル層上に前記ウェル層と逆導電型の
複数の不純物層群を有し、前記垂直走査素子は半導体基
体と同導電型の第２拡散層をもち、前記光電変換素子は
半導体基体と逆導電型の第３拡散層を有する固体撮像素
子において、前記第３拡散層と前記第２拡散層間の距離
が前記第３拡散層と隣接する前記垂直走査素子内の前記
第２拡散層間の距離が等しくなく、かつ、このうち長い
方の距離が前記第２拡散層の拡散深さと前記第３拡散層
の拡散深さを加えたものよりも短いことを特徴とする固
体撮像素子。 - 【請求項２】請求項１において、前記複数の不純物層群
を前記画素のアレー全面に有する固体撮像素子。 - 【請求項３】請求項１において、前記光電変換素子は前
記半導体基体と同導電型の第４拡散層を有し、前記第４
拡散層と前記第１拡散層並びに前記第２拡散層を同一マ
スク層により自己整合的に形成する固体撮像素子。 - 【請求項４】半導体基体上に設けられた半導体基体とは
逆導電形のウェル層内に形成した光電変換素子及びスイ
ッチ素子からなる画素のアレーと、前記画素のアレーを
走査する水平及び垂直走査素子と、前記垂直走査素子は
半導体基体上に絶縁膜を介して設けたゲート電極並びに
前記半導体基体と同導電型の第５拡散層を有し、前記ゲ
ート電極並びに前記第５拡散層の各々光に対する吸収係
数α１，α２を有する固体撮像素子において、前記第５
拡散層の拡散深さが前記ゲート電極の厚さに（α１／α
２）を乗じたものより浅いことを特徴とする固体撮像素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5061609A JPH06275809A (ja) | 1993-03-22 | 1993-03-22 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5061609A JPH06275809A (ja) | 1993-03-22 | 1993-03-22 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275809A true JPH06275809A (ja) | 1994-09-30 |
Family
ID=13176082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5061609A Pending JPH06275809A (ja) | 1993-03-22 | 1993-03-22 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275809A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299453A (ja) * | 1999-02-09 | 2000-10-24 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2001345437A (ja) * | 2000-06-02 | 2001-12-14 | Sony Corp | 固体撮像素子及びその製造方法 |
| KR100386609B1 (ko) * | 2000-04-28 | 2003-06-02 | 주식회사 하이닉스반도체 | 씨모스 이미지 센서 및 그의 제조 방법 |
| JP2006108590A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
-
1993
- 1993-03-22 JP JP5061609A patent/JPH06275809A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299453A (ja) * | 1999-02-09 | 2000-10-24 | Sony Corp | 固体撮像装置及びその製造方法 |
| KR100386609B1 (ko) * | 2000-04-28 | 2003-06-02 | 주식회사 하이닉스반도체 | 씨모스 이미지 센서 및 그의 제조 방법 |
| JP2001345437A (ja) * | 2000-06-02 | 2001-12-14 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2006108590A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3840203B2 (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| US6774453B2 (en) | Semiconductor device, image pickup device using the same, and photoelectric conversion device | |
| JP3766734B2 (ja) | 固体撮像素子 | |
| US7943962B2 (en) | Solid-state image pickup device and method for producing the same | |
| TWI870262B (zh) | 影像感測器及用於形成其之方法 | |
| JP5487798B2 (ja) | 固体撮像装置、電子機器および固体撮像装置の製造方法 | |
| JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
| US8384809B2 (en) | Solid-state imaging device and method of manufacturing the same, and imaging apparatus | |
| WO2005109512A1 (en) | Photoelectric conversion device and manufacturing method thereof | |
| JPH0766961B2 (ja) | 固体撮像素子 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JP2004312039A (ja) | 光電変換素子 | |
| JP2917361B2 (ja) | 固体撮像素子 | |
| JP2005268814A (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JP2004281499A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| JPH06275809A (ja) | 固体撮像素子 | |
| JP5241759B2 (ja) | 固体撮像装置 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JP4435063B2 (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JP3085387B2 (ja) | 電荷移送型固体撮像素子 | |
| JPH0575089A (ja) | 固体撮像装置 | |
| JPH0697416A (ja) | 固体撮像装置及びその製造方法 | |
| JPH0424872B2 (ja) |