JPH06276678A - インバータ回路 - Google Patents
インバータ回路Info
- Publication number
- JPH06276678A JPH06276678A JP5085618A JP8561893A JPH06276678A JP H06276678 A JPH06276678 A JP H06276678A JP 5085618 A JP5085618 A JP 5085618A JP 8561893 A JP8561893 A JP 8561893A JP H06276678 A JPH06276678 A JP H06276678A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- blocks
- output
- outputs
- ripple
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001603 reducing effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【目的】出力リップルを大幅に低減するインバータ回路
を提供する。 【構成】それぞれ逆極性の出力を発生する一対のＰＷＭ
型のインバータから成り、それぞれを構成するインバー
タの搬送波の位相を異ならせた複数個のインバータブロ
ック１〜４の出力を直列または並列に接続し、複数個の
インバータブロックの出力の合成信号を出力することに
より、リップル成分を大幅に低減している。
を提供する。 【構成】それぞれ逆極性の出力を発生する一対のＰＷＭ
型のインバータから成り、それぞれを構成するインバー
タの搬送波の位相を異ならせた複数個のインバータブロ
ック１〜４の出力を直列または並列に接続し、複数個の
インバータブロックの出力の合成信号を出力することに
より、リップル成分を大幅に低減している。
Description
【０００１】
【産業上の利用分野】本発明はインバータ回路に関し、
特に出力リップル成分を格段に低減するインバータ回路
に関する。
特に出力リップル成分を格段に低減するインバータ回路
に関する。
【０００２】
【従来の技術】インバータは、種々の形態で家電機器、
産業機器及び計測機器分野において広く使用されてい
る。インバータは、スイッチング素子を適切にスイッチ
ング制御することにより、信号変換を行うものであるた
め、その出力にはリップルが生じ、このリップル成分は
できるだけ小さい方が望ましい。従来、リップル成分を
低減するためには、インバータの出力側にインダクタン
ス成分のコイルＬとキャパシタＣから成るローパスフィ
ルタを設けたインバータ回路が用いられている。
産業機器及び計測機器分野において広く使用されてい
る。インバータは、スイッチング素子を適切にスイッチ
ング制御することにより、信号変換を行うものであるた
め、その出力にはリップルが生じ、このリップル成分は
できるだけ小さい方が望ましい。従来、リップル成分を
低減するためには、インバータの出力側にインダクタン
ス成分のコイルＬとキャパシタＣから成るローパスフィ
ルタを設けたインバータ回路が用いられている。
【０００３】また、更に大きなリップル低減効果を得る
ためには、従来、（１）スイッチング素子の切り換え周
波数を高くする、（２）ローパスフィルタの遮断周波数
を低くする、（３）ローパスフィルタの減衰傾度を急峻
にする等の対策が採られている。
ためには、従来、（１）スイッチング素子の切り換え周
波数を高くする、（２）ローパスフィルタの遮断周波数
を低くする、（３）ローパスフィルタの減衰傾度を急峻
にする等の対策が採られている。
【０００４】
【発明が解決しようとする課題】上述のように、インバ
ータ出力のリップル成分を大幅に低減させるため、従来
から種々の対策が採られている。しかしながら、これら
の対策で、（１）のように、スイッチング素子の切り換
え周波数を高くすると、スイッチング素子のスイッチン
グ損失が増大してしまう。また、（２）や（３）のよう
に、ローパスフィルタ特性を遮断周波数を低くしたり、
減衰傾度を急峻にする等により変化させる方法は、必要
なコイルやキャパシタ部品が大型化してしまうという問
題等が生ずる。
ータ出力のリップル成分を大幅に低減させるため、従来
から種々の対策が採られている。しかしながら、これら
の対策で、（１）のように、スイッチング素子の切り換
え周波数を高くすると、スイッチング素子のスイッチン
グ損失が増大してしまう。また、（２）や（３）のよう
に、ローパスフィルタ特性を遮断周波数を低くしたり、
減衰傾度を急峻にする等により変化させる方法は、必要
なコイルやキャパシタ部品が大型化してしまうという問
題等が生ずる。
【０００５】そこで、本発明の目的は、出力リップルを
大幅に低減するインバータ回路を提供することにある。
大幅に低減するインバータ回路を提供することにある。
【０００６】
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるインバータ回路は、ＰＷＭ型の第１の
インバータと、該第１のインバータに対して逆極性の出
力を発生するＰＷＭ型の第２のインバータとを対として
有するインバータブロックを複数個備え、前記複数個の
インバータブロックの出力を直列に接続するとともに、
前記各インバータブロックを構成するインバータの搬送
波の位相を異ならせ、前記複数個のインバータブロック
の出力の直列合成信号を出力するように構成される。ま
た、本発明の他の態様によるインバータ回路は、ＰＷＭ
型の第１のインバータと、該第１のインバータに対して
逆極性の出力を発生するＰＷＭ型の第２のインバータと
を対として有するインバータブロックを複数個備え、前
記複数個のインバータブロックの出力を並列に接続する
とともに、前記各インバータブロックを構成するインバ
ータの搬送波の位相を異ならせ、前記複数個のインバー
タブロックの出力の並列合成信号を出力するように構成
される。
め、本発明によるインバータ回路は、ＰＷＭ型の第１の
インバータと、該第１のインバータに対して逆極性の出
力を発生するＰＷＭ型の第２のインバータとを対として
有するインバータブロックを複数個備え、前記複数個の
インバータブロックの出力を直列に接続するとともに、
前記各インバータブロックを構成するインバータの搬送
波の位相を異ならせ、前記複数個のインバータブロック
の出力の直列合成信号を出力するように構成される。ま
た、本発明の他の態様によるインバータ回路は、ＰＷＭ
型の第１のインバータと、該第１のインバータに対して
逆極性の出力を発生するＰＷＭ型の第２のインバータと
を対として有するインバータブロックを複数個備え、前
記複数個のインバータブロックの出力を並列に接続する
とともに、前記各インバータブロックを構成するインバ
ータの搬送波の位相を異ならせ、前記複数個のインバー
タブロックの出力の並列合成信号を出力するように構成
される。
【０００７】
【作用】本発明では、それぞれ逆極性の出力を発生する
一対のＰＷＭ型のインバータから成り、それぞれを構成
するインバータの搬送波の位相を異ならせた複数個のイ
ンバータブロックの出力を直列または並列に接続し、複
数個のインバータブロックの出力の合成信号を出力する
ことによって、リップル成分を大幅に低減している。
一対のＰＷＭ型のインバータから成り、それぞれを構成
するインバータの搬送波の位相を異ならせた複数個のイ
ンバータブロックの出力を直列または並列に接続し、複
数個のインバータブロックの出力の合成信号を出力する
ことによって、リップル成分を大幅に低減している。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図１は、本発明によるインバータ回路
の一実施例を示す回路図である。本実施例では、互いに
逆極性の出力電圧（信号成分）を発生する一対のＰＷＭ
インバータから成る４個のインバータブロック１〜４
を、図示の如く、直列に接続し、キャリア（搬送波）の
位相がそれぞれ異なるように制御される。すなわち、制
御回路（図示せず）からの制御信号に基づいて第１のＰ
ＷＭ型インバータを構成するドライバー回路１１を制御
する。ドライバー回路１１は、一対のトランジスタ１２
と１３を相補動作させるための駆動パルスをトランジス
タ１２と１３のベースに供給する。トランジスタ１２と
１３の間には電源１６と１７が接続され、またエミッタ
とコレクタ間には、ダイオード１４と１５がそれぞれ接
続されている。２つのトランジスタ１２と１３の接続点
は、コイル１８に接続されて出力が得られる。更に、コ
イル１８の出力側と電源１６と１７接続点にはキャパシ
タ１９が接続されている。同様に、第２のＰＷＭ型イン
バータはドライバー回路２１を有し、ドライバー回路２
１は、一対のトランジスタ２２と２３を相補動作させる
ための駆動パルスをトランジスタ２２と２３のベースに
供給する。トランジスタ２２と２３のエミッタとコレク
タ間には、ダイオード２４と２５が図示の如くそれぞれ
接続されている。２つのトランジスタ２２と２３の接続
点は、コイル２８に接続されて出力Ｖ1が得られる。ま
た、コイル２８の出力側とコンデンサ１９間にはキャパ
シタ２９が接続されている。
ながら説明する。図１は、本発明によるインバータ回路
の一実施例を示す回路図である。本実施例では、互いに
逆極性の出力電圧（信号成分）を発生する一対のＰＷＭ
インバータから成る４個のインバータブロック１〜４
を、図示の如く、直列に接続し、キャリア（搬送波）の
位相がそれぞれ異なるように制御される。すなわち、制
御回路（図示せず）からの制御信号に基づいて第１のＰ
ＷＭ型インバータを構成するドライバー回路１１を制御
する。ドライバー回路１１は、一対のトランジスタ１２
と１３を相補動作させるための駆動パルスをトランジス
タ１２と１３のベースに供給する。トランジスタ１２と
１３の間には電源１６と１７が接続され、またエミッタ
とコレクタ間には、ダイオード１４と１５がそれぞれ接
続されている。２つのトランジスタ１２と１３の接続点
は、コイル１８に接続されて出力が得られる。更に、コ
イル１８の出力側と電源１６と１７接続点にはキャパシ
タ１９が接続されている。同様に、第２のＰＷＭ型イン
バータはドライバー回路２１を有し、ドライバー回路２
１は、一対のトランジスタ２２と２３を相補動作させる
ための駆動パルスをトランジスタ２２と２３のベースに
供給する。トランジスタ２２と２３のエミッタとコレク
タ間には、ダイオード２４と２５が図示の如くそれぞれ
接続されている。２つのトランジスタ２２と２３の接続
点は、コイル２８に接続されて出力Ｖ1が得られる。ま
た、コイル２８の出力側とコンデンサ１９間にはキャパ
シタ２９が接続されている。
【０００９】他のインバータブロック２、３及び４も、
同様に構成され、コイル１１８と１２８、２１８と２２
８及び３１８と３２８、またキャパシタ１１９と１２
９、２１９と２２９及び３１９と３２９を有し、それぞ
れ出力電圧Ｖ2、Ｖ3およびＶ4が得られる。
同様に構成され、コイル１１８と１２８、２１８と２２
８及び３１８と３２８、またキャパシタ１１９と１２
９、２１９と２２９及び３１９と３２９を有し、それぞ
れ出力電圧Ｖ2、Ｖ3およびＶ4が得られる。
【００１０】図２には、図１に示す実施例における動作
タイミングチャートが示されており、Ｖ1,Ｖ2,Ｖ3及び
Ｖ4がインバータブロック１、２、３及び４からの出力
電圧として得られる。図２において、インバータブロッ
ク１の第１のインバータと第２のインバータからの出力
電圧Ｖ10とＶ11は逆極性信号であり、その位相はπだけ
異なるように（逆相となるように）、ドライバー回路１
１と１２からは、制御信号が一対のトランジスタ１２、
１３と２２、２３のベースに供給される。
タイミングチャートが示されており、Ｖ1,Ｖ2,Ｖ3及び
Ｖ4がインバータブロック１、２、３及び４からの出力
電圧として得られる。図２において、インバータブロッ
ク１の第１のインバータと第２のインバータからの出力
電圧Ｖ10とＶ11は逆極性信号であり、その位相はπだけ
異なるように（逆相となるように）、ドライバー回路１
１と１２からは、制御信号が一対のトランジスタ１２、
１３と２２、２３のベースに供給される。
【００１１】他のインバータブロック２、３及び４も同
様な構成を有し、インバータブロック２のコイル１１８
と１２８の出力電圧Ｖ20とＶ21は、図２に示すように、
同様に逆相となるように一対のトランジスタが制御され
る。インバータブロック３と４についても同様であり、
一対のトランジスタの出力電圧は、それぞれ逆相でＶ3
0、Ｖ31およびＶ40、Ｖ41のようなタイミングとなる。
様な構成を有し、インバータブロック２のコイル１１８
と１２８の出力電圧Ｖ20とＶ21は、図２に示すように、
同様に逆相となるように一対のトランジスタが制御され
る。インバータブロック３と４についても同様であり、
一対のトランジスタの出力電圧は、それぞれ逆相でＶ3
0、Ｖ31およびＶ40、Ｖ41のようなタイミングとなる。
【００１２】したがって、一対の第１のインバータと第
２のインバータ間（コイル１８とコイル１９の出力間）
の電圧であるインバータブロック１の出力電圧Ｖ1は、
図２に示す如く、リップル波形となる。また、他のイン
バータブロック２、３及び４の出力電圧Ｖ2、Ｖ3及びＶ
4は、図示のように、位相がそれぞれずれたリップル波
形となる。
２のインバータ間（コイル１８とコイル１９の出力間）
の電圧であるインバータブロック１の出力電圧Ｖ1は、
図２に示す如く、リップル波形となる。また、他のイン
バータブロック２、３及び４の出力電圧Ｖ2、Ｖ3及びＶ
4は、図示のように、位相がそれぞれずれたリップル波
形となる。
【００１３】本実施例は、４つのインバータブロック１
〜４が直列にされており、合成電圧（Ｖ1〜Ｖ4の加算電
圧）が負荷に供給される。この合成により、点線で示す
信号成分は加算されて増大するのに対して、リップル成
分の振幅は打ち消し効果により大幅に低減されることに
なる。また、合成によりリップルの基本波成分は、より
高い周波数となる。
〜４が直列にされており、合成電圧（Ｖ1〜Ｖ4の加算電
圧）が負荷に供給される。この合成により、点線で示す
信号成分は加算されて増大するのに対して、リップル成
分の振幅は打ち消し効果により大幅に低減されることに
なる。また、合成によりリップルの基本波成分は、より
高い周波数となる。
【００１４】本実施例においては、インバータブロック
の数は、任意に選択でき、その数が多いほどリップル成
分の低減効果は大きくなる。尚、図２に示すＰＷＭキャ
リアの位相は一例であり、任意に設定することができ
る。
の数は、任意に選択でき、その数が多いほどリップル成
分の低減効果は大きくなる。尚、図２に示すＰＷＭキャ
リアの位相は一例であり、任意に設定することができ
る。
【００１５】図３は本発明によるインバータ回路の他の
実施例を示し、４個のインバータブロック１〜４が並列
に接続され、キャリア（搬送波）の位相がそれぞれ異な
るように制御される。本実施例の各インバータブロック
の構成は、図１に示すインバータブロックの構成と略同
様であるが、キャパシタ１９、２９及びその接続線がな
い。電源は各インバータブロックの回路に並列に接続さ
れている。図４に示すように、本回路の動作も図１に示
す回路と基本部分では同様であり、各インバータブロッ
クの一対のインバータ回路からの出力電流Ｉ1、Ｉ2、Ｉ
3及びＩ4は合成電流Ｉとなり、出力電流Ｉ1'、Ｉ2'、Ｉ
3'及びＩ4'は合成電流Ｉ'となる。この合成により、点
線で示す信号成分は加算されて増大し、リップル成分の
振幅は打ち消し効果により大幅に低減される。また、合
成によりリップルの基本波成分が、より高い周波数とな
り、キャパシタ１９、２９、１１９、１２９、２１９、
２２９、３１９及び３２９によるリップル低減作用がよ
り効果的に行われる。本実施例においてもインバータブ
ロックの数は任意であり、その数が多い程リップル成分
の低減効果が大きい。尚、キャパシタ１９、１１９，２
１９及び３１９と２９、１２９、２２９及び３２９は、
それぞれ１個のキャパシタに置き換えてもかまわない。
実施例を示し、４個のインバータブロック１〜４が並列
に接続され、キャリア（搬送波）の位相がそれぞれ異な
るように制御される。本実施例の各インバータブロック
の構成は、図１に示すインバータブロックの構成と略同
様であるが、キャパシタ１９、２９及びその接続線がな
い。電源は各インバータブロックの回路に並列に接続さ
れている。図４に示すように、本回路の動作も図１に示
す回路と基本部分では同様であり、各インバータブロッ
クの一対のインバータ回路からの出力電流Ｉ1、Ｉ2、Ｉ
3及びＩ4は合成電流Ｉとなり、出力電流Ｉ1'、Ｉ2'、Ｉ
3'及びＩ4'は合成電流Ｉ'となる。この合成により、点
線で示す信号成分は加算されて増大し、リップル成分の
振幅は打ち消し効果により大幅に低減される。また、合
成によりリップルの基本波成分が、より高い周波数とな
り、キャパシタ１９、２９、１１９、１２９、２１９、
２２９、３１９及び３２９によるリップル低減作用がよ
り効果的に行われる。本実施例においてもインバータブ
ロックの数は任意であり、その数が多い程リップル成分
の低減効果が大きい。尚、キャパシタ１９、１１９，２
１９及び３１９と２９、１２９、２２９及び３２９は、
それぞれ１個のキャパシタに置き換えてもかまわない。
【００１６】尚、上記実施例において、複数個のインバ
ータブロックに直列または並列に直流電源を接続した
り、交流電源を接続しても当然かまわない。
ータブロックに直列または並列に直流電源を接続した
り、交流電源を接続しても当然かまわない。
【００１７】本実施例の並列接続方式では、電源の共通
化が図れるだけでなくインバータブロックの一部が故障
しても残りの部分で出力電圧を維持できる。
化が図れるだけでなくインバータブロックの一部が故障
しても残りの部分で出力電圧を維持できる。
【００１８】
【発明の効果】以上説明したように、本発明によるイン
バータ回路によれば、異なる搬送波位相をもつ複数のイ
ンバータブロックの出力を合成してリップルの打ち消し
を行っているので、出力リップル成分を大幅に低減で
き、更にリップルの基本波成分をより高い周波数とする
ことができる。
バータ回路によれば、異なる搬送波位相をもつ複数のイ
ンバータブロックの出力を合成してリップルの打ち消し
を行っているので、出力リップル成分を大幅に低減で
き、更にリップルの基本波成分をより高い周波数とする
ことができる。
【図１】本発明によるインバータ回路の一実施例を示す
回路図である。
回路図である。
【図２】図１の実施例における各部の信号波形を示すタ
イミングチャートである。
イミングチャートである。
【図３】本発明によるインバータ回路の他の実施例を示
す回路図である。
す回路図である。
【図４】図３の実施例における各部の信号波形を示すタ
イミングチャートである。
イミングチャートである。
１〜４ インバータブロック １１、２１ ドライバー回路 １２、１３、２２、２３ トランジスタ １４、１５、２４、２５ ダイオード １６、１７ 電源 １８、２８、１１８、１２８、２１８、２２８、３１
８、３２８ コイル １９、２９、１１９、１２９、２１９、２２９、３１
９、３２９ キャパシタ
８、３２８ コイル １９、２９、１１９、１２９、２１９、２２９、３１
９、３２９ キャパシタ
Claims (3)
- 【請求項１】ＰＷＭ型の第１のインバータと、該第１の
インバータに対して逆極性の出力を発生するＰＷＭ型の
第２のインバータとを対として有するインバータブロッ
クを複数個備え、 前記複数個のインバータブロックの出力を直列に接続す
るとともに、前記各インバータブロックを構成するイン
バータの搬送波の位相を異ならせ、前記複数個のインバ
ータブロックの出力の直列合成信号を出力することを特
徴とするインバータ回路。 - 【請求項２】ＰＷＭ型の第１のインバータと、該第１の
インバータに対して逆極性の出力を発生するＰＷＭ型の
第２のインバータとを対として有するインバータブロッ
クを複数個備え、 前記複数個のインバータブロックの出力を並列に接続す
るとともに、前記各インバータブロックを構成するイン
バータの搬送波の位相を異ならせ、前記複数個のインバ
ータブロックの出力の並列合成信号を出力することを特
徴とするインバータ回路。 - 【請求項３】前記直列に接続された複数個のインバータ
ブロックに更に他の電源が直列または並列に接続されて
成ることを特徴とする請求項１または２に記載のインバ
ータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5085618A JPH06276678A (ja) | 1993-03-18 | 1993-03-18 | インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5085618A JPH06276678A (ja) | 1993-03-18 | 1993-03-18 | インバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06276678A true JPH06276678A (ja) | 1994-09-30 |
Family
ID=13863840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5085618A Pending JPH06276678A (ja) | 1993-03-18 | 1993-03-18 | インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06276678A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100667844B1 (ko) * | 2005-12-16 | 2007-01-11 | 삼성전자주식회사 | 위상차 조정기능을 갖는 다상 펄스폭 변조 제어기 |
| JP2013059200A (ja) * | 2011-09-08 | 2013-03-28 | Myway Corp | 直流電源装置及びバッテリ評価装置 |
-
1993
- 1993-03-18 JP JP5085618A patent/JPH06276678A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100667844B1 (ko) * | 2005-12-16 | 2007-01-11 | 삼성전자주식회사 | 위상차 조정기능을 갖는 다상 펄스폭 변조 제어기 |
| JP2013059200A (ja) * | 2011-09-08 | 2013-03-28 | Myway Corp | 直流電源装置及びバッテリ評価装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5917722A (en) | Controlled commutator circuit | |
| US6348775B1 (en) | Drive wave form synchronization for induction motors | |
| US6411530B2 (en) | Drive and power supply with phase shifted carriers | |
| US20110299312A1 (en) | Inverter for solar cell array | |
| JP2004266884A (ja) | スイッチング電源式電源装置およびそれを用いた核磁気共鳴イメージング装置 | |
| WO2006026217A2 (en) | Transformerless multi-level power converter | |
| JPH09276251A (ja) | 勾配増幅器装置 | |
| KR20030011274A (ko) | 전력 컨버터에서 고조파 감소를 위한 장치 및 공정 | |
| JP5339018B1 (ja) | 電力変換器、この電力変換器を備えるインバータ装置 | |
| Takahashi et al. | Dead time compensation for three-level flying capacitor inverter with phase shift PWM | |
| GB2377095A (en) | Method of generating offset drive control signals for half bridge converters | |
| EP0600635A2 (en) | Parallel-connection multiple inverter system and control method therefor | |
| Müller et al. | An active common mode EMI filter approach introducing predictive pulsed compensation | |
| Zhang et al. | An active zero-state switch (AZS) for commonmode voltage reduction in voltage source inverter (VSI) drives | |
| WO2003038982A1 (en) | Transformerless two-phase inverter | |
| JP2000092848A (ja) | 電力変換装置の多数台運転方法 | |
| JPH06276678A (ja) | インバータ回路 | |
| RU2227361C2 (ru) | Способ широтно-импульсной модуляции для последовательно включенных преобразователей | |
| KR0128346B1 (ko) | 전력 변환 장치 | |
| JP4132316B2 (ja) | 三相電圧形インバータの制御方法 | |
| Soomro et al. | Comparative analysis of modular multilevel converter with cascaded H bridge inverter using five, seven and nine levels | |
| JP2005094918A (ja) | 電力変換装置のノイズ低減回路 | |
| Sonkar et al. | Three phase quasi z source inverters with multiple ac outputs | |
| JP3505715B1 (ja) | 複合型交流電源 | |
| US5682302A (en) | Adaptable power converter applying digitized-wave-generation for integrated circuit implementation |