JPH0627915A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH0627915A
JPH0627915A JP4180719A JP18071992A JPH0627915A JP H0627915 A JPH0627915 A JP H0627915A JP 4180719 A JP4180719 A JP 4180719A JP 18071992 A JP18071992 A JP 18071992A JP H0627915 A JPH0627915 A JP H0627915A
Authority
JP
Japan
Prior art keywords
display
register
data
crt
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4180719A
Other languages
English (en)
Inventor
Kenichi Saito
賢一 斎藤
Isamu Matsui
勇 松井
Sunao Hirata
直 平田
Seiji Oyama
清治 大山
Takashi Toma
貴志 東馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Chubu Software Ltd
Original Assignee
Hitachi Ltd
Hitachi Chubu Software Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Chubu Software Ltd filed Critical Hitachi Ltd
Priority to JP4180719A priority Critical patent/JPH0627915A/ja
Publication of JPH0627915A publication Critical patent/JPH0627915A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】本発明の目的は情報処理機器等におけるCRT
Cなどの表示制御LSIのデータ設定を不要にし、シス
テムスループットの向上を達成することにある。 【構成】標準精細モードや高精細モードなどの表示モー
ドやCRTディスプレイの種類により、ハードウェアで
自動的に前記CRTCのデータレジスタを設定すること
により達成できる。 【効果】情報処理装置全体のスループットを向上及びC
RTCのデータレジスタ設定のためのプログラムが不要
にできるという効果がある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】CPUと記憶装置、キーボードな
どの入力装置、プリンタ、CRTディスプレイなどの出
力装置、FDD、HDDなどの入出力装置を有する情報
処理装置において、CRTコントローラなどの表示制御
LSIのレジスタを、表示モードの種類やCRTディス
プレイなどの表示部の装置の種類によりソフトウェアの
支援なしにハードウェアが自動的に値を設定し、CPU
処理を低減しシステムのスループットを向上する情報処
理装置に関する。
【0002】
【従来の技術】CRTディスプレイなどの表示部へ文字
や図形等を表示制御するCRTコントローラなどの表示
制御LSIの1つにCRTコントローラ(以下CRT
C)がある。前記CRTCには、例えば40個の内部レ
ジスタを有している。
【0003】
【発明が解決しようとする課題】図3のように、CPU
90、CRTC92、表示メモリ93、CRTディスプ
レイ94を用いて、表示部を構成する従来技術では、C
RTディスプレイ94に対して正常に文字や図形を表示
させるためには、CRTC92のレジスタに表1のよう
な所要の値を設定する必要があった。そのためには、図
4のCRTC92へのデータ設定処理フロチャート図に
示すように、CRTC92へのアドレスレジスタ設定に
よるI/Oライト動作をデータレジスタの個数分、行な
う必要があった。また、アドレスレジスタまたはデータ
レジスタへのデータ設定には、図4に示すようにMOV
命令を2回とI/Oライト命令(OUT命令)を1回実
行しなければならない。そのため、1個のデータレジス
タへ所要のデータを設定するには、MOV命令を4回と
I/Oライト命令(OUT命令)を2回実行しなければ
ならず、さらに、CRTC92の40個のデータレジス
タを設定するには、MOV命令を160回とI/Oライ
ト命令(OUT命令)を80回実行しなければならな
い。また、CRTC92のデータ設定に要する実行時間
はMOV命令を1回実行するのに0.5usec、I/
Oライト命令(OUT命令)を1回実行するのに2us
ec、命令のフェッチ動作、解析動作に0.5usec
必要と仮定すると、0.5usec×160+2use
c×80+0.5usec×80=280usecとな
り、その分システムの性能が低下すると共にプログラム
容量も大きくなるという問題があった。また、標準精細
モードや高精細モードなどの表示モードによりCRTC
92の設定値が異なる。そのため、標準精細モードから
高精細モードまたは高精細モードから標準精細モードへ
の切り換えにおいてもCRTC92に対して表示モード
に適した値を設定しなければならない。また、表1のよ
うにCRTディスプレイ94の種類によっても、CRT
C92の設定値が異なる。そのため、CRTディスプレ
イ94に適した値を、CRTC92に対して設定しなけ
ればならない。
【0004】本発明の目的は、CRTC92へのデータ
設定を不要にし、システムのスループットを向上するこ
とにある。
【0005】
【課題を解決するための手段】上記目的は、標準精細モ
ードや高精細モードなどの表示モードにより、ハードウ
ェアで自動的に前記CRTC92のデータレジスタを設
定することにより達成できる。
【0006】また、CRTディスプレイ94の種類によ
り、ハードウェアで自動的にCRTC92のデータレジ
スタを設定することにより達成できる。
【0007】
【作用】CPUと記憶装置、キーボードなどの入力装
置、プリンタ、CRTディスプレイなどの出力装置、F
DD、HDDなどの入出力装置を有する情報処理装置に
おいて、前記CRTディスプレイなどの表示部への文字
や図形等を表示制御するCRTコントローラなどの表示
制御LSIのレジスタを、標準精細モードや高精細モー
ドなどの表示モードの種類や前記CRTディスプレイな
どの表示部の装置の種類により、自動的に値を設定す
る。これにより、従来技術のようにアドレスレジスタを
用いて所定のデータをデータレジスタに書き込む動作が
不要になり、CPUの負荷が低減でき、情報処理装置全
体のシステムのスループットを向上することができる。
【0008】
【実施例】本発明の標準精細モードや高精細モードの表
示モードの種類により、前記CRTC92のデータレジ
スタをハードウェアが自動的に設定する場合の一実施例
を図1及び表1により説明する。図1の10,11,1
2,13はセットーリセット型フリップ・フロップで、
本実施例では10が垂直総文字数レジスタのD3ビッ
ト、11が垂直総文字数レジスタのD2ビット、12が
垂直総文字数レジスタのD1ビット、13が垂直総文字
数レジスタのD0ビットとしている。20はエッジ型デ
ータフリップ・フロップで構成した表示モードレジスタ
である。30は表示モードレジスタへの書き込み信号3
00を生成するORゲートである。書き込み信号300
はI/Oライトコマンド信号(IOWC−N)95とチ
ップセレクト信号(CS−N)より生成する。31はC
PU90からのデータである。本実施例では、表示モー
ドレジスタ20の出力200が”L”のとき標準精細モ
ード、”H”のとき高精細モードとしている。40,4
1,42は垂直総文字数レジスタのセットーリセット型
フリップ・フロップ10,11,12,13をセットま
たはリセットするための制御信号400,410,42
0を生成するためのANDゲート、ORゲートである。
43はINV(インバート)ゲートである。
【0009】
【表1】
【0010】次に本実施例の動作について説明する。垂
直総文字数レジスタの下位4ビットの設定値は、マルチ
スキャンCRTの標準精細モード時は9H(2進数で1
001B)で、高精細モード時はBH(2進数で101
1B)である。標準精細モードにするため表示モードレ
ジスタ20に”L”を設定するとき、CPUデータ31
は”L”でI/Oライトコマンド信号(IOWC−N)
95も”L”で、チップセレクト信号(CS−N)も”
L”となる。I/Oライトコマンド信号(IOWC−
N)95が”L”でチップセレクト信号(CS−N)
も”L”であるので、書き込み信号300も”L”とな
る。CPUデータ31が”L”で書き込み信号300
も”L”であるので、制御信号400,410,420
は”L”,”H”,”L”となる。制御信号400,4
10,420により、垂直総文字数レジスタ10,13
が”H”にセットされ、11,12が”L”にリセット
される。垂直総文字数レジスタの出力100,110,
120,130は1001Bとなり、所要の値である9
Hを設定できる。
【0011】また、高精細モードにするため表示モード
レジスタ20に”H”を設定するとき、CPUデータ3
1は”H”でI/Oライトコマンド信号(IOWC−
N)95も”L”で、チップセレクト信号(CS−N)
も”L”となる。I/Oライトコマンド信号(IOWC
−N)95が”L”で、チップセレクト信号(CS−
N)も”L”であるので、書き込み信号300も”L”
である。CPUデータ31が”H”で書き込み信号30
0も”L”であるので、制御信号400,410,42
0は”L”,”L”,”H”となる。そこで制御信号4
00,410,420により垂直総文字数レジスタ1
0,12,13が”H”にセットされ、11が”L”に
リセットされる。垂直総文字数レジスタの出力100,
110,120,130は1011Bとなり、所要の値
であるBHを設定できる。
【0012】このように、垂直総文字数レジスタの下位
4ビットに対して、表示モードレジスタ20を設定する
ことにより所要の値を設定できる。また、垂直総文字数
レジスタの上位4ビットや水平総文字数レジスタや水平
表示文字数レジスタなどのCRTC92の他のデータレ
ジスタも本発明を用いれば、表示モードレジスタを設定
するだけで所要の値に設定できる。
【0013】本発明を用いればCPU90がCRTC9
2の40個のデータレジスタを設定する必要がなくな
り、情報処理装置全体のスループットを向上させること
が出来る。
【0014】次に本発明のCRTディスプレイ94の種
類により、CRTC92のデータレジスタをハードウェ
アが自動的に設定する場合の一実施例を図2、図5、表
1、表2及び表3により説明する。CRTディスプレイ
94の種類により、表2と図5のように、水平周期、垂
直周期などの値が異なる。例えば、シングルスキャンC
RTディスプレイの標準精細モードの垂直周期は53.
13Hzであるが、マルチスキャンCRTディスプレイの
標準精細モードの垂直周期は76.6Hz、高精細モード
の垂直周期は77.96Hzである。そのため、表1に示
すようにCRTC92のデータレジスタに設定する値が
異なる。例えば、垂直総文字数レジスタの設定値はシン
グルスキャンCRTディスプレイの標準精細モードで1
FH、マルチスキャンCRTディスプレイの標準精細モ
ードで19H、高精細モード1BHである。また、表3
のCRTディスプレイ94へのインターフェース信号配
置の一例で、4番ピンにCRTディスプレイ判別信号
(ID0)96がある。このCRTディスプレイ判別信
号(ID0)96は、CRTディスプレイ94から情報
処理装置本体にCRTディスプレイ94の種類を伝達す
る。本実施例では、情報処理装置本体にシングルスキャ
ンCRTディスプレイが接続されている場合、CRTデ
ィスプレイ判別信号(ID0)96は”L”に、マルチ
スキャンCRTディスプレイが接続されている場合CR
Tディスプレイ判別信号(ID0)96は”H”になる
としている。図2の10,11,12,13はセットー
リセット型フリップ・フロップで本実施例では、10が
垂直総文字数レジスタのD3ビット、11が垂直総文字
数レジスタのD2ビット、12が垂直総文字数レジスタ
のD1ビット、13が垂直総文字数レジスタのD0ビッ
トを示す。20はエッジ型データフリップ・フロップで
構成した表示モードレジスタである。30は表示モード
レジスタへの書き込み信号300を生成するORゲート
である。書き込み信号300はI/Oライトコマンド信
号(IOWC−N)95とチップセレクト信号(CS−
N)より生成する。31はCPU90からのデータであ
る。本実施例では、表示モードレジスタ20の出力20
0が”L”のとき標準精細モード、”H”のとき高精細
モードとしている。50,51,52,53は垂直総文
字数レジスタのセットーリセット型フリップ・フロップ
11、12をセットまたはリセットするための制御信号
500,510,520,530を生成するためのAN
Dゲート及びORゲートである。54はANDゲート5
0,51を制御するための制御信号540を生成するた
めのORゲートである。55,56はCPUデータ31
とCRTディスプレイ判別信号(ID0)96を反転さ
せるためのINV(インバート)ゲートである。
【0015】
【表2】
【0016】
【表3】
【0017】次に本実施例の動作について説明する。垂
直総文字数レジスタの下位4ビットの設定値はシングル
スキャンCRTディスプレイの標準精細モードでFH
(2進数で1111B)、マルチスキャンCRTディス
プレイの標準精細モードで9H(2進数で1001
B)、高精細モードBH(2進数で1011B)であ
る。また、シングルスキャンCRTディスプレイが情報
処理装置に接続されているとき、CRTディスプレイ判
別信号(ID0)96は”L”になる。シングルスキャ
ンCRTディスプレイの標準精細モードにするため表示
モードレジスタ20に”L”を設定するとき、CPUデ
ータ31は”L”でI/Oライトコマンド信号(IOW
C−N)95も”L”で、チップセレクト信号(CS−
N)も”L”となる。I/Oライトコマンド信号(IO
WC−N)95が”L”でチップセレクト信号(CS−
N)も”L”であるので、書き込み信号300も”L”
となる。CPUデータ31が”L”で書き込み信号30
0も”L”であるので、制御信号500,510,52
0,530が”L”,”H”,”L”,”H”となる。
制御信号500,510,520,530により、垂直
総文字数レジスタ11,12が”H”にセットされる。
垂直総文字数レジスタの出力100,110,120,
130は1111Bとなり、所要の値FHを設定でき
る。
【0018】また、マルチスキャンCRTディスプレイ
が情報処理装置に接続されているとき、CRTディスプ
レイ判別信号(ID0)96は”H”になる。マルチス
キャンCRTディスプレイの標準精細モードにするため
表示モードレジスタ20に”L”を設定するとき、CP
Uデータ31は”L”でI/Oライトコマンド信号(I
OWC−N)95も”L”で、チップセレクト信号(C
S−N)も”L”となる。I/Oライトコマンド信号
(IOWC−N)95が”L”でチップセレクト信号
(CS−N)も”L”であるので、書き込み信号300
も”L”となる。CPUデータ31が”L”で書き込み
信号300も”L”であるので、制御信号500,51
0,520,530が”H”,”L”,”H”,”L”
となる。そこで制御信号500,510,520,53
0により、垂直総文字数レジスタ11,12が”L”に
リセットされる。垂直総文字数レジスタの出力100,
110,120,130は1001Bとなり、所要の値
9Hを設定できる。
【0019】また、マルチスキャンCRTディスプレイ
の高精細モードにするため表示モードレジスタ20
に、”H”を設定するとき、CPUデータ31は”L”
でI/Oライトコマンド信号(IOWC−N)95も”
L”で、チップセレクト信号(CS−N)も”L”とな
る。I/Oライトコマンド信号(IOWC−N)95
が”L”で、チップセレクト信号(CS−N)も”L”
であるので、書き込み信号300も”L”である。CP
Uデータ31が”H”で書き込み信号300も”L”で
あるので、制御信号500,510,520,530
が”L”,”L”,”H”,”H”となる。そこで制御
信号500,510,520,530により、垂直総文
字数レジスタ11が”L”にリセット、12が”H”に
セットされる。垂直総文字数レジスタの出力100,1
10,120,130は1011Bとなり、所要の値B
Hを設定できる。
【0020】このように、CRTディスプレイ94の種
類が異なっても、垂直総文字数レジスタの下位4ビット
に対して表示モードレジスタ20を設定することによ
り、所要の値を設定できる。また、垂直総文字数レジス
タの上位4ビットや水平総文字数レジスタや水平表示文
字数レジスタなどのCRTC92の他のデータレジスタ
も、表示モードレジスタを設定するだけで所要の値に設
定できる。
【0021】本発明を用いれば、CPU90がCRTC
92の40個のデータレジスタを設定する必要がなくな
り、情報処理装置全体のスループットを向上させること
が出来る。
【0022】
【発明の効果】本発明では、表示モードやCRTディス
プレイ94の種類により、前記CRTC92のデータレ
ジスタにハードウェアが自動的に所要の値を設定でき
る。そのため、CPU90がCRTC92の40個のデ
ータレジスタを設定する必要がなくなり、情報処理装置
全体のスループットを向上させることが出来るという効
果がある。また、CRTC92のデータレジスタ設定の
ためのプログラムが不要になる。
【図面の簡単な説明】
【図1】本発明の一実施例である表示モードによるCR
TCのデータレジスタの自動設定の回路構成図である。
【図2】本発明の一実施例であるCRTディスプレイの
種類によるCRTCデータレジスタの自動設定の回路構
成図である。
【図3】従来技術である表示部のブロック図である。
【図4】CRTCのデータレジスタへのデータ設定を説
明するフローチャート図である。
【図5】CRT信号のタイミング図である。
【符号の説明】
10,11,12,13…垂直総文字数レジスタを構成
するセットーリセット型フリップ・フロップ 20…エッジ型フリップ・フロップで構成した表示モー
ドレジスタ 400,410,420…制御信号 500,510,520,530,540…制御信号 300…表示モードレジスタ20への書き込み信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 勇 愛知県名古屋市中区栄三丁目10番22号日立 中部ソフトウェア株式会社内 (72)発明者 平田 直 神奈川県海老名市下今泉810番地株式会社 日立製作所オフィスシステム設計開発セン タ内 (72)発明者 大山 清治 愛知県名古屋市中区栄三丁目10番22号日立 中部ソフトウェア株式会社内 (72)発明者 東馬 貴志 神奈川県海老名市下今泉810番地株式会社 日立製作所オフィスシステム設計開発セン タ内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】CPUと記憶装置、キーボードなどの入力
    装置、プリンタ、CRTディスプレイなどの出力装置、
    FDD、HDDなどの入出力装置を有する情報処理装置
    において、前記CRTディスプレイなどの表示部への文
    字や図形等を表示制御するCRTコントローラなどの表
    示制御LSIのデータレジスタを、標準精細モードや高
    精細モードなどの表示モードの種類や前記CRTディス
    プレイなどの表示部の装置の種類により自動的に値を設
    定することを特徴とする情報処理装置。
JP4180719A 1992-07-08 1992-07-08 情報処理装置 Pending JPH0627915A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4180719A JPH0627915A (ja) 1992-07-08 1992-07-08 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4180719A JPH0627915A (ja) 1992-07-08 1992-07-08 情報処理装置

Publications (1)

Publication Number Publication Date
JPH0627915A true JPH0627915A (ja) 1994-02-04

Family

ID=16088123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4180719A Pending JPH0627915A (ja) 1992-07-08 1992-07-08 情報処理装置

Country Status (1)

Country Link
JP (1) JPH0627915A (ja)

Similar Documents

Publication Publication Date Title
KR940005346B1 (ko) 연속하는 판독/기록 신호들간의 타이밍 분리를 보장하는 컴퓨터 시스템 및 방법
JPH04166990A (ja) ディスプレイ制御装置
US5815733A (en) System for handling interrupts in a computer system using asic reset input line coupled to set of status circuits for presetting values in the status circuits
JPH02287593A (ja) ディスプレイの接続状態判別方式
JPS5987569A (ja) デ−タ自動連続処理回路
KR910002196B1 (ko) 평판형 표시 제어 장치
US6751754B2 (en) Single step debug card using the PCI interface
US4888685A (en) Data conflict prevention for processor with input/output device
US4987553A (en) Straight line drawing control apparatus
JP2634893B2 (ja) シングルチップマイクロコンピュータ
JP3093374B2 (ja) 割り込みコントローラ
JP3036590B2 (ja) 外部デバイス制御回路
JP3037242B2 (ja) パイプライン処理回路
KR950001589B1 (ko) 화면 데이타 콘트롤시 좌표(x,y)의 자동 증가 콘트롤 로직회로
JP2988139B2 (ja) 割込み制御装置
KR950001588B1 (ko) 좌표값이 재 로드(load)되는 콘트롤 로직 회로
JP3597744B2 (ja) 割込み要因信号フラグレジスタ装置
JPH0744399A (ja) 割込制御回路
JPH05204753A (ja) 半導体記憶装置
JPH02105242A (ja) メモリクリア回路
JPS62130436A (ja) トレ−ス制御装置
JPS5838990A (ja) 表示器の表示制御方法
JPS59137989A (ja) 電子機器
JPS6213690B2 (ja)
EP0306953A2 (en) Address/control signal input circuit for cache controller