JPH0628032B2 - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH0628032B2 JPH0628032B2 JP62044081A JP4408187A JPH0628032B2 JP H0628032 B2 JPH0628032 B2 JP H0628032B2 JP 62044081 A JP62044081 A JP 62044081A JP 4408187 A JP4408187 A JP 4408187A JP H0628032 B2 JPH0628032 B2 JP H0628032B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- rom
- ram
- version number
- version
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 4
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 4
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 4
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 4
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 2
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御装置に関し，特にマイ
クロプログラムがROM及びRAMに格納されたマイクロプロ
グラム制御装置に関する。
クロプログラムがROM及びRAMに格納されたマイクロプロ
グラム制御装置に関する。
従来，この種のマイクロプログラム制御装置は，互換性
一致チェックがなされず，マイクロプログラムが暴走し
てしまうことがあった。
一致チェックがなされず，マイクロプログラムが暴走し
てしまうことがあった。
上述した従来のマイクロプログラム制御装置は，ROM及
びRAMに格納されたマイクロプログラムの互換性一致チ
ェックがなされず，マイクロプログラムが暴走してしま
うことがあるので，版数不一致と判断できるまでに時間
を要する。従って，このようなマイクロプログラム制御
装置を使用するコンピュータシステムが長時間ダウンし
てしまうという欠点がある。
びRAMに格納されたマイクロプログラムの互換性一致チ
ェックがなされず，マイクロプログラムが暴走してしま
うことがあるので，版数不一致と判断できるまでに時間
を要する。従って，このようなマイクロプログラム制御
装置を使用するコンピュータシステムが長時間ダウンし
てしまうという欠点がある。
〔問題点を解決するための手段〕 本発明によるマイクロプログラム制御装置は，ROM及びR
AMにマイクロプログラムを格納するマイクロプログラム
制御装置において，外部記憶媒体から前記RAMにマイク
ロプログラムを初期ロードする手段及び前記RAMの固定
番地にマイクロプログラムと同時にロードされるROM版
数期待値及びRAM版数を記憶する手段を有し，また前記R
OMにはRAM版数期待値及びROM版数を記憶する手段を有
し，前記RAM部のマイクロプログラム部のマイクロプロ
グラムのロードが完了した時点において前記ROM部のマ
イクロプログラムルーチンにより相互の版数チェックを
行うことを特徴とする。
AMにマイクロプログラムを格納するマイクロプログラム
制御装置において，外部記憶媒体から前記RAMにマイク
ロプログラムを初期ロードする手段及び前記RAMの固定
番地にマイクロプログラムと同時にロードされるROM版
数期待値及びRAM版数を記憶する手段を有し，また前記R
OMにはRAM版数期待値及びROM版数を記憶する手段を有
し，前記RAM部のマイクロプログラム部のマイクロプロ
グラムのロードが完了した時点において前記ROM部のマ
イクロプログラムルーチンにより相互の版数チェックを
行うことを特徴とする。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。
る。
ROM１はマイクロプログラムを記憶する読み出し専用メ
モリである。RAM２は外部記憶媒体４からマイクロプロ
グラムがマイクロプログラム実行部３内のマイクロプロ
グラムロード制御部によりロードされ，ROM１と共にマ
イクロプログラムが格納される。マイクロプログラム実
行部３の指示でこれらマイクロプログラムは順次読み出
されて，マイクロプログラム実行部３はマイクロ命令を
実行する。
モリである。RAM２は外部記憶媒体４からマイクロプロ
グラムがマイクロプログラム実行部３内のマイクロプロ
グラムロード制御部によりロードされ，ROM１と共にマ
イクロプログラムが格納される。マイクロプログラム実
行部３の指示でこれらマイクロプログラムは順次読み出
されて，マイクロプログラム実行部３はマイクロ命令を
実行する。
次に第２図及び第３図を参照して，本実施例の動作につ
いて説明する。
いて説明する。
本マイクロプログラム制御装置の電源投入等によりROM
１のマイクロプログラムが起動され，RAM２へのマイク
ロプログラムのロードを外部記憶媒体４に要求し，外部
記憶媒体４から転送されたデータを順次RAM２へ格納す
る。RAM２へのマイクロプログラムのロード終了によ
り，RAM２のマイクロプログラムが実行可能となるが，
このときに，第３図で示すロードされたRAM２の固定番
地に記憶されたROM版数（REV）期待値10-1とROM１で記
憶されたROM REV11-2とを比較し（ステップ２０１），R
OM REV11-2がROM REV期待値10-1以上である（ステップ
２０１のYES）なら，次に，ROM１で記憶されたRAM REV
期待値11-1とRAM２で記憶されたRAM REV10-2とを比較し
（ステップ２０２），RAM REV10-2がRAM REV期待値11-1
以上であることをチェックする。以上のチェックにおい
て，エラーを検出した場合（ステップ２０１のNO又はス
テップ２０２のNO）は，外部装置に対し版数互換性不一
致の初期マイクロプログラムロード失敗を表示する。
１のマイクロプログラムが起動され，RAM２へのマイク
ロプログラムのロードを外部記憶媒体４に要求し，外部
記憶媒体４から転送されたデータを順次RAM２へ格納す
る。RAM２へのマイクロプログラムのロード終了によ
り，RAM２のマイクロプログラムが実行可能となるが，
このときに，第３図で示すロードされたRAM２の固定番
地に記憶されたROM版数（REV）期待値10-1とROM１で記
憶されたROM REV11-2とを比較し（ステップ２０１），R
OM REV11-2がROM REV期待値10-1以上である（ステップ
２０１のYES）なら，次に，ROM１で記憶されたRAM REV
期待値11-1とRAM２で記憶されたRAM REV10-2とを比較し
（ステップ２０２），RAM REV10-2がRAM REV期待値11-1
以上であることをチェックする。以上のチェックにおい
て，エラーを検出した場合（ステップ２０１のNO又はス
テップ２０２のNO）は，外部装置に対し版数互換性不一
致の初期マイクロプログラムロード失敗を表示する。
次に実際の使用方法について記述する。
例として，RAM部のマイクロプログラムに変更があった
場合，RAM REV10-2は新しい版数に設定され，ROM REV期
待値10-1はROM部のマイクロプログラムと互換性がある
場合は更新されない。また，互換性がなくなった場合に
は，互換性のある新しいROMの版数が設定される。ここ
で，もし互換性のない古いROM１を使用した場合，上述
したチェック方法により，ROM REV11-2≧ROM REV期待値
10-1が満足できず，エラーとなってしまう。
場合，RAM REV10-2は新しい版数に設定され，ROM REV期
待値10-1はROM部のマイクロプログラムと互換性がある
場合は更新されない。また，互換性がなくなった場合に
は，互換性のある新しいROMの版数が設定される。ここ
で，もし互換性のない古いROM１を使用した場合，上述
したチェック方法により，ROM REV11-2≧ROM REV期待値
10-1が満足できず，エラーとなってしまう。
以上説明したように本発明は，ROM部及びRAM部の版数チ
ェックを行うようにすることにより，マイクロプログラ
ムの暴走を避け，直ちにROM及びRAMのマイクロプログラ
ム版数非互換を認識することが可能である。従って，原
因究明を速やかに行え，本マイクロプログラム制御装置
を有するコンピュータシステムの長時間ダウンを回避で
きるという効果がある。
ェックを行うようにすることにより，マイクロプログラ
ムの暴走を避け，直ちにROM及びRAMのマイクロプログラ
ム版数非互換を認識することが可能である。従って，原
因究明を速やかに行え，本マイクロプログラム制御装置
を有するコンピュータシステムの長時間ダウンを回避で
きるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図，第
２図はROM１で実行するマイクロプログラムルーチンでR
OM部とRAM部の版数互換性チェックを行う流れ図，第３
図はその版数互換性チェックで使用される各々の版数記
憶手段を示した図である。 １…ROM，２…RAM，３…マイクロプログラム実行部，４
…外部記憶媒体。
２図はROM１で実行するマイクロプログラムルーチンでR
OM部とRAM部の版数互換性チェックを行う流れ図，第３
図はその版数互換性チェックで使用される各々の版数記
憶手段を示した図である。 １…ROM，２…RAM，３…マイクロプログラム実行部，４
…外部記憶媒体。
Claims (1)
- 【請求項１】ROM及びRAMにマイクロプログラムを格納す
るマイクロプログラム制御装置において，外部記憶媒体
から前記RAMにマイクロプログラムを初期ロードする手
段及び前記RAMの固定番地にマイクロプログラムと同時
にロードされるROM版数期待値及びRAM版数を記憶する手
段を有し，また前記ROMにはRAM版数期待値及びROM版数
を記憶する手段を有し，前記RAM部のマイクロプログラ
ム部のマイクロプログラムのロードが完了した時点にお
いて前記ROM部のマイクロプログラムルーチンにより相
互の版数チェックを行うことを特徴とするマイクロプロ
グラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044081A JPH0628032B2 (ja) | 1987-02-28 | 1987-02-28 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044081A JPH0628032B2 (ja) | 1987-02-28 | 1987-02-28 | マイクロプログラム制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63213029A JPS63213029A (ja) | 1988-09-05 |
| JPH0628032B2 true JPH0628032B2 (ja) | 1994-04-13 |
Family
ID=12681667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62044081A Expired - Lifetime JPH0628032B2 (ja) | 1987-02-28 | 1987-02-28 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628032B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008027129A (ja) * | 2006-07-20 | 2008-02-07 | Yamaha Corp | 互換性判定装置およびプログラム |
-
1987
- 1987-02-28 JP JP62044081A patent/JPH0628032B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63213029A (ja) | 1988-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654783A (en) | Unique process for loading a microcode control store in a data processing system | |
| US20080010446A1 (en) | Portable apparatus supporting multiple operating systems and supporting method therefor | |
| EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
| US6415383B1 (en) | Address offset feature for a hard disk drive | |
| US4719564A (en) | Interpreter linkage system for linking extension interpreters to a basic interpreter | |
| US6502176B1 (en) | Computer system and methods for loading and modifying a control program without stopping the computer system using reserve areas | |
| JPH0628032B2 (ja) | マイクロプログラム制御装置 | |
| JP2001256044A (ja) | データ処理装置 | |
| JP3264966B2 (ja) | コンピュータシステムの立ち上げ制御方式 | |
| KR100436003B1 (ko) | 디바이스드라이버적재방법 | |
| JPH07281986A (ja) | 拡張ボード及び該ボードを用いた情報処理装置とその周辺装置の制御方法 | |
| JPS6013494B2 (ja) | 自己診断方式 | |
| JPS628831B2 (ja) | ||
| JPH0317760A (ja) | データ書込み確認方式 | |
| US20040255108A1 (en) | Systems and methods for building advanced configuration and power interface namespaces | |
| JPH0648453B2 (ja) | 周辺装置初期化制御方式 | |
| JPS62163142A (ja) | コンピユ−タプログラムを修正するための装置 | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JP2958609B2 (ja) | 計算機のテスト方法 | |
| JPS635431A (ja) | プログラムパツチ情報の管理方式 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPS6373439A (ja) | ブ−トストラツプ方式 | |
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JPH06161959A (ja) | 情報処理装置 | |
| JPS615353A (ja) | 試験制御方式 |