JPH0628205A

JPH0628205A - 多数決回路

Info

Publication number: JPH0628205A
Application number: JP4207069A
Authority: JP
Inventors: Hiroshi Takizawa; ▲廣▼志瀧澤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-07-10
Filing date: 1992-07-10
Publication date: 1994-02-04
Anticipated expiration: 2013-12-09
Also published as: JP2833363B2

Abstract

(57)【要約】【目的】同一内容の複数のデータフレームの対応する
ビット同士の多数決をとり、１つのデータフレームを生
成する多数決回路の回路規模を小さくする。【構成】論理演算回路３２は第ｍデータフレームの第
ｊビットＤｍｊが加えられると、その値と、主バッファ
２１から出力されている第（ｍ−１）データフレームま
での第ｊビットの多数決値Ａ（ｍ−１）ｊと、カウンタ
バッファ２２−１〜２２（Ｎ−１）から出力されている
第（ｍ−１）データフレームまでの第ｊビットの“０”
と“１”との数の差の１／２の値Ｃ（ｍ−１）ｊと、第
ｍデータフレームの順番とに基づいて、第ｍデータフレ
ーム受信時までの第ｊビットの多数決値Ａｍｊ及び第ｍ
データフレーム受信時までの第ｊビットの“０”と
“１”との差の１／２の値Ｃｍｊを求め、求めた多数決
値Ａｍｊ，値Ｃｍｊを主バッファ２１，カウンタバッフ
ァ２２−１〜２２−（Ｎ−１）に格納する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は多数決回路に関し、特
に、送信側から送出された複数の同一内容のデータを受
信し、受信した各データの対応するビット同士の多数決
をとることにより、受信データの各ビットの値を決定す
る多数決回路に関する。

【０００２】

【従来の技術】自動車電話に於いては、データの送受信
誤りを少なくするため、データの送信時、同一内容のデ
ータフレーム（データ及び制御データを含む）を５回ま
たは１１回、その前後に制御フレームを付けて送信し、
データの受信時、５回または１１回分のデータフレーム
に含まれるデータの対応するビット同士の多数決を行な
い、受信データを生成するということが行なわれてい
る。

【０００３】図９は上述したような場合に従来使用され
ていた多数決回路の一例を示したブロック図であり、デ
ータ入力端子１１と、多数決出力端子１２と、Ｍ個のバ
ッファ４１−１〜４１−Ｍと、制御回路５１と、論理演
算回路５２とから構成されている。尚、バッファ４１−
１〜４１−Ｍの個数は同一内容のデータフレームの繰り
返し数と同じ値である。

【０００４】制御回路５１はデータ入力端子１１に第１
番目〜第Ｍ番目のデータフレームが加えられると、第１
番目〜第Ｍ番目のデータフレームに含まれているデータ
（制御データは除く）をそれぞれバッファ４１−１〜４
１−Ｍに格納する。

【０００５】最後のデータフレーム、即ち第Ｍ番目のデ
ータフレーム中のデータをバッファ４１−Ｍに格納する
と、制御回路５１は各バッファ４１−１〜４１−Ｍに格
納されているデータの第１ビット目を論理演算回路５２
に加える。

【０００６】論理演算回路５２は加えられたＭ個の値の
多数決をとり、その結果を受信データの第１ビット目の
値として多数決出力端子１２に出力する。

【０００７】その後、制御回路５１はバッファ４１−１
〜４１−Ｍに格納されているデータの第２ビット目を論
理演算回路５２に加える。これにより、論理演算回路５
２は前述したと同様にＭ個の値の多数決をとり、その結
果を受信データの第２ビット目の値として多数決出力端
子１２に出力する。

【０００８】以下、前述したと同様の動作がデータの最
終ビットまで繰り返し行なわれ、受信データが生成され
る。尚、多数決出力端子１２から出力された各ビットの
多数決値をＣＰＵで処理させるため等に並列化すること
が必要になる場合は、多数決出力端子１２に出力された
直列データを並列データとして取り出すことができるバ
ッファ（図示せず）を接続しておくことが必要になる。

【０００９】今、例えば、データ入力端子１１に加えら
れるデータが図１０に示すように、制御フレーム６６，
６７と、それらに挟まれた同一内容の５個のデータフレ
ーム６１〜６５であるとすると、必要になるバッファ４
１−１〜４１−Ｍの個数Ｍは５個となる。また、各デー
タフレーム６１〜６５が８０ビットのデータと、制御デ
ータとによって構成されているとすると、必要になる各
バッファ４１−１〜４１−５の容量は８０ビットとな
る。

【００１０】

【発明が解決しようとする課題】上述したように、従来
の多数決回路は同一内容のＭ個のデータフレームを全て
受信した後、多数決を行なっており、Ｍ個のデータフレ
ームを蓄えておくことが必要になるため、（データフレ
ーム中のデータのビット数）×（データフレーム数）分
のバッファ用フリップフロップが必要になる。図１０の
例ではデータフレーム長が８０ビット，データフレーム
数が５個であるので、必要になるバッファ用フリップフ
ロップの数は４００個となる。一般にフリップフロップ
はそれを構成しているトランジスタの数が２０〜３０個
と多いため、従来の多数決回路をＩＣ化しようとする
と、バッファだけで１万個前後のトランジスタが必要に
なり、回路規模が大きくなるという欠点がある。

【００１１】本発明の目的は、回路規模を小さなものに
することができる多数決回路を提供することにある。

【００１２】

【課題を解決するための手段】本発明は上記目的を達成
するため、送信側から繰り返し送出された複数の同一内
容のデータフレームを受信し、受信した各データフレー
ムの対応するビット同士の多数決演算を行ない、各ビッ
トが多数決演算結果の値を持つ１つの結果データフレー
ムを生成する多数決回路に於いて、主バッファと、それ
ぞれの対応する位置のビットにより置数部を構成するカ
ウンタバッファと、前記主バッファに格納されている前
回のデータフレーム受信時までの多数決値と、前記カウ
ンタバッファの各置数部に格納されている前回のデータ
フレーム受信時までの各ビットの“０”と“１”との数
の差の１／２の値と、今回受信したデータフレームの内
容と、今回受信しているデータフレームの順番とに基づ
いて今回受信しているデータフレームまでの多数決値及
び今回受信しているデータフレームまでの各ビットの
“０”と“１”との数の差の１／２の値を求め、求めた
多数決値を前記主バッファに格納し、求めた各ビットの
“０”と“１”との数の差の１／２の値を前記カウンタ
バッファ中の対応する置数部に格納する論理演算回路と
を設けたものである。

【００１３】

【作用】論理演算回路は新たなデータフレームの受信
時、主バッファに格納されている前回のデータフレーム
受信時までの多数決値と、カウンタバッファの各置数部
に格納されている前回のデータフレーム受信時までの各
ビットの“０”と“１”との数の差の１／２の値と、今
回受信しているデータフレームの内容と、今回受信して
いるデータフレームの順番とに基づいて今回受信してい
るデータフレームまでの多数決値及び今回受信している
データフレームまでの各ビットの“０”と“１”との数
の差の１／２の値を求める。

【００１４】そして、求めた多数決値を主バッファに格
納し、求めた各ビットの“０”と“１”との数の差の１
／２の値をカウンタバッファ中の対応する置数部に格納
する。従って、新たなデータフレームを受信する毎に、
主バッファには最新の多数決値が格納され、カウンタバ
ッファの各置数部には最新の各ビットの“０”と“１”
との数の差の１／２の値が格納される。

【００１５】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００１６】図１は本発明の一実施例のブロック図であ
り、データ入力端子１１と、多数決出力端子１２と、１
個の主バッファ２１と、（Ｎ−１）個のカウンタバッフ
ァ２２−１〜２２−（Ｎ−１）と、制御回路３１と、論
理演算回路３２とから構成されている。

【００１７】データ入力端子１１には送信側から繰り返
し送出された同一内容の第１番目〜第Ｍ番目のデータフ
レーム（データ及び制御データを含む）及びそれを挟む
制御フレームが入力される。尚、本実施例に於いては、
第１番目〜第Ｍ番目のデータフレーム中のデータＤ１〜
ＤＭは、図２に示すようにビット数がＪビットであると
する。また、本実施例では第ｍ番目（１≦ｍ≦Ｍ）のデ
ータフレーム中のデータＤｍの第ｊビット（１≦ｊ≦
Ｊ）目をＤｍｊで表すものとする。

【００１８】論理演算回路３２はデータＤｍの第ｊビッ
トＤｍｊがデータ入力端子１１を介して加えられること
により、主バッファ２１に対してこれまでに受信したデ
ータＤ１，Ｄ２，…，Ｄｍの第ｊビットの多数決値Ａｍ
ｊ（Ｄ１ｊ，Ｄ２ｊ，…，Ｄｍｊの多数決値）を出力す
る機能と、カウンタバッファ２２−１〜２２−（Ｎ−
１）に対してこれまでに入力したデータＤ１，Ｄ２，
…，Ｄｍの第ｊビットの“１”と“０”との数の差の１
／２の値を示す（Ｎ−１）ビット構成のカウント値Ｃｍ
ｊ（ｂｉｔ１〜ｂｉｔＮ−１）を出力する機能とを有す
る。

【００１９】主バッファ２１は図３に示すように、Ｊビ
ット構成のシフトレジスタから構成され、論理演算回路
３２から各ビットの多数決値が出力される毎に、制御回
路３１の制御に従ってビットＡＪ〜Ａ１の内容を右にシ
フトすると共に、論理演算回路３２から出力された多数
決値を第ＪビットＡＪに取り込む。従って、論理演算回
路３２がデータＤｍの第ＪビットＤｍＪに対する処理を
完了し、多数決値ＡｍＪを出力した時点に於いては、主
バッファ２１の各ビットＡ１〜ＡＪの内容は図４に示す
ものとなる。尚、図４に於いて、ＡｍｊはデータＤ１，
Ｄ２，…，Ｄｍの第ｊビットの多数決値を表している。

【００２０】カウンタバッファ２２−１〜２２−（Ｎ−
１）はそれぞれ図５に示すようにＪビット構成のシフト
レジスタから構成されており、各カウンタバッファ２２
−１〜２２−（Ｎ−１）の対応するビットＢ１ｊ，Ｂ２
ｊ，…，Ｂ（Ｎ−１）ｊは（Ｎ−１）ビット構成のカウ
ンタの置数部Ｃｊを構成している。即ち、各カウンタバ
ッファ２２−１〜２２−（Ｎ−１）の対応するビットに
よって、Ｊ個の（Ｎ−１）ビット構成のカウンタの置数
部Ｃ１〜ＣＪが構成される。

【００２１】そして、各カウンタバッファ２２−１〜２
２−（Ｎ−１）は論理演算回路３２から“０”と“１”
の数の差の１／２の値を示す（Ｎ−１）ビット構成のカ
ウント値が出力される毎に、制御回路３１の制御に従っ
て第Ｊビット〜第１ビットの内容を右にシフトすると共
に、論理演算回路３２から出力されたカウント値を第Ｊ
ビットに取り込む。従って、論理演算回路３２がデータ
Ｄｍの第ＪビットＤｍＪに対する処理を完了し、（Ｎ−
１）ビット構成のカウント値ＣｍＪ（ｂｉｔ１〜ｂｉｔ
Ｎ−１）を出力した時点に於いては、カウンタバッファ
２２−１〜２２−（Ｎ−１）の内容は図６に示すものと
なる。即ち、論理演算回路３２がデータＤｍの第Ｊビッ
トＤｍＪに対する処理を完了し、カウント値ＣｍＪ（ｂ
ｉｔ１〜ｂｉｔＮ−１）を出力した時点に於けるカウン
タバッファ２２−１〜２２−（Ｎ−１）の第ｊビットＢ
ｎｊの値はＣｍｊ（ｂｉｔ１）〜Ｃｍｊ（ｂｉｔＮ−
１）となる。

【００２２】次に、本実施例の動作を説明する。

【００２３】先ず、第１番目のデータフレーム中のデー
タＤ１がデータ入力端子１１に加えられた場合の動作を
説明する。

【００２４】論理演算回路３２はデータ入力端子１１を
介してデータＤ１の各ビットＤ１１，Ｄ１２，…，Ｄ１
Ｊの値が加えられると、各ビットの多数決値Ａ１１，Ａ
１２，…，Ａ１Ｊを順次出力する。この場合、第１番目
のデータフレームであり、各ビットＤ１１，Ｄ１２，
…，Ｄ１Ｊの値がそのまま多数決値Ａ１１，Ａ１２，
…，Ａ１Ｊとなるので、論理演算回路３２は各ビットＤ
１１，Ｄ１２，…，Ｄ１Ｊの値を多数決値Ａ１１，Ａ１
２，…，Ａ１Ｊとして出力する。

【００２５】主バッファ２１は論理演算回路３２から出
力された多数決値Ａ１１，Ａ１２，…，Ａ１Ｊを制御回
路３１の制御に従って順次シフトする。図７は多数決値
Ａ１１，Ａ１２，…，Ａ１Ｊが主バッファ２１内でシフ
トされる様子を示した図であり、論理演算回路３２がデ
ータＤ１Ｊを入力して多数決値Ａ１Ｊを出力した時点に
於いては、主バッファ２１の各ビットＡ１，Ａ２，…，
ＡＪの内容はそれぞれ多数決値Ａ１１，Ａ１２，…，Ａ
１Ｊとなる。尚、図７に於いてＸは不定値を示してい
る。

【００２６】また、論理演算回路３２はデータ入力端子
１１を介して第１番目のデータフレーム中のデータＤ１
が加えられると、カウンタバッファ２２−１〜２２−
（Ｎ−１）のカウント値をクリアし、置数部Ｃ１〜Ｃｊ
の値を全て０にする。即ち、第１番目のデータフレーム
中のデータＤ１の受信時には、対応するビットの“０”
と“１”との数の差は１であり、それを１／２した値
（１ビット右にシフトした値）は０となるからである。

【００２７】次に、第２番目以降のデータフレーム中の
データがデータ入力端子１１に加えられた場合の動作を
説明する。

【００２８】論理演算回路３２はデータ入力端子１１を
介して第ｍ番目（ｍ＞１）のデータフレーム中のデータ
Ｄｍが加えられると、各ビットＤｍ１，Ｄｍ２，…，Ｄ
ｍｊ，…，ＤｍＪ毎に、主バッファ２１，カウンタバッ
ファ２２−１〜２２−（Ｎ−１）に対して以下の処理を
行なう。

【００２９】先ず、主バッファ２１に対して行なう処理
を説明する。

【００３０】データＤｍの第ｊビットＤｍｊがデータ入
力端子１１を介して加えられると、論理演算回路３２は
カウンタバッファ２２−１〜２２−（Ｎ−１）から出力
されている（Ｎ−１）ビット構成のカウント値Ｃ（ｍ−
１）ｊ（ｂｉｔ１〜ｂｉｔＮ−１）の値が０であるか否
かを、即ち、これまでに入力されたデータＤ１〜Ｄ（ｍ
−１）の第ｊビットの“０”と“１”との数の差の１／
２の値が０であるか否かを判断する。

【００３１】そして、カウント値Ｃ（ｍ−１）ｊ（ｂｉ
ｔ１〜ｂｉｔＮ−１）が０を示していると判断した場合
は、論理演算回路３２は入力されたデータＤｍの第ｊビ
ットＤｍｊの値を第ｊビットの多数決値Ａｍｊとして主
バッファ２１に出力する。即ち、カウント値Ｃ（ｍ−
１）ｊ（ｂｉｔ１〜ｂｉｔＮ−１）が０を示している場
合は、これまでに入力されたデータＤ１〜Ｄ（ｍ−１）
の第ｊビットの“０”と“１”との数の差は０か１であ
り、第ｊビットＤｍｊの値が多数決値となるか、或いは
“０”と“１”の数が同数になるからである。

【００３２】また、カウント値Ｃ（ｍ−１）ｊ（ｂｉｔ
１〜ｂｉｔＮ−１）が０を示していないと判断した場合
は、論理演算回路３２は主バッファ２１から出力されて
いるこれまでの第ｊビットの多数決値Ａ（ｍ−１）ｊを
新たな多数決値Ａｍｊとして主バッファ２１に出力す
る。即ち、カウント値Ｃ（ｍ−１）ｊ（ｂｉｔ１〜ｂｉ
ｔＮ−１）が０を示していない場合は、これまでに入力
されたデータＤ１〜Ｄ（ｍ−１）の第ｊビットの“０”
と“１”との数の差は２以上であり、今回入力されたデ
ータＤｍの第ｊビットＤｍｊの値によって多数決値が変
わることはないからである。

【００３３】論理演算回路３２は他のビットが加えられ
た場合も同様の処理を行ない、そのビットについての多
数決値を主バッファ２１に出力する。主バッファ２１は
論理演算回路３２から多数決値が出力されると、前述し
たと同様に、その内容を右に１ビットシフトすると共
に、多数決値を第ＪビットＡＪに取り込む。

【００３４】次に、カウンタバッファ２２−１〜２２−
（Ｎ−１）に対して行なう処理を説明する。

【００３５】論理演算回路３２は奇数番目のデータフレ
ームを受信中か、偶数番目のデータフレームを受信中か
を認識しており、奇数番目のデータフレームの受信中
と、偶数番目のデータフレームの受信中とで、カウンタ
バッファ２２−１〜２２−（Ｎ−１）に対して異なる処
理を行なう。

【００３６】奇数番目のデータフレームを受信している
場合、論理演算回路３２はデータＤｍの第ｊビットＤｍ
ｊがデータ入力端子１１を介して加えられると、Ｄｍｊ
≠Ａ（ｍ−１）ｊであり、且つＣ（ｍ−１）ｊ≠０（置
数部Ｃ１〜ＣＪのカウント値の最小値）であるか否かを
判断する。

【００３７】そして、Ｄｍｊ≠Ａ（ｍ−１）ｊであり、
且つＣ（ｍ−１）ｊ≠０であると判断した場合、即ち今
回入力されたデータＤｍの第ｊビットＤｍｊの値とこれ
までの第ｊビットの多数決値Ａ（ｍ−１）ｊとが等しく
なく、且つこれまでの第ｊビットの“０”と“１”との
数の差の１／２の値を示すカウント値Ｃ（ｍ−１）ｊが
０とないと判断した場合は、論理演算回路３２はカウン
タバッファ２２−１〜２２−（Ｎ−１）から出力されて
いるカウント値Ｃ（ｍ−１）ｊ（ｂｉｔ１〜ｂｉｔＮ−
１）から１を減算した値を示すカウント値Ｃｍｊ（ｂｉ
ｔ１〜ｂｉｔＮ−１）をカウンタバッファ２２−１〜２
２−（Ｎ−１）に対して出力する。

【００３８】また、そうでないと判断した場合は、論理
演算回路３２はカウンタバッファ２２−１〜２２−（Ｎ
−１）から出力されているカウント値Ｃ（ｍ−１）ｊ
（ｂｉｔ１〜ｂｉｔＮ−１）と同じ値を示すカウント値
Ｃｍｊ（ｂｉｔ１〜ｂｉｔＮ−１）をカウンタバッファ
２２−１〜２２−（Ｎ−１）に対して出力する。

【００３９】また、偶数番目のデータフレームを受信し
ている場合は、論理演算回路３２はデータＤｍのビット
Ｄｍｊがデータ入力端子１１を介して加えられると、Ｄ
ｍｊ＝Ａ（ｍ−１）ｊであり、且つＣ（ｍ−１）≠２
^N-1−１（置数部Ｃ１〜ＣＪのカウント値の最大値）で
あるか否かを判断する。

【００４０】そして、Ｄｍｊ＝Ａ（ｍ−１）ｊであり、
且つＣ（ｍ−１）≠２^N-1−１であると判断した場合、
即ち今回入力されたデータＤｍの第ｊビットＤｍｊの値
とこれまでの第ｊビットの多数決値Ａ（ｍ−１）ｊとが
等しく、且つこれまでの第ｊビットの“０”と“１”と
の数の差が２^N-1−１でないと判断した場合は、カウン
タバッファ２２−１〜２２−（Ｎ−１）から出力されて
いるカウント値Ｃ（ｍ−１）ｊ（ｂｉｔ１〜ｂｉｔＮ−
１）が示す値に１を加算した値を示すカウント値Ｃｍｊ
（ｂｉｔ１〜ｂｉｔＮ−１）をカウンタバッファ２２−
１〜２２−（Ｎ−１）に対して出力する。

【００４１】また、そうでないと判断した場合は論理演
算回路３２はカウンタバッファ２２−１〜２２−（Ｎ−
１）から出力されているカウント値Ｃ（ｍ−１）ｊ（ｂ
ｉｔ１〜ｂｉｔＮ−１）と同じ値を示すカウント値Ｃｍ
ｊ（ｂｉｔ１〜ｂｉｔＮ−１）をカウンタバッファ２２
−１〜２２−（Ｎ−１）に対して出力する。

【００４２】ここで、Ｄｍｊ≠Ａ（ｍ−１）ｊであれ
ば、偶数番目のデータフレームの受信時でも第ｊビット
の“０”と“１”との数の差は１小さくなるが、奇数番
目のデータフレームの受信時のみにカウント値Ｃｍｊを
カウント値Ｃ（ｍ−１）ｊより１だけ小さくしているの
は、カウント値Ｃｍｊは“０”と“１”との数の差を１
／２した値であるからである。

【００４３】また、Ｄｍｊ＝Ａ（ｍ−１）ｊであれば、
奇数番目のデータフレームの受信時でも第ｊビットの
“１”と“０”との数の差は１大きくなるが、偶数番目
のデータフレームの受信時のみにカウント値Ｃｍｊをカ
ウント値Ｃ（ｍ−１）ｊより１だけ大きくしているの
は、カウント値Ｃｍｊは“０”と“１”との差を１／２
した値であるからである。

【００４４】論理演算回路３２は他のビットについても
前述したと同様の処理を行ない、各ビットの“０”と
“１”との差の１／２の値を示すカウント値をカウンタ
バッファ２２−１〜２２−（Ｎ−１）に対して出力す
る。カウンタバッファ２２−１〜２２−（Ｎ−１）は論
理演算回路３２から“０”と“１”との差の１／２の値
を示すカウント値が加えられると、その内容を右に１ビ
ットシフトすると共に、論理演算回路３２から出力され
たカウント値を置数部ＣＪを構成する第Ｊビットに取り
込む。

【００４５】論理演算回路３２は上述したと同様の処理
を最後の第Ｍ番目のデータフレーム中のデータＤＭまで
繰り返し行ない、データＤＭに対する処理が完了する
と、主バッファ２１に格納されている多数決値ＡＭ１，
ＡＭ２，…，ＡＭＪを多数決出力端子１２から順次出力
する。

【００４６】ところで、１個の主バッファ２１と、（Ｎ
−１）個のカウンタバッファ２２−１〜２２−（Ｎ−
１）を有する本実施例の多数決回路に於いては、カウン
タの置数部Ｃ１〜ＣＪに設定できるカウント値の最大値
は、カウンタバッファ２２−１〜２２−（Ｎ−１）の個
数が（Ｎ−１）個であるので、２^N-1−１となるが、置
数部Ｃ１〜ＣＪには入力データの“０”と“１”の数の
差の１／２の値が書き込まれるので、置数部Ｃ１〜ＣＪ
によって表現できる最大値は（２^N-1−１）×２＋１＝
２^N−１となる。

【００４７】つまり、本実施例の多数決回路では正しい
多数決値を得るためには“０”と“１”との数の差が２
^N−１を越える前に多数決値が確定していなければなら
ない。この条件を満たすデータフレーム数の最大値は
（２^N−１）×２−１＝２^N+1−３となる。即ち、１個
の主バッファ２１と、 (Ｎ−１）個のカウンタバッファ
２２−１〜２２−（Ｎ−１）との合計Ｎ個のバッファを
有する本実施例の多数決回路では、最大２^N+1−３デー
タフレームのデータの多数決をとることができる。つま
り、ｍが奇数で、且つｍ≦２^N+1−３の時、データＤｍ
ｊ受信後のＡｍｊの値は常に多数決値を示すものにな
る。

【００４８】今、例えば、データ入力端子１１に加えら
れるデータが図１０に示すように、制御フレーム６６，
６７と、それらに挟まれた同一内容の５個のデータフレ
ーム６１〜６５であり、各データフレーム６１〜６５中
のデータが８０ビットであるとすると、データフレーム
数Ｍ＝２^N+1−３＝５から、必要なバッファの数Ｎは２
個（主バッファ，カウンタバッファそれぞれ１個ずつ）
となり、必要なバッファ用フリップフロップの数は８０
個×２から１６０個となる。このように、本実施例によ
れば、従来技術では４００個必要であったバッファ用フ
リップフロップの数を大幅に少なくすることができる。

【００４９】また、図８に示すように、主バッファ２１
を、その内容を並列的に読み出すことができるシフトレ
ジスタ等を用いて構成すれば、従来技術のように、多数
決出力端子１２にバッファを接続しなくとも、ＣＰＵ等
で処理可能な並列データを得ることができる。

【００５０】

【発明の効果】以上説明したように、本発明は、最新の
データフレーム受信時までの多数決値が格納される主バ
ッファと、最新のデータフレーム受信時までの各ビット
の“０”と“１”との数の差の１／２の値が格納される
カウンタバッファと、主バッファ，カウンタバッファ及
び今回新たに受信したデータフレームの内容及び今回新
たに受信したデータフレームの順番とに基づいて、今回
のデータフレーム受信時までの多数決値，“０”と
“１”との数の差の１／２の値を主バッファ，カウンタ
バッファに格納する論理演算回路とを備えており、従来
技術のように、送信側から送られてくるデータフレーム
を全て蓄えておく必要がなくなるので、必要になるバッ
ファ数を少なくすることができる。従って、本発明によ
れば、多数決回路の回路規模を小さなものにすることが
できる効果がある。特に、バッファの個数はデータフレ
ームのフレーム数の対数値にほぼ従うので、フレーム数
が多いほど、その効果は大きくなる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】多数決回路に入力されるデータの構成例を示す
図である。

【図３】主バッファ２１の構成例を示す図である。

【図４】主バッファ２１の内容例を示す図である。

【図５】カウンタバッファ２２−１〜２２−（Ｎ−１）
の構成例を示す図である。

【図６】カウンタバッファ２２−１〜２２−（Ｎ−１）
の内容例を示す図である。

【図７】主バッファ２１が多数決値をシフトする様子を
示した図である。

【図８】本発明の他の実施例のブロック図である。

【図９】従来例のブロック図である。

【図１０】受信データの一例を示す図である。

【符号の説明】

１１…データ入力端子１２…多数決出力端子２１…主バッファ２２−１〜２２−（Ｎ−１）…カウンタバッファ３１，５１…制御回路３２，５２…論理演算回路４１−１〜４１−Ｍ…バッファ６１〜６５…データフレーム６６，６７…制御フレーム

Claims

【特許請求の範囲】

【請求項１】送信側から繰り返し送出された複数の同
一内容のデータフレームを受信し、受信した各データフ
レームの対応するビット同士の多数決演算を行ない、各
ビットが多数決演算結果の値を持つ１つの結果データフ
レームを生成する多数決回路に於いて、主バッファと、それぞれの対応する位置のビットにより置数部を構成す
るカウンタバッファと、前記主バッファに格納されている前回のデータフレーム
受信時までの多数決値と、前記カウンタバッファの各置
数部に格納されている前回のデータフレーム受信時まで
の各ビットの“０”と“１”との数の差の１／２の値
と、今回受信したデータフレームの内容と、今回受信し
ているデータフレームの順番とに基づいて今回受信して
いるデータフレームまでの多数決値及び今回受信してい
るデータフレームまでの各ビットの“０”と“１”との
数の差の１／２の値を求め、求めた多数決値を前記主バ
ッファに格納し、求めた各ビットの“０”と“１”との
数の差の１／２の値を前記カウンタバッファ中の対応す
る置数部に格納する論理演算回路とを備えたことを特徴
とする多数決回路。
【請求項２】前記論理演算回路は、第１番目のデータフレームの受信時、該第１番目のデー
タフレームの内容を前記主バッファに格納すると共に、
前記カウンタバッファをクリアし、第２番目以降のデータフレームの受信時、前記主バッフ
ァの各ビットの内、対応する前記置数部の値が０のビッ
トの値を今回受信しているデータフレームの対応するビ
ットの値とし、第２番目以降の奇数番目のデータフレームの受信時、前
記各置数部の内、対応する前記主バッファのビットの値
が今回受信しているデータフレームの対応するビットの
値と異なる置数部の値を１減算し、第２番目以降の偶数番目のデータフレームの受信時、前
記各置数部の内、対応する前記主バッファのビットの値
が今回受信しているデータフレームの対応するビットの
値と同じ置数部の値を１加算することを特徴とする請求
項１記載の多数決回路。