JPH0628312A - シリアルデータ転送方式 - Google Patents

シリアルデータ転送方式

Info

Publication number
JPH0628312A
JPH0628312A JP18141892A JP18141892A JPH0628312A JP H0628312 A JPH0628312 A JP H0628312A JP 18141892 A JP18141892 A JP 18141892A JP 18141892 A JP18141892 A JP 18141892A JP H0628312 A JPH0628312 A JP H0628312A
Authority
JP
Japan
Prior art keywords
transfer
data
access
control signal
peripheral device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18141892A
Other languages
English (en)
Inventor
Hidetoshi Nakahara
英利 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18141892A priority Critical patent/JPH0628312A/ja
Publication of JPH0628312A publication Critical patent/JPH0628312A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【目的】 マイクロコンピュータからなる制御部と、該
制御部に制御されて動作する周辺デバイスとの間でのシ
リアルポートを介したデータ転送方式に関し、送信デー
タへの操作を伴うことなくデータ転送速度を高速化する
ことを目的とする。 【構成】 制御部は、転送制御信号CNT のノンアクティ
ブ状態をアクセス解除通知時間T1以上継続させること
によって全ての周辺デバイスにアクセス解除を通知し、
アクセス解除状態にあるとき、転送制御信号CNT を所定
のアクセス要求通知時間T2の間アクティブ状態にする
ことによってアクセス要求を通知し、該アクセス要求に
引き続いて転送制御信号をノンアクティブ状態とし、前
記アクセス解除通知時間T1より短くかつデータ転送し
ようとする宛先の周辺デバイスのアドレス対応に設定し
た継続時間の間該ノンアクティブ状態を継続することに
よりデータ転送先の周辺デバイスを指定し、該指定され
た周辺デバイスへシリアルデータ線を介してデータを転
送するように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マイクロコンピュータ
からなる制御部と、該制御部に制御されて動作する周辺
デバイスとの間でのシリアルポートを介したデータ転送
方式に関する。
【0002】
【従来の技術】デジタル通信装置等では、制御部として
4ビット〜16ビット程度のマイクロコンピュータを用
い、PLLやD/Aコンバータ等からなる多数の周辺デ
バイスの動作を制御している。この制御を行うために、
制御部は随時、設定データ等の制御データを周辺デバイ
スに転送してデバイス内のレジスタに数値を書き込む。
例えば、PLL回路に分周比を設定したり、D/Aコン
バータに基準電圧を設定したりする。
【0003】従来、マイクロコンピュータ等を用いた制
御部から、該制御部に制御される周辺デバイスへのデー
タ転送方式には、 メモリへのデータ転送と同様に、周辺デバイスを装
置内のメインバスに接続し制御部(マイクロコンピュー
タ)からデータを転送する。メインバスは、アドレスバ
スおよびデータバスとの複数のビット線からなり、アド
レスバスにより転送先の周辺デバイスを指定して、デー
タをビットパラレルに転送する。
【0004】 制御デバイスにシリアルインタフェー
スポートを設け、アドレス、データをシリアルに転送す
る。の二つの方式がある。
【0005】装置の実装構造上の制約から、制御部と周
辺デバイスとの間にメンイバスを設けることができない
装置や、メモリ装置がDMA転送等でメインバスを使用
中にも並行して周辺デバイスの制御(制御部からのデー
タ転送)が必要とされる装置等では、のパラレル転送
方式を採用できないためのビットシリアル転送方式が
使用される。
【0006】図7は本発明が対象とするシリアルデータ
転送方式を示す図である。図7に示すように、制御部1
と複数の周辺デバイス2-1 〜2-N との間のシリアル転送
は、転送クロックCLK 、転送制御信号CNT 、シリアルデ
ータ信号DATAの3種類の信号を用いたインタフエイスに
より行われ、複数の周辺デバイス2-1〜2-N は制御部1
からの3本の信号線にマルチドロップ方式で接続された
ている。
【0007】転送制御信号CNT はチップセレクト信号や
イネーブル信号のことであり、この転送制御信号CNT が
アクティブの間は、シリアルデータ線上のデータが有効
であり、周辺デバイスはこの転送制御信号CNT のアクテ
ィブ状態を検出すると転送クロック信号CLK のタイミン
グで内部のレジスタにシリアルデータを取込むことによ
ってデータを受信する。
【0008】この際、複数の周辺デバイスの中からデー
タ転送先の特定の周辺デバイスを指定するために、アド
レスデータを送信する必要がある。しかしアドレスデー
タ線が設けられていないので、従来技術ではシリアルデ
ータ線を用いてアドレスデータを送信し、転送先のデバ
イスを指定していた。
【0009】
【発明が解決しようとする課題】図8は従来技術の問題
点を示す図である。上記従来方式では、図8に示すよう
に、例えばインタフェースを1バイト(8ビット)とす
ると、この8ビットのシリアルデータ内でアドレスと送
信データとの2種類のデータを転送する必要があり、1
転送フレーム中の特定ビットはアドレスデータに割り当
てられるので、送信データのビット数が減少する。従っ
て、設定データとして8ビットのデータを転送しようと
すると複数回に分けて転送する必要があり、転送速度が
低下するという問題がある。
【0010】即ち、周辺デバイスがN(=2n )個ある
とすると、1アクセス当たりmビットの転送データのう
ちのnビットはアドレス指定に使用されるため、一回の
転送で書き込めるデータはm−nビットとなり、周辺デ
バイスに送信すべきデータをpビットとすると、p/
(m−n)回の転送が必要となる。送信データの種類が
少ない場合には、データをエンコーダによりコード化し
てビット数を短縮して送信することにより、1回の転送
で済ませる方式も考えられるが、この場合送信/受信側
にそれぞれエンコーダ/デコーダが必要になりハードウ
ェア量が増加するという問題がある。
【0011】本発明は上記問題点に鑑み創出されたもの
で、送信データへの操作を伴うことなく、ビットシリア
ル転送におけるデータ転送速度を高速化することを目的
とする。
【0012】
【課題を解決するための手段】図1は、本発明のシリア
ルデータ転送方式におけるインタフエイス信号の動作タ
イミング図であり、制御部から各周辺デバイスに送出さ
れる信号の推移とその機能を示すものである。
【0013】上記問題点を解決するため、本発明のシリ
アルデータ転送方式は、図1に示すように、制御部から
の転送クロックCLK 、転送制御信号CNT 、シリアルデー
タ信号DATAにより、複数の周辺デバイスから一つを選択
してシリアルデータの転送を行う方式において、該制御
部は、転送制御信号CNT のノンアクティブ状態をアクセ
ス解除通知時間T1以上継続させることによって全ての
周辺デバイスにアクセス解除を通知し、アクセス解除状
態にあるとき、転送制御信号CNT を所定のアクセス要求
通知時間T2の間アクティブ状態にすることによってア
クセス要求を通知し、該アクセス要求に引き続いて転送
制御信号をノンアクティブ状態とし、前記アクセス解除
通知時間T1より短くかつデータ転送しようとする宛先
の周辺デバイスのアドレス対応に設定した継続時間の間
該ノンアクティブ状態を継続することによりデータ転送
先の周辺デバイスを指定し、次いで該指定された周辺デ
バイスへシリアルデータ線を介してデータを転送するよ
うに構成し、また、上記においてデータ転送先の周辺デ
バイスの指定を、アクセス要求後の転送制御信号CNT の
ノンアクティブ状態の期間にシリアルデータ線を介して
アドレスデータを送出することによって行うように構成
する。
【0014】
【作用】図2は、上記転送制御信号による周辺デバイス
の動作状態の遷移を示す図である 。
【0015】周辺デバイスはデータ転送が終了したあ
と、転送制御信号がアクセス解除通知時間T1以上ノン
アクティブが継続すると制御部からアクセス解除の通知
を受けたと認識して非動作状態Aとなる(の遷移)。
周辺デバイスが非動作状態Aにあるとき転送制御信号CN
T がアクティブに変化すると、周辺デバイスは擬似アク
セス状態Bに遷移し、該アクティブ継続時間を計測す
る。擬似アクセス状態Bになってから、転送制御信号CN
T のアクティブが所定のアクセス要求通知時間T2継続す
るとアクセス許可状態Cとなり、該アクティブ継続が
アクセス要求通知時間T2 以外の時は、非動作状態Aに
戻る。アクセス許可状態Cのときに、転送制御信号CN
T が自デバイスのアドレスに対応する時間TAの間ノン
アクティブであることを検出すると、自デバイスが指定
されたことを認識してデータ取込み開始状態Dとなり
、アクセス解除通知時間T1以上ノンアクテブが継続
すると非動作状態Aに戻り、その他のときはアクセス
許可状態Cに留まる。
【0016】データ取込み開始状態Dのときに、転送信
号CNT アクティブで転送データを取り込みデータ取込み
終了状態Eとなる。データ転送終了状態Eのときに、
転送制御信号CNT のノンアクティブがアクセス解除通知
時間T1以上継続すると非動作状態Aになり、自デバ
イスのアドレス対応期間TAだけノンアクティブが継続
すると再度、自デバイスが指定されたと認識してデータ
取込み開始状態Dに戻り' 、その他のときはデータ転
送終了状態Eに留まる。
【0017】このように転送制御信号CNT の値とその時
間とを組み合わせることにより、制御部から周辺デバイ
スへのシリアルデータ転送時にアドレス指定のためのビ
ットを割り当てる必要がなくなるので、一回のアクセス
当たりの実データ転送量を増加させることができ、転送
速度を向上させることが可能となる。
【0018】
【実施例】以下添付図面により本発明の実施例を説明す
る。図3は第一発明の実施例の動作タイミング図、図4
は第一発明の方式による周辺デバイスのハードウエアの
構成図、図5は第二発明の実施例の動作タイミング図、
図6は第二発明の方式による周辺デバイスのハードウエ
アの構成図である。なお全図を通じて同一符号は同一対
象物を示す。
【0019】図3は、転送制御信号の非アクティブ状態
継続時間によりアドレスを指定する方式における各種信
号と周辺デバイスの動作のタイミングを示すものであ
る。この図では、制御部とシリアルインタフエイスを介
して接続された3つの周辺デバイスa,b,cのそれぞ
れに順次アクセスして4ビットの送信データを転送する
場合の例である。
【0020】図において、転送クロックCLK 、転送制御
信号CNT 、シリアルデータ信号DATAは制御部からの信号
線にマルチドロップ接続された全ての周辺デバイスへ送
信される。
【0021】図の5行目は 全周辺デバイスにおけるア
クセス可能状態を示すもので“1”がアクセス可能状
態、“0”がアクセス解除状態である。6〜8行目は、
それぞれはアドレスa 、b 、c を有する周辺デバイスの
アクセス許可状態を示し、“1”がアクセス中の状態、
“0”が非アクセスの状態を示す。転送制御信号CNT に
おけるアクセス解除通知時間T1、アクセス要求通知時間
T2、アドレス指定のためのノンアクティブ状態継続時
間は接続される周辺デバイスのアドレス総数によって決
定される。例えば、図3では、アドレスa 、アドレスb,
アドレスcを指定するノンアクティブ継続時間Ta,T
b,Tcを、それぞれ転送クロックCLK の1、2、3周
期の時間とし、かつ他にアクセスするアドレスが無いと
して、アクセス解除通知時間T1をクロック5周期分に
設定している。また全ての周辺デバイスが制御部からの
アクセス要求通知を判定する擬似アクセスは、転送制御
信号のアクティブ継続時間T2を、通常のデータ転送時
のアクティブ時間と同じのクロック5周期分にしてあ
る。このようにすると、高速転送が実現できる。
【0022】次に図4をともに用いて、上記インタフエ
イス信号でアクセスされる周辺デバイスの構成と動作を
説明する。図4において、21はアクセス判定部、22はア
ドレス識別部、23はデバイス機能部、24はデータ取込み
部である。
【0023】先ず、最初の状態は、転送制御信号が所定
時間以上( 5クロック周期分以上)の期間にわたってノ
ンアクティブ状態(論理“0”)が継続した後の状態に
あり、周辺デバイスが非アクセス状態、即ちデータ転送
しても受け付けない状態にあるものとする。
【0024】データ転送を行おうとする制御部は、転送
制御信号線を所定クロック周期T1(図ではT1=5周期)
の間アクティブ状態(論理“1”)にする。転送クロッ
クCLK と転送制御信号CNT とが常時入力しているアクセ
ス判定部21は、転送制御信号アクティブにより動作を開
始し、転送クロックを時間基準として転送制御信号CNT
のアクティブ継続時間を計測する。そしてT2=4クロッ
ク周期アクティブの転送制御信号CNT を検出すると、そ
れをアクセス要求通知信号と認識して、アドレス判定部
22にアクセス許可信号AEN を出力する。
【0025】制御部は、転送制御信号CNT を最初のデー
タ転送先のアドレスa に対応する1クロック周期分ノン
アクティブ状態にする。各周辺デバイスにおいては、ア
クセス許可信号AEN がアクティブとなったアドレス識別
部22が動作状態となり、その後に引き続く転送制御信号
のノンアクティブ継続時間をクロック周期を基準に測定
する。そして周辺デバイスaでは、計測したノンアクテ
ィブ継続時間が自デバイスアドレスに割り当てられた1
クッロク周期に等しいことを検出し自デバイスがアクセ
スされたものと判定してアドレス一致信号CSをデバイス
機能部23に出力し、データ取込み機能をイネーブルとす
る。
【0026】制御部は引き続いて、転送制御信号CNT を
アクティブにするとともに送りたい転送データDaをシ
リアルデータ線を介してビットシリアルに送出する。デ
ータ取込み部24はmビット長のデータ転送ブロック分
(本実施例では4ビット)のビット幅を有するシリアル
入力/パラレル出力のシフトレジスタからなり、転送制
御信号CNT がアクティブの時には、転送クロックのタイ
ミングで1ビットずつ更新しながらシリアルデータ線上
のデータを常時取り込み、パラレル変換したmビットの
データをデバイス機能部23に常時出力している。デバイ
ス機能部23はアドレス一致信号CSが通知されたタイミン
グからm転送クロック周期後にイネーブルとなり、その
時にデータ取込み部24が出力しているmビットのパラレ
ルデータを一斉に取込み内部のレジスタに書き込む。
【0027】データ転送先を順次移動して複数のデバイ
スに連続してデータ転送を行う本実施例の場合には、制
御部はデバイスa に対するデータ転送が終了すると、次
の転送先であるアドレスbに対応する期間Ta(2クロ
ック周期)の間、転送制御信号CNT をノンアクティブと
する。このとき、最初のアクセス要求通知により全ての
周辺デバイスはアクセス可能状態にあり、ノンアクティ
ブ継続時間を計測しているので、周辺デバイスbは自デ
バイスのアドレスがデータ転送先として次に指定された
ことを認識し、アクセス許可信号を出して、次の転送デ
ータDbを取り込む。
【0028】このようにして所定の周辺デバイスへのデ
ータ転送が終了すると、制御部は転送制御信号CNT をノ
ンアクティブとし、シリアルデータ線上の信号は無意味
となる。そして、制御部はこのノンアクティブ状態をT
1(5クロック周期)以上にわたって継続する。これに
よりアクセス判定部21は動作を停止し、全ての制御信号
をノンアクティブとし、非動作状態に戻る。
【0029】次に、図5、図6により第二発明の実施例
を説明する。第二発明は転送制御信号CNT の非アクティ
ブ状態の間にシリアルデータ線を介して転送するアドレ
スデータにより転送先を指定する方式である。
【0030】この実施例では、転送制御信号の最初のア
クティブ期間継続期間T2により、全デバイスをアクセ
ス可能状態にし、その後のノンアクティブ期間にシリア
ルデータ線を介してアドレス情報Aa,Ab,Acを転
送することによって行う点が第一実施例と異なり、他は
第一実施例と同じである。
【0031】図5に示すように、制御部は転送制御信号
CNT をアクセス要求通知時間T1(=4クロック周期)
の間アクティブ状態にしてアクセス要求通知を出したあ
と、例えば3クロック周期の間ノンアクティブにすると
ともに、転送データ線に転送先を指定する3ビットのア
ドレスデータAa,Ab,Acを送出する。一方、図6
に示すように周辺デバイス側では、アクセス判定部21が
アクセス要求通知を検出して擬似アクセス状態になる
と、アドレス識別部22にアクセス許可信号AEN を出す。
アドレス識別部22' には、シリアルデータ線が入力して
おり、引き続いて該シリアルデータタ線上にビットシリ
アルで転送されてくる3ビットのアドレスデータを取込
み、自デバイスに予め設定されているアドレスコードに
等しい場合には、自アドレスが宛先として指定されたと
判定しデータ取込み信号CSを出して、次の転送制御信号
アクティブ期間にデータ取込み部24で取り込んだ転送デ
ータをデバイス機能部23に書き込む。
【0032】なお、上記実施例では複数の周辺デバイス
のうちの一つを指定してデータ転送を行う例を述べた
が、複数のデータレジスタを有する1個の周辺デバイス
と制御部とで構成されたシステムにおいて、特定のデー
タレジスタを指定してデータ転送を行う場合にも適用で
きる。この場合には、アドレス識別部は、アドレス指定
情報によりレジスタのアドレスを識別し、データ取込み
部で取り込んだシリアルデータを指定されたアドレスに
書き込むように制御する。
【0033】上記周辺デバイスのアクセス検出機能は何
れも簡単な論理回路で実現することができる。
【0034】
【発明の効果】以上説明したように、本発明によれば転
送制御信号CNT の値とその継続時間とを組み合わせるこ
とにより、制御部から周辺デバイスへのシリアルデータ
転送時にアドレス指定のためのビットを割り当てる必要
がなくなるので、一回のアクセス当たりの実データ転送
量を増加させることができ、転送速度を向上できるとい
う効果がある。
【図面の簡単な説明】
【図1】 本発明のシリアルデータ転送方式におけるイ
ンタフエイス信号の動作タイミング図
【図2】 転送制御信号による周辺デバイスの動作状態
の遷移を示す図
【図3】 第一発明の実施例の動作タイミング図
【図4】 第一発明の方式による周辺デバイスのハード
ウエアの構成図
【図5】 第二発明の実施例の動作タイミング図
【図6】 第二発明の方式による周辺デバイスのハード
ウエアの構成図
【図7】 本発明が対象とするシリアルデータ転送方式
を示す図
【図8】 従来技術の問題点を示す図
【符号の説明】
1…制御部(マイクロコンピュータ)2-1 〜2-n …周辺
デバイス、21…アクセス判定部、22…アドレス識別部、
23…デバイス機能部、24…データ取込み部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 制御部からの転送クロック(CLK) 、転送
    制御信号(CNT) 、シリアルデータ信号( DATA) により、
    複数の周辺デバイスから一つを選択してシリアルデータ
    の転送を行う方式において、 制御部は、 転送制御信号(CNT) のノンアクティブ状態をアクセス解
    除通知時間T1以上継続させることによって全ての周辺
    デバイスに非アクセス状態であることを通知し、 非アクセス状態後に、転送制御信号(CNT) をアクセス要
    求通知時間T2の間アクティブ状態にすることによって
    アクセス要求を通知し、 該アクセス要求に引き続いて転送制御信号CNT をノンア
    クティブ状態とし、前記アクセス解除通知時間T1より
    短くかつデータ転送しようとする宛先の周辺デバイスの
    アドレス対応に設定した時間の間該ノンアクティブ状態
    を継続することにより、データ転送先の周辺デバイスを
    指定し、 次いで該指定された周辺デバイスへシリアルデータ線を
    介してデータを転送するようにしたことを特徴とするシ
    リアルデータ転送方式。
  2. 【請求項2】 請求項1のシリアルデータ転送方式にお
    けるデータ転送先の周辺デバイスの指定を、アクセス要
    求後の転送制御信号CNT のノンアクティブ状態の期間に
    シリアルデータ線を介してアドレスデータを送出するこ
    とによって行うようにしたことを特徴とするシリアルデ
    ータ転送方式。
JP18141892A 1992-07-09 1992-07-09 シリアルデータ転送方式 Withdrawn JPH0628312A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18141892A JPH0628312A (ja) 1992-07-09 1992-07-09 シリアルデータ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18141892A JPH0628312A (ja) 1992-07-09 1992-07-09 シリアルデータ転送方式

Publications (1)

Publication Number Publication Date
JPH0628312A true JPH0628312A (ja) 1994-02-04

Family

ID=16100424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18141892A Withdrawn JPH0628312A (ja) 1992-07-09 1992-07-09 シリアルデータ転送方式

Country Status (1)

Country Link
JP (1) JPH0628312A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384417B1 (en) 1998-09-30 2002-05-07 Kabushiki Kaisha Toshiba Ceramic scintillator, method for producing same, and x-ray detector and x-ray CT imaging equipment using same
JP2005166048A (ja) * 2003-11-26 2005-06-23 Analog Devices Inc 他用途モードプログラミングを備えた読み出し専用シリアルインタフェース

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384417B1 (en) 1998-09-30 2002-05-07 Kabushiki Kaisha Toshiba Ceramic scintillator, method for producing same, and x-ray detector and x-ray CT imaging equipment using same
JP2005166048A (ja) * 2003-11-26 2005-06-23 Analog Devices Inc 他用途モードプログラミングを備えた読み出し専用シリアルインタフェース

Similar Documents

Publication Publication Date Title
US5109490A (en) Data transfer using bus address lines
US6324597B2 (en) Host controller interface descriptor fetching unit
CA1173564A (en) Multiple mode central processing unit
US5416909A (en) Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor
US5313591A (en) Computer bus arbitration for N processors requiring only N unidirectional signal leads
US5649125A (en) Method and apparatus for address extension across a multiplexed communication bus
US5689659A (en) Method and apparatus for bursting operand transfers during dynamic bus sizing
US5274784A (en) Data transfer using bus address lines
JPH1083303A (ja) コプロセッサを使用するための電子回路及び方法
US6249833B1 (en) Dual bus processing apparatus wherein second control means request access of first data bus from first control means while occupying second data bus
JP2695956B2 (ja) 多重通信システム
US7096307B2 (en) Shared write buffer in a peripheral interface and method of operating
US6898659B2 (en) Interface device having variable data transfer mode and operation method thereof
JP3061106B2 (ja) バスブリッジおよびそれを備えた計算機システム
JPH0628312A (ja) シリアルデータ転送方式
US5805843A (en) Microprocessor bus interface unit for interfacing an N-bit microprocessor bus to an M-bit memory device
JPH11232214A (ja) 情報処理装置用プロセッサおよびその制御方法
US6457089B1 (en) Microprocessor bus structure
KR920010977B1 (ko) 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture)
US5418744A (en) Data transfer apparatus
EP0829095B1 (en) Method and apparatus for reducing latency time on an interface by overlapping transmitted packets
JP2534321B2 (ja) デ―タ転送制御方法及び装置
JP2570986B2 (ja) データ転送制御装置及び方法
JP3947223B2 (ja) 送信パケットを重ねることによりインタフェース上の待ち時間を短縮するための方法および装置
JPH0642227B2 (ja) デ−タ転送装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005