JPH06283453A - 半導体装置製造方法 - Google Patents

半導体装置製造方法

Info

Publication number
JPH06283453A
JPH06283453A JP5230908A JP23090893A JPH06283453A JP H06283453 A JPH06283453 A JP H06283453A JP 5230908 A JP5230908 A JP 5230908A JP 23090893 A JP23090893 A JP 23090893A JP H06283453 A JPH06283453 A JP H06283453A
Authority
JP
Japan
Prior art keywords
wafer
film
wsi
silane
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5230908A
Other languages
English (en)
Other versions
JP2599560B2 (ja
Inventor
Thomas Richard Gow
トーマス・リチヤード・ゴウ
Richard John Lebel
リチヤード・ジヨン・レベル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06283453A publication Critical patent/JPH06283453A/ja
Application granted granted Critical
Publication of JP2599560B2 publication Critical patent/JP2599560B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/013Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43Chemical deposition, e.g. chemical vapour deposition [CVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】本発明は、フツ素濃度が低く、シランとタング
ステンとの比率が比較的広範囲で変化してもウエハの均
一性及び処理の安定性を保持すると同時に、良好な整合
性を示し、クラツキング及び層割れを低下させたケイ化
タングステン膜を形成することができる半導体装置製造
法を実現する。 【構成】ジクロロシラン(SiH2 Cl2 )及びシラン
(SiH4 )、水素又はこれらの混合物でなる還元剤で
ヘキサフツ化タングステン(WF6 )を還元して化学気
相成長させることによつてケイ化タングステン膜(WS
x )が形成される。本発明の方法によると、低圧及び
約 300〜 550〔℃〕のウエハ温度で処理を行うCVD反
応装置内でWSix 膜が生成される。上述の実施例にお
いては、WSix 膜が堆積される前に薄い核発生層が堆
積される。堆積されたWSix 膜はフツ素濃度が低く、
ウエハの均一性及び処理の安定性に優れている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置製造方法に
関し、特に化学気相成長法を利用して半導体ウエハを製
造する方法について、ジクロロシラン(dichlorosilane
((SiH2Cl2 又はDCS))を使用してヘキサフ
ツ化タングステン( tungsten hexafluoride(W
6 ))を還元することにより、ケイ化タングステンを
( tungstensilicide(WSix ))を化学気相成長さ
せる方法に適用して好適なものである。
【0002】
【従来の技術】ケイ化タングステン(WSiX )は低抵
抗率で相互接続できるため、集積回路には重要な物質で
ある。ケイ化タングステンは一般的にポリサイドとして
使用され、ドープされたポリシリコン層上にケイ化タン
グステン膜を堆積させる。例えば、このポリサイド構造
はMOSFETデバイスのゲート又は記憶装置のビツト
ライン若しくはワードラインを形成するのに使用され
る。さらに、ケイ化タングステンを使用することによつ
て他の幾つかの利点が得られる。すなわち、HFのよう
なウエツトエツチング液による化学的破壊を阻止すると
共に、温度の安定性と酸化処理の性能とを向上させるこ
とができる。
【0003】
【発明が解決しようとする課題】現在、ケイ化タングス
テン膜(又はケイ化タングステン層)の主な形成方法
は、コールドウオール化学気相成長(CVD)反応装置
でWF6 とシラン(SiH4 )とのガス混合物を使用す
る化学気相成長法である。WSiX の化学気相成長法に
は、スパツタリング及び蒸着のような他の堆積技術より
も幾つかの利点がある。利点には、WSiX 膜のSiと
Wとの比率を広範囲に亘つて制御する能力及び低コス
ト、低欠陥処理で高純度のWSiX 膜を堆積させる能力
が含まれる。しかしながら、WF6 とシランとのガス混
合物を使用するWSiX の化学気相成長法では、フツ素
濃度の高い(例えば1020〔atm/cm3 〕以上の濃度)WS
X 膜を形成してしまう。
【0004】フツ素濃度の高い膜は、堆積されたWSi
X 膜に取り込まれたフツ素が集積回路(又は半導体装
置)の他の部分に拡散し、集積回路の性能が損なわれる
という欠点を有する。例えば、ポリサイドゲート構造の
WSiX 膜のフツ素が下層のゲート酸化物に拡散し、こ
のゲート酸化物と反応すると、集積回路のポリサイドゲ
ートの下に配置されたゲート酸化物の性能が低下する。
この反応によりゲート酸化物は厚くなり、最初の厚さよ
りも一段と厚くなる。特に、一段と小さいジオメトリデ
バイスに使用される薄いゲート(例えば 150〔Å〕以下
の厚さのゲート)の場合、ゲート酸化物の厚みを制御す
ることは困難であるため、ゲート酸化物が厚くなること
は望ましくない。
【0005】WF6 及びSiH4 のガス混合物を用いた
場合の化学的性質上の他の問題は、堆積されたケイ化タ
ングステン膜の整合性が乏しいということである。さら
に、この化学的性質を用いて堆積されたWSiX 膜にお
いては、特に、線幅の狭い領域又は最端に分布している
上層領域にパターン化された膜が、クラツキングして層
割れを生じる可能性がある。
【0006】上述したWF6 及びSiH4 のガス混合物
の化学的性質を用いる代わりに他のガスを利用してWS
X 膜を生成することができる。この他のガスを利用す
る方法においては、WF6 及びSiH2 Cl2 でなるガ
ス混合物をコールドウオールCVD反応装置に供給して
WSiX 膜を生成させる。WF6 及びSiH2 Cl2
化学的性質により、フツ素濃度が低く、整合性が良好
で、クラツキング及び層割れの可能性が低下したWSi
X 膜の堆積が可能となる。しかしながら、特にウエハの
直径が 125〔mm〕以上の場合、処理の不安定性及びウエ
ハの膜の不均一性により、この化学的性質を利用するこ
とはできない。DCSはシランよりもさらに分解が難し
いので、通常、堆積温度はシランを基にした処理の場合
よりも高温でなければならない。必ずしもそうではない
が、通常、一段と高い温度で堆積されたWSiX 膜の均
一性は低下するため、これは欠点となる。また、WSi
X 膜が生成される表面での核発生が不十分であるために
堆積が定まらず、ウエハ温度が約 400〔℃〕以下の場
合、この化学的性質を用いたWSiX 膜の堆積は安定し
ない。
【0007】従つて、フツ素濃度が低く、SiとWとの
比率が比較的広範囲でもウエハの均一性及びプロセスに
対する安定性を保持するWSiX 膜が得られ、実質的に
400〔℃〕以下のウエハ温度でも安定性のあるWSiX
膜を堆積させることができるように改善されたWSiX
膜堆積プロセスが必要である。さらに、良好な整合性を
示し、クラツキング及び層割れを低下させたこのような
WSiX 膜堆積プロセスが必要である。
【0008】
【課題を解決するための手段】かかる課題を解決するた
めに本発明においては、反応室内に配置された半導体ウ
エハ上に金属ケイ化物膜を形成する方法において、金属
ハロゲン化物、ジクロロシラン及びシラン、水素又はこ
れらの混合物でなる還元剤より構成されるガス混合物を
反応室に供給するステツプと、金属ケイ化物膜をウエハ
上に堆積させるステツプとを含むようにする。
【0009】また、本発明においては、半導体装置を製
造する方法において、反応室を準備するステツプと、表
面を有する半導体ウエハを準備するステツプと、反応室
にウエハを配置するステツプと、ヘキサフツ化タングス
テン、ジクロロシラン及びシランでなるガス混合物を反
応室に供給するステツプと、ウエハの表面上にケイ化タ
ングステン膜を堆積させるステツプとを含むようにす
る。
【0010】また、本発明においては、半導体装置を製
造する方法において、反応室を準備するステツプと、表
面を有する半導体ウエハを準備するステツプと、反応室
にウエハを配置するステツプと、ヘキサフツ化タングス
テン、ジクロロシラン及び水素でなるガス混合物を反応
室に供給するステツプと、ウエハの表面上にケイ化タン
グステン膜を堆積させるステツプとを含むようにする。
【0011】また、本発明においては、反応室内の半導
体ウエハ上にケイ化タングステン膜を形成する方法にお
いて、ヘキサフツ化タングステン、ジクロロシラン及び
シラン、水素又はこれらの混合物でなる還元剤より構成
されるガス混合物を反応室に供給するステツプと、ウエ
ハ上にケイ化タングステン膜を堆積させるステツプとを
含むようにする。
【0012】さらに、本発明においては、反応室内の半
導体ウエハ上にケイ化タングステン膜を形成する方法に
おいて、ヘキサフツ化タングステン、ジクロロシラン及
びシラン、水素又はこれらの混合物でなる還元剤より構
成される第1のガス混合物を反応室に供給するステツプ
と、第1の時間期間中、核発生層をウエハ上に堆積させ
るステツプと、ヘキサフツ化タングステン、ジクロロシ
ラン及びシラン、水素又はこれらの混合物でなる還元剤
より構成される第2のガス混合物を反応室に供給するス
テツプと、第2の時間期間中、核発生層を覆うようにケ
イ化タングステン膜をウエハ上に堆積させるステツプと
を含むようにする。
【0013】
【作用】かくして、従来の問題点を克服することによ
り、この要求が満たされる。本発明の原理に基づいて他
の利点が実現される。本発明は、ジクロロシラン(Si
2 Cl2 )及びシラン、水素又はこれらの混合物でな
る還元剤を使用してヘキサフツ化タングステン(W
6 )を還元することを含む、ケイ化タングステンの化
学気相成長法である。本発明の方法によると、WSiX
膜は低圧及び約 300〜 550〔℃〕のウエハ温度で処理が
行われるCVD反応装置で形成される。好適な実施例に
おいては、WSiX 膜が堆積する前に薄い核発生層が最
初に堆積される。また、本発明はCVD反応装置に供給
されたシランと水素との割合を変化させることにより、
堆積されたWSiX 膜の抵抗率を調整する方法である。
【0014】堆積されたWSiX 膜はフツ素濃度が低
く、ウエハの均一性及び処理の安定性に優れている。さ
らに、実質上 400〔℃〕以下のウエハ温度でも安定性の
あるWSiX 膜を堆積させることができる。
【0015】
【実施例】本発明は化学気相成長を利用して、半導体ウ
エハ上にケイ化タングステン層を形成する方法を提供す
る。本発明の方法によると、WF6 、DCS及びシラン
(SiH4 )、水素又はこれらの混合物でなる還元剤の
ガス混合物を、低温で処理が行われる従来の低圧CVD
コールドウオール反応装置に供給することによつて、ケ
イ化タングステン膜が形成される。堆積されたケイ化タ
ングステン膜は一般式WSiX (ここで「X」は堆積に
用いられた特定の処理条件に依存する実数である)によ
り与えられ、化学的組成は変化する。
【0016】本発明に対し、従来の技術においては、安
定性のあるWSiX 膜はWF6 とシランとのガス混合物
又はWF6 とDCSとのガス混合物のどちらか一方のみ
を使用して形成され、その両方を使用することはない。
本発明は安定性のあるWSiX 膜を堆積させるWF6
DCSとに加えて、上述した還元剤を利用する。
【0017】使用されるCVD反応装置の形式は従来の
CVD反応装置のいずれでもよい。例えば、抵抗加熱さ
れた Genus 6000 バツチ−ウエハ( 200〔mm〕)CVD
システム又は放射加熱された Varian 5101シングル−ウ
エハ( 125〔mm〕)CVDシステム(この特別のモデル
は現在製造されていない)を使用してもよい。しかしな
がら、使用されるCVD反応装置の構造が特別であるこ
とは、本発明を実施する上で重要ではない。本発明は最
も低温のコールドウオール低圧CVD反応装置で実施で
きる。例えば、放射又は抵抗によつて発生されたエネル
ギー以外の手段によつて加熱されたCVD反応装置を使
用することができる。さらに、本発明はプラズマ能力を
有するCVDシステムで使用することができる。
【0018】本発明の好適な実施例によると、半導体ウ
エハ上にケイ化タングステン層を堆積させるため、ウエ
ハはCVD反応装置のチヤンバ内のサセプタ又はチヤツ
ク上に置かれる。その後サセプタを例えば約 400〜 600
〔℃〕の温度まで加熱する。サセプタの本体は比較的高
い熱伝導率を有するので、その温度は簡単に監視され制
御することができる。
【0019】注意すべきは、他の実施例においては、サ
セプタのない形式のCVD反応装置を使用してもよいこ
とである。この反応装置においてはサセプタを用いず、
ウエハが放射加熱される。本発明の実施はどの方法にお
いてもサセプタを有するCVDシステムに限定されるも
のではない。
【0020】ウエハをCVD反応装置に配置した後、ガ
ス混合物が反応装置に供給されると同時に、反応室内
は、例えば約 250〜 400ミリトルの低圧力に保持され
る。しかしながら、本発明は約1トル以上の圧力で行う
ことが望ましい。ガス混合物は通常ウエハが加熱された
後に供給される。CVD反応装置の反応室に幾つかの種
類のガスを流出させることによつてガス混合物は形成さ
れる。反応装置に供給されたガスはWF6 、DCS及び
シラン、水素又はこれらの混合物でなる還元剤である。
また、通常これらのガスの動きを助けるために希釈剤が
加えられる。ガス混合物の組成及びガス混合物を構成す
る各ガス成分の流出量は高範囲で変化し得る。好適な実
施例及び他の実施例で使用された一般的なガスの流出量
は以下の例で記述する。
【0021】通常、DCSガスは約 140〜 600〔sccm〕
である。好適な実施例において、これは約20〜30〔%〕
の間の高低で変化する。しかしながら、一般的にDCS
の流量は他の実施例の場合、使用する特定のプロセス及
び装置次第で、高範囲で増減させることができる。DC
Sガス及び他のガスの絶対的な流量は、以下に述べるよ
うにCVD反応装置に供給されるこれらのガスの流出量
の比率ほど重要ではない。
【0022】CVD反応装置に供給されるガスの体積比
は便宜上、DCSのガスの流出量を通常の基準点として
使用して述べられている。例えば、WF6 の流量が 3.5
〔sccm〕及びDCSの流量が 140〔sccm〕の場合、WF
6 の割合はDCSの流出量の2.5〔%〕である。
【0023】好適な実施例において、反応装置に流出す
る還元剤の体積比はDCSガスの流出量に比して小さ
い。つまり、還元剤がほぼシランのみでなる場合、反応
装置に供給される還元剤の割合は体積比でDCSガスの
流出量より約 0.5〜10〔%〕が望ましい。しかしなが
ら、他の実施例においては、シランの割合は通常約50
〔%〕以上にすることができる。
【0024】還元剤がほぼ水素のみでなる場合、反応装
置に供給される還元剤の割合は体積比でDCSガスの流
出量の約50〜90〔%〕が望ましい。しかしながら、一般
にこの割合は20〜 100〔%〕又はそれ以上で変化し得
る。
【0025】好適な実施例において、シラン及び水素で
なるガス混合物が還元剤として用いられる場合、CVD
反応装置に供給されるDCSガスの流出量に対する還元
剤の体積比は約 1〜70〔%〕であり、この体積比は、還
元剤中で使用される水素に対するシランの特定の比率に
依存する。
【0026】還元剤がシラン及び水素の混合物からなる
場合、本発明の方法に従つて形成されたWSiX 膜の特
性は、以下に詳細に述べるように、ほぼシラン又は水素
のいずれかでなる還元剤を用いて形成された膜が示す特
性の中間の特性を示す。しかしながら、本発明はシラン
及び水素の混合物からなるいかなる還元剤にも適用し
得、このような混合物を用いて形成された膜の特性は、
膜に用いられたシラン及び水素の実際の割合を変更する
ことによつて変化する。
【0027】反応装置に供給されるWF6 の割合はDC
Sの流出量の約 1〜10〔%〕であることが望ましい。し
かしながら、フツ素による汚染が制限要因とならない場
合、この割合をさらに高くすることができる。
【0028】好適な実施例において、上述のようにCV
D反応装置に供給されるガスの流出量に加えて、WSi
X 膜の形成の間、アルゴンのような希釈剤が少量、反応
装置に供給される。希釈剤がアルゴンの場合、アルゴン
を供給する割合はDSCの流出量の約10〜50〔%〕であ
る。他の実施例においては、希釈剤の割合をさらに高く
して使用してもよい。
【0029】好適な実施例においては、CVD反応装置
のサセプタを加熱するため、サセプタの上に配置された
ウエハも同様に加熱される。しかしながら、CVD反応
装置内で起こるサセプタとウエハとの接触が不十分なた
め、通常ウエハの温度はサセプタ温度より大幅に低くな
る。このようにサセプタとウエハの接触が不十分なの
は、サセプタの上面の先端及びウエハの下面の先端だけ
が固体同士の接触であるからである。その結果として、
ウエハ及びサセプタ間の界面のほとんどはCVD反応装
置自体に含まれるガス混合物で満たされる。
【0030】CVD反応装置はほぼ真空に近い状態の低
圧で扱われるため、サセプタとウエハとの界面のガス混
合物の密度はその熱伝導率と同様に非常に低い。従つ
て、サセプタ及びウエハ間で生ずる熱伝達のほとんど
は、サセプタ又はウエハのどちらかの本体より実質上低
い伝導率のガス層を通じて起こる。この状態はサセプタ
からウエハへの均一な熱伝達を妨げ、サセプタとウエハ
との界面に大きな温度傾斜を生じさせる。この温度傾斜
のために、ウエハの表面とサセプタの表面との間の表面
温度差は通常約30〜 100〔℃〕であり、ウエハの温度よ
りもサセプタの温度の方が高い。ウエハとサセプタとの
温度差の変化が大きいのは、この温度差が、使用する特
定のCVD反応装置と処理条件とに大きく依存するから
である。従つて、例えばサセプタの温度が約 400〜 600
〔℃〕で温度差が 100〔℃〕の場合、対応するウエハの
表面温度は約 300〜 500〔℃〕となる。
【0031】他の反応装置の設計も可能である。上述し
たように他の実施例においては、サセプタを使用せずに
放射加熱を用いたCVD反応装置を使用してもよい。ま
た、CVD反応装置システムの加熱方法にはいくつかの
方法がある。始めに述べたように、これらの反応装置は
放射加熱又は抵抗加熱がなされてもよい。さらに、いく
つかのシステムでは、ウエハをサセプタにクランプする
か又はウエハを裏側からガスによつて加熱することによ
りウエハへの熱伝達を改善する。これらの反応装置の設
計方法は、処理中に観察される特定の熱伝達特性に影響
を及ぼす。しかしながら、これらの他の方法は本発明を
実施するにあたつてはそれ程重要なことではなく、本発
明の範囲内にある。
【0032】ケイ化タングステン膜はウエハの加熱され
た表面に堆積する。好適な実施例においては、WSiX
膜は約 300〜 550〔℃〕のウエハ温度で堆積される。し
かしながら、他の実施例においては、約 250〔℃〕以下
のウエハ温度でWSiX 膜を堆積してもよい。本発明を
従来の技術と比較すると、WF6 及びDCSのみのガス
混合物(すなわち、本発明による還元剤を添加しない)
を使用して安定したWSiX 膜を堆積するためのウエハ
の最小温度は通常約 400〔℃〕で、本発明で達成するこ
とができるウエハ温度よりも非常に高い。
【0033】本発明による半導体ウエハの上面上に形成
されたケイ化タングステン膜はウエハ上に前もつて形成
されたいくつかの下層上に形成してもよい。例えば、下
層はポリサイドゲートに使用するようなポリシリコン又
はシリコン、酸化シリコン若しくは窒化シリコンのよう
な他の層でもよい。本発明の方法は、通常集積回路に見
られる種々の下層上にケイ化タングステン膜を形成す
る。
【0034】以下図面について、本発明の一実施例を詳
述する。
【0035】図1〜3は本発明の方法により形成された
WSiX 膜のいくつかの特性を示すグラフである。さら
に、図1〜3はWF6 及びDCSのみのガス混合物を使
用して形成されたWSiX 膜に見られるこれらの特性を
比較している。
【0036】図1は化学的性質の異なる3つのガスを使
用して堆積させた場合についての、ウエハ温度の関数と
してのケイ化タングステン膜の成長率を示すグラフであ
る。成長率をグラフの縦軸に示し、ウエハの表面に堆積
されたWSiX 膜の重さを堆積時間(分)ごとにミリグ
ラムで表す(すなわち〔mg/min〕)。堆積中のウエハ温
度を横軸に示す。成長率は所定の堆積時間中のWSiX
膜堆積前後のウエハの重さを測定することにより算出さ
れる。
【0037】図1に関して、線10はWF6 及びDCS
のみのガス混合物を使用する従来の技術のプロセスにつ
いての成長率とウエハ温度との関係を示し、図中に「D
CS」で示す。約 400〔℃〕以下の温度の場合、従来の
技術のプロセスでは堆積が乱れる。これに対して、本発
明の方法によると、線12はWF6 、DCS及びほぼシ
ランでなる還元剤を使用する処理についての成長率を示
す。線12は図中に「DCS+SiH4 」で示される。
本発明の方法を使用すると、従来の技術のプロセスで実
施できる最小温度以下の温度で実質的に安定なWSiX
膜を堆積することができる。
【0038】線14はWF6 、DCS及びほぼ水素でな
る還元剤を使用する処理についての成長率を示し、図中
に「DCS+H2 」で示す。また、本発明の方法を使用
すると、線10によつて示される従来の技術のプロセス
で実施できる最小温度以下の温度で実質的にWSiX
を堆積することができる。
【0039】図2は化学的性質の異なる3つのガスを使
用してケイ化タングステン膜を堆積させた場合について
の、ウエハ温度の関数としての堆積されたケイ化タング
ステン膜の均一性を示すグラフである。堆積された膜の
均一性を、堆積されたWSiX 膜のシート抵抗(Rs)
の標準偏差を用いて測定する。標準偏差の単位はパーセ
ントである。シート抵抗は従来の4探針プローブを使用
して測定する。
【0040】図2に関して、線20はWF6 及びDCS
のみを用いる従来の技術のプロセスについての均一性を
示す。これに対して、線22はWF6 、DCS及びほぼ
シランでなる還元剤を用いる処理について、本発明の方
法により達成された均一性を示す。線22は標準偏差が
線20よりも実質的に低くなつていることに着目された
い。線24はほぼ水素でなる還元剤を用いた処理に関
し、本発明により達成された均一性を示す。また、線2
4は標準偏差が線20よりも実質的に低くなつているこ
とに着目されたい。
【0041】図3は化学的性質の異なる3つのガスを使
用してケイ化タングステン膜を堆積させた場合について
の、ウエハ温度の関数としての堆積されたケイ化タング
ステン膜の抵抗率を示すグラフである。縦軸に示された
抵抗率は、シート抵抗と堆積されたWSiX 膜の重さと
の積を計算することにより求められた正規化されたバル
ク抵抗率として測定される。この正規化されたバルク抵
抗率は、堆積された膜の密度と共に変化する定数による
WSiX 膜のバルク抵抗率に関するものである。堆積さ
れたWSiX 膜のシリコンの割合が温度に伴つて変化す
るため、膜の密度は温度に伴つて大幅に変化する。例え
ば、図3の正規化されたバルク抵抗率0.8 は、約 750
〔μΩcm〕のバルク抵抗率に相当し、特定のウエハ温度
及び堆積された膜の化学的性質に依存している。
【0042】図3に関して、線30はWF6 及びDCS
のみを用いる従来の技術のプロセスの正規化されたバル
ク抵抗率を示す。線32はWF6 、DCS及びほぼシラ
ンでなる還元剤を用いる本発明によつて形成されたWS
X 膜の抵抗率を示す。線34はほぼ水素でなる還元剤
を用いて形成された膜の抵抗率を示す。所定の堆積温度
で、CVD反応装置に供給されたガス混合物のシランの
割合が増加するに従つて、堆積されたWSiX 膜の抵抗
率が増加する。
【0043】上述のように本発明の方法を用いると、フ
ツ素濃度が低く、SiとWとの比率が比較的広範囲でも
ウエハ内の均一性及び処理の安定性を有するWSiX
を形成することができる。さらに、実質的に 400〔℃〕
以下のウエハ温度で、良好な整合性を示し、かつ層割れ
が減少した安定性のあるWSiX 膜を堆積することがで
きる。一段と低い堆積温度を用いる本発明の重要な利点
は、堆積されたWSiX 膜の均一性が増すことである。
【0044】本発明の重要な他の利点は、線32に示す
ように、所定の抵抗率を有するWSiX 膜が、線30で
示す従来の技術のプロセスで可能であつた温度よりも一
段と低い温度で堆積することができることである。図2
に関して、ウエハの堆積温度が低下するに従つて、堆積
された膜の均一性が増すことがわかる。これを線22及
び24で示す。
【0045】本発明は、所定のウエハ温度についてケイ
化タングステンの抵抗率を調整する方法を提供する。W
SiX 膜の抵抗率はシリコンとタングステンとの比率
(SiとWとの比率)を変えることによつて調整され
る。シリコンの導電率がタングステンの導電率より小さ
いため、WSiX 膜内のシリコンの割合が増加するに従
つて、その抵抗率は増加する。従つて、SiとWとの比
率が増加するに従つて、膜の抵抗率は増加する。
【0046】本発明の方法によると、CVD反応装置に
供給されるガス混合物中のシランと水素との相対的な割
合を変えることによつて、SiとWとの比率を変化させ
ることができる。すなわち、WSiX 膜の抵抗率を増加
させたい場合、ガス混合物中のシランの割合を増加させ
る。シランの割合を変化させることによりWSiX 膜の
SiとWとの比率が増加する。
【0047】他方、抵抗率を低下させたい場合、ガス混
合物中の水素の割合を増加させる。堆積されたWSiX
膜中のシリコンが少なくなるため、水素の割合を変化さ
せることによりSiとWとの比率が減少する。
【0048】CVD反応装置に供給されるガス混合物中
のシランと水素との両方の割合を同時に調整することが
できることが重要である。堆積されたWSiX 膜の抵抗
率を調整することにより、上述したようなシランのみ又
は水素のみに調整して得られる効果を組合せることがで
きる。本発明の適用範囲にはこれらの組合せが含まれ
る。
【0049】本発明の方法によると、薄い核発生層を使
用してWSiX 膜を堆積させてもよいし、核発生層を使
用せずにWSiX 膜を堆積させてもよい。好適な実施例
においては、WSiX 膜の薄い核発生層を使用して堆積
が行われる。核発生層の目的は、その上に堆積されたW
SiX 膜をさらに均一に成長させることである。核発生
層を形成するために、2ステツプのプロセスが使用され
る。核発生層は第1のステツプで形成され、得ようとす
るWSiX 膜の残りの厚さは第2のステツプで核発生層
の上に堆積される。本発明においては、核発生層の組成
は化学量論的組成において最初の上層のWSiX 膜とは
異なる(すなわちSiとWとの比率が異なる)。しかし
ながら、注意すべきは本発明の他の実施例においては、
核発生層は異なる組成を有することができることであ
る。
【0050】第1のステツプにおいて、WF6 、DCS
及びシラン、水素又はこれらの混合物でなる還元剤より
構成される第1のガス混合物をCVD反応装置に供給す
ることによつて核発生層が形成される。第1のガス混合
物は、第1の時間期間中、例えば約30〜60秒間反応装置
に供給される。第2のステツプにおいて、WF6 、DC
S及びシラン、水素又はこれらの混合物でなる還元剤よ
り構成される第2のガス混合物がCVD反応装置に供給
される。第2のガス混合物は第2の時間期間中、例えば
約 120〜 300秒間反応装置に供給される。
【0051】好適な実施例においては、第1の時間期間
後すぐに第2の時間期間が続く(すなわち第2の時間期
間はほぼ遅れずに第1の時間期間に続く)。しかしなが
ら、他の実施例においては、この2つの時間期間の間に
多少の遅れがあつてもよい。さらに、一段と厚い核発生
層が必要である場合、第1の時間期間をさらに長くする
ことができる。第2の時間期間は約500 秒以下に制限さ
れるが、通常は500 秒より長くなる。一般的に第1及び
第2の時間期間の長さは共に、膜に対する過度のストレ
スを回避する等の外部要因によつてのみ制限される。
【0052】ガス混合物中のシランの割合を一段と高く
すると、形成される集積回路のフツ素による汚染が増加
する傾向がある。しかしながら、これが制限されない場
合、第1のガス混合物中のDSCに対するシランの割合
は第2のガス混合物中よりも大きくなるので、核発生層
内のSiとWとの比率は第2の時間期間中に堆積された
WSiX 膜より一段と高くなる。SiとWとの比率が一
段と高いWSiX 膜は、膜に対するストレスが一段と低
下し、付着力が改善される。従つて核発生層としての使
用に適している。さらに、ガス混合物中のシランの割合
が高いと処理に対する安定性が増し、WSiX 核発生層
を容易に堆積できる。しかし、他の実施例においては、
シランの割合は一定に保持されるか又は第2のガス混合
物中よりも第1のガス混合物中の方を少なくすることが
できる。
【0053】好適な実施例において、WSiX 膜の堆積
の間薄い核発生層を使用すると、WF6 の割合は第1の
時間期間から第2の時間期間で増加する(すなわち、第
2のガス混合物のWF6 の割合は第1のガス混合物中よ
り高い)。さらに、WF6 の割合は第1の時間期間中D
CSの流出量の約 0.4〜 1〔%〕の間であることが望ま
しい。第2の時間期間においてはWF6 の割合が約 1〜
10〔%〕であることが望ましい。しかしながら、他の実
施例においては、WF6 の割合は第1の時間期間から第
2の時間期間で一定か又は減少してもよい。
【0054】本発明の方法は、上述したようなガス混合
物の組成の変化に制限されるものではない。他の実施例
においては、ガス混合物の他の成分の割合を第1の時間
期間と第2の時間期間とで増加又は減少させることがで
きる。例えば、DCSの割合を第1の時間期間から第2
の時間期間で増加させてもよく、アルゴンや窒素のよう
な希釈剤の割合をこの2つの時間期間の間で変化させる
ことができる。
【0055】さらに他の実施例においては、薄い核発生
層を使用せずにWSiX 膜を堆積させてもよい。本発明
を実施する場合、核発生層を使用する必要はない。以下
の例に示すように、WF6 、DCS及びシラン、水素又
は実質上一定の割合を有するこれらの混合物でなる還元
剤より構成されるガス混合物を、単一の時間期間中CV
D反応装置に供給することにより、本発明により得られ
た利点を有するWSiX 膜を形成することができる。
【0056】さらに本発明を以下の例に示す。これらの
例は本発明を説明するためのものであり、この例におい
て使用する詳細は本発明の適用範囲を制限するものでは
ない。
【0057】(例1)直径 125〔mm〕のシリコンウエハ
は、その上に前もつて形成されたポリシリコン層を有す
る。このポリシリコン層を有するシリコンウエハは酸化
シリコン層又は窒化シリコン層上に形成される。このシ
リコンウエハを250 ミリトルの圧力に保持された単一ウ
エハ、低圧CVDの反応室内に配置し、 400〔℃〕ない
し 520〔℃〕まで変化するサセプタ上にクランプさせ
た。このサセプタの温度は、約 330〔℃〕ないし 450
〔℃〕のウエハの温度に相当する。 140〔sccm〕のジク
ロロシラン、5 〜15〔sccm〕のシラン、 3.5〔sccm〕の
ヘキサフツ化タングステン及び35〔sccm〕のアルゴンで
なるガスの混合物を反応室内に供給し、約120秒間ウエ
ハ表面に接触させる。これにより、厚さ1770〜2670
〔Å〕の範囲で均一なケイ化タングステンが生成した。
図1〜3の「DCS+SiH4 」の曲線はシランの流出
量が15〔sccm〕の場合の結果を示している。次表(1)
は、ウエハの温度 370〜 450〔℃〕におけるシランの流
出量 5〔sccm〕及び15〔sccm〕の場合の一般的な結果を
比較している。
【0058】
【表1】
【0059】(例2)直径 125〔mm〕のシリコンウエハ
は、その上に前もつて形成されたポリシリコン層を有す
る。このポリシリコン層を有するシリコンウエハは酸化
シリコン層又は窒化シリコン層上に形成される。このシ
リコンウエハを400 ミリトルの圧力に保持された単一ウ
エハ、低圧CVDの反応室内に配置し、 400〔℃〕ない
し 550〔℃〕まで変化するサセプタ上にクランプさせ
た。このサセプタの温度は、約 330〔℃〕ないし 480
〔℃〕のウエハの温度に相当する。 140〔sccm〕のジク
ロロシラン、 100〔sccm〕の水素及び 3.5〔sccm〕のヘ
キサフツ化タングステンでなるガスの混合物を反応室内
に供給し、約120 秒間ウエハ表面に接触させる。図1〜
3の「DCS+H2 」の曲線はこの例の結果を示してい
る。
【0060】(例3)直径 200〔mm〕のシリコンウエハ
は、その上に前もつて形成されたポリシリコン層を有す
る。このポリシリコン層を有するシリコンウエハは酸化
シリコン層又は窒化シリコン層上に形成される。このシ
リコンウエハを300ミリトルの圧力に保持された複数ウ
エハ、低圧CVDの反応室内に配置し、 450〔℃〕ない
し 560〔℃〕まで変化するサセプタ上にクランプさせ
た。このサセプタの温度は、約 350〔℃〕ないし 460
〔℃〕のウエハの温度に相当する。2ステツプの核発生
層プロセスを用いた第1のステツプにおいては、 500
〔sccm〕のジクロロシラン、30〔sccm〕のシラン、 4
〔sccm〕のヘキサフツ化タングステン及び 200〔sccm〕
のアルゴンでなる第1のガスの混合物を反応室内に供給
し、約30秒間の第1の時間期間の間ウエハ表面に接触さ
せる。これにより、ケイ化タングステンの薄い核発生層
を生成した。続いてすぐに、第2のステツプにおいて
は、 500〔sccm〕のジクロロシラン、10〜30〔sccm〕の
シラン、15〔sccm〕のヘキサフツ化タングステン及び 2
00〔sccm〕のアルゴンでなる第2のガスの混合物を反応
室内に供給し、約300 秒間の第2の時間期間の間ウエハ
表面に接触させる。これにより、合計の厚さ1840〜2630
〔Å〕の範囲で均一なケイ化タングステンが生成した
(ここで、合計の厚さはWSiX 核発生層の厚さと上層
のWSiX 膜の厚さとを加えたものに等しい)。次表
(2)は、このプロセスを使用して得られた一般的な結
果を示す。
【0061】
【表2】
【0062】(例4)直径 200〔mm〕のシリコンウエハ
は、その上に前もつて形成されたポリシリコン層を有す
る。このポリシリコン層を有するシリコンウエハは酸化
シリコン層又は窒化シリコン層上に形成される。このシ
リコンウエハを300 ミリトルの圧力に保持された複数ウ
エハ、低圧CVDの反応室内に配置し、 500〔℃〕のサ
セプタ上にクランプさせた。このサセプタの温度は、約
400〔℃〕のウエハの温度に相当する。核発生層を用い
る2ステツプの堆積プロセスを使用した。第1のステツ
プにおいては、 600〔sccm〕のジクロロシラン、40〔sc
cm〕のシラン、 4〔sccm〕のヘキサフツ化タングステン
及び 200〔sccm〕のアルゴンでなる第1のガスの混合物
を反応室内に供給し、約30秒間の第1の時間期間の間ウ
エハ表面に接触させる。これにより、ケイ化タングステ
ンの薄い核発生層を生成した。続いてすぐに、第2のス
テツプにおいては、 600〔sccm〕のジクロロシラン、20
〔sccm〕のシラン、15〔sccm〕のヘキサフツ化タングス
テン及び 200〔sccm〕のアルゴンでなる第2のガスの混
合物を反応室内に供給し、約300 秒間の第2の時間期間
の間ウエハ表面に接触させる。これにより、合計の厚さ
約2400〔Å〕の均一なケイ化タングステンが生成した。
【0063】本発明の方法について詳細に説明したが、
本発明はここで記載された特定の事項に制限されるもの
ではない。それどころか、本発明は請求項で定義したよ
うに、本発明の精神及び範囲内に含まれるような他の方
法及び同様の方法を包含するものである。例えば、他の
実施例において、本発明は金属ハロゲン化物、DCS及
びシラン、水素又はこれらの混合物でなる還元剤より構
成されるガス混合物を用いて、TiSiy 又はMoSi
Z のような金属ケイ化物を化学気相成長させる場合に使
用することができる。
【0064】
【発明の効果】上述のように本発明によれば、半導体ウ
エハが配置された反応室内に、金属ハロゲン化物、ジク
ロロシラン及びシラン、水素又はこれらの混合物でなる
還元剤から構成されるガス混合物を供給することによ
り、フツ素濃度が低く、ウエハの均一性及び処理の安定
性に優れた安定性のある金属ケイ化物膜を簡易かつ確実
に形成することができる。
【図面の簡単な説明】
【図1】図1は、3つの化学的性質の異なるガスを使用
して堆積させた場合についてのウエハ温度の関数として
のケイ化タングステンの成長率を示すグラフである。
【図2】図2は、3つの化学的性質の異なるガスを使用
して堆積させた場合についてのウエハ温度の関数として
のケイ化タングステンの均一性を示すグラフである。
【図3】図3は、3つの化学的性質の異なるガスを使用
して堆積させた場合についてのウエハ温度の関数として
のケイ化タングステンの抵抗率を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチヤード・ジヨン・レベル アメリカ合衆国、ヴアーモント州05483、 シエルドン、ボツクス2255エー、アール・ デイー1(番地なし)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】反応室内に配置された半導体ウエハ上に金
    属ケイ化物膜を形成する方法において、 金属ハロゲン化物、ジクロロシラン及びシラン、水素又
    はこれらの混合物でなる還元剤より構成されるガス混合
    物を上記反応室に供給するステツプと、 上記金属ケイ化物膜を上記ウエハ上に堆積させるステツ
    プと、 を含むことを特徴とする半導体装置製造方法。
  2. 【請求項2】半導体装置を製造する方法において、 反応室を準備するステツプと、 表面を有する半導体ウエハを準備するステツプと、 上記反応室に上記ウエハを配置するステツプと、 ヘキサフツ化タングステン、ジクロロシラン及びシラン
    でなるガス混合物を上記反応室に供給するステツプと、 上記ウエハの上記表面上にケイ化タングステン膜を堆積
    させるステツプとを含むことを特徴とする半導体装置製
    造方法。
  3. 【請求項3】半導体装置を製造する方法において、 反応室を準備するステツプと、 表面を有する半導体ウエハを準備するステツプと、 上記反応室に上記ウエハを配置するステツプと、 ヘキサフツ化タングステン、ジクロロシラン及び水素で
    なるガス混合物を上記反応室に供給するステツプと、 上記ウエハの上記表面上にケイ化タングステン膜を堆積
    させるステツプとを含むことを特徴とする半導体装置製
    造方法。
  4. 【請求項4】反応室内の半導体ウエハ上にケイ化タング
    ステン膜を形成する方法において、 ヘキサフツ化タングステン、ジクロロシラン及びシラ
    ン、水素又はこれらの混合物でなる還元剤より構成され
    るガス混合物を上記反応室に供給するステツプと、 上記ウエハ上に上記ケイ化タングステン膜を堆積させる
    ステツプとを含むことを特徴とする半導体装置製造方
    法。
  5. 【請求項5】反応室内の半導体ウエハ上にケイ化タング
    ステン膜を形成する方法において、 ヘキサフツ化タングステン、ジクロロシラン及びシラ
    ン、水素又はこれらの混合物でなる還元剤より構成され
    る第1のガス混合物を上記反応室に供給するステツプ
    と、 第1の時間期間中、結晶層を上記ウエハ上に堆積させる
    ステツプと、 ヘキサフツ化タングステン、ジクロロシラン及びシラ
    ン、水素又はこれらの混合物でなる還元剤より構成され
    る第2のガス混合物を上記反応室に供給するステツプ
    と、 第2の時間期間中、上記結晶層を覆うように上記ケイ化
    タングステン膜を上記ウエハ上に堆積させるステツプと
    を含むことを特徴とする半導体装置製造方法。
JP5230908A 1992-09-30 1993-08-24 ケイ化タングステン膜形成方法 Expired - Lifetime JP2599560B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US95478392A 1992-09-30 1992-09-30
US07/954783 1992-09-30

Publications (2)

Publication Number Publication Date
JPH06283453A true JPH06283453A (ja) 1994-10-07
JP2599560B2 JP2599560B2 (ja) 1997-04-09

Family

ID=25495925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5230908A Expired - Lifetime JP2599560B2 (ja) 1992-09-30 1993-08-24 ケイ化タングステン膜形成方法

Country Status (2)

Country Link
EP (1) EP0591086A3 (ja)
JP (1) JP2599560B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040608A2 (en) 1997-03-12 1998-09-17 Pita Witehira A modular machine

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153804A (ja) * 1994-09-28 1996-06-11 Sony Corp ゲート電極の形成方法
KR0161735B1 (ko) * 1995-06-30 1999-02-01 김주용 반도체 소자의 제조방법
US5849629A (en) * 1995-10-31 1998-12-15 International Business Machines Corporation Method of forming a low stress polycide conductors on a semiconductor chip
US7041548B1 (en) * 1996-07-16 2006-05-09 Micron Technology, Inc. Methods of forming a gate stack that is void of silicon clusters within a metallic silicide film thereof
US7078342B1 (en) 1996-07-16 2006-07-18 Micron Technology, Inc. Method of forming a gate stack
US6358844B1 (en) * 2000-06-01 2002-03-19 Taiwan Semiconductor Manufacturing, Company, Ltd Tungsten deposition process with dual-step nucleation
US6506252B2 (en) 2001-02-07 2003-01-14 Emcore Corporation Susceptorless reactor for growing epitaxial layers on wafers by chemical vapor deposition
KR100447031B1 (ko) 2001-03-23 2004-09-07 삼성전자주식회사 텅스텐 실리사이드막의 형성방법
DE10115228B4 (de) * 2001-03-28 2006-07-27 Samsung Electronics Co., Ltd., Suwon Steuerung des anormalen Wachstums bei auf Dichlorsilan (DCS) basierenden CVD-Polycid WSix-Filmen
DE10134461B4 (de) * 2001-07-16 2006-05-18 Infineon Technologies Ag Prozess zur Abscheidung von WSix-Schichten auf hoher Topografie mit definierter Stöchiometrie und dadurch hergestelltes Bauelement
US9816184B2 (en) 2012-03-20 2017-11-14 Veeco Instruments Inc. Keyed wafer carrier
TWM630893U (zh) 2020-09-03 2022-08-21 美商威科精密儀器公司 用於磊晶沉積之基板反應器及用於化學氣相沉積反應器之基板載體

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183199A (ja) * 1985-02-12 1986-08-15 Fujitsu Ltd チタンシリサイドの選択成長方法
JPS6328867A (ja) * 1986-07-22 1988-02-06 Ulvac Corp Cvd法
JPS6328868A (ja) * 1986-07-22 1988-02-06 Ulvac Corp Cvd法
JPH01191447A (ja) * 1988-01-26 1989-08-01 Fujitsu Ltd 半導体装置の製造方法
JPH0266173A (ja) * 1988-09-01 1990-03-06 Anelva Corp タングステンシリサイド膜の形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3772659D1 (de) * 1986-06-28 1991-10-10 Ulvac Corp Verfahren und vorrichtung zum beschichten unter anwendung einer cvd-beschichtungstechnik.
US4800105A (en) * 1986-07-22 1989-01-24 Nihon Shinku Gijutsu Kabushiki Kaisha Method of forming a thin film by chemical vapor deposition
US4966869A (en) * 1990-05-04 1990-10-30 Spectrum Cvd, Inc. Tungsten disilicide CVD
KR930006720B1 (ko) * 1991-09-20 1993-07-23 현대전자산업 주식회사 반도체 소자의 콘택홀 매립방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183199A (ja) * 1985-02-12 1986-08-15 Fujitsu Ltd チタンシリサイドの選択成長方法
JPS6328867A (ja) * 1986-07-22 1988-02-06 Ulvac Corp Cvd法
JPS6328868A (ja) * 1986-07-22 1988-02-06 Ulvac Corp Cvd法
JPH01191447A (ja) * 1988-01-26 1989-08-01 Fujitsu Ltd 半導体装置の製造方法
JPH0266173A (ja) * 1988-09-01 1990-03-06 Anelva Corp タングステンシリサイド膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040608A2 (en) 1997-03-12 1998-09-17 Pita Witehira A modular machine

Also Published As

Publication number Publication date
EP0591086A3 (en) 1994-09-21
JP2599560B2 (ja) 1997-04-09
EP0591086A2 (en) 1994-04-06

Similar Documents

Publication Publication Date Title
US5780360A (en) Purge in silicide deposition processes dichlorosilane
EP0599991B1 (en) Process for forming low resistivity titanium nitride films
US6548402B2 (en) Method of depositing a thick titanium nitride film
US5407698A (en) Deposition of tungsten
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
JP3094004B2 (ja) 半導体ウェーハ上へのタングステン層のcvd蒸着方法
US6326690B2 (en) Method of titanium/titanium nitride integration
US5279857A (en) Process for forming low resistivity titanium nitride films
US4766006A (en) Low pressure chemical vapor deposition of metal silicide
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
EP0288754B1 (en) High rate tungsten cvd process for stress-free films
JP3220034B2 (ja) 半導体装置及びその製造方法
JP2599560B2 (ja) ケイ化タングステン膜形成方法
WO1991017566A1 (en) Tungsten disilicide cvd
US5997950A (en) Substrate having uniform tungsten silicide film and method of manufacture
US6436820B1 (en) Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
WO1998028783A1 (en) Method of nucleation used in semiconductor devices
JPH09260306A (ja) 薄膜形成方法
JP3120517B2 (ja) シリサイドプラグの形成方法
US20030157797A1 (en) High throughput process for the formation of a refractory metal nucleation layer
KR940010158B1 (ko) 플라즈마 화학증착법에 의한 텅스텐 박막 증착방법
JPS63109172A (ja) メタルシリサイドの低圧化学蒸着
JP2677230B2 (ja) TiN膜の形成方法
JPH07273045A (ja) タングステン膜の成膜方法
JP2004149892A (ja) 窒化チタン膜の形成方法