JPH06284376A - 記録再生装置 - Google Patents
記録再生装置Info
- Publication number
- JPH06284376A JPH06284376A JP5070445A JP7044593A JPH06284376A JP H06284376 A JPH06284376 A JP H06284376A JP 5070445 A JP5070445 A JP 5070445A JP 7044593 A JP7044593 A JP 7044593A JP H06284376 A JPH06284376 A JP H06284376A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- recording
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】記録再生装置において、可変速再生を行った場
合でも、画面再生率を低下させることなく、良好な画面
表示を行えるようにする。 【構成】1画面を複数のブロック毎に周波数領域で現し
かつ、直流成分から高周波成分へ順に可変長符号で情報
圧縮し記録再生する装置で、フォーマット変換回路28
で情報圧縮信号の任意のスーパーブロックの各ブロック
先頭から、可変長符号コードブックでの最長符号語長と
同じ固定長の信号を取り出し、画像信号の低域成分を固
定長データで現した階層信号を得、チャンネルコーディ
ング回路30で階層信号を記録媒体の規定位置に記録
し、データ識別回路34で、少なくとも前記規定位置に
記録した階層信号を再生し、フォーマット逆変換回路3
6では、再生された階層信号のブロック毎より復号でき
る可変長符号のみを復号し以降の復号できなかった可変
長符号をゼロとし画像信号を復元するものである。
合でも、画面再生率を低下させることなく、良好な画面
表示を行えるようにする。 【構成】1画面を複数のブロック毎に周波数領域で現し
かつ、直流成分から高周波成分へ順に可変長符号で情報
圧縮し記録再生する装置で、フォーマット変換回路28
で情報圧縮信号の任意のスーパーブロックの各ブロック
先頭から、可変長符号コードブックでの最長符号語長と
同じ固定長の信号を取り出し、画像信号の低域成分を固
定長データで現した階層信号を得、チャンネルコーディ
ング回路30で階層信号を記録媒体の規定位置に記録
し、データ識別回路34で、少なくとも前記規定位置に
記録した階層信号を再生し、フォーマット逆変換回路3
6では、再生された階層信号のブロック毎より復号でき
る可変長符号のみを復号し以降の復号できなかった可変
長符号をゼロとし画像信号を復元するものである。
Description
【0001】
【産業上の利用分野】この発明は、映像信号を記録し再
生する記録再生装置に関し、特にその可変速再生時の画
質向上を図るようにしたものである。
生する記録再生装置に関し、特にその可変速再生時の画
質向上を図るようにしたものである。
【0002】
【従来の技術】最近、磁気記録の分野ではアナログ記録
方式からディジタル記録方式へと移行が進んできてい
る。
方式からディジタル記録方式へと移行が進んできてい
る。
【0003】ディジタル記録はアナログ記録と比べて、
ダビング時などでの信号の劣化が無い反面記録信号帯域
が広いために業務用ビデオテープレコーダ(VTR)で
しか普及していない。
ダビング時などでの信号の劣化が無い反面記録信号帯域
が広いために業務用ビデオテープレコーダ(VTR)で
しか普及していない。
【0004】しかし、情報圧縮技術の進歩によって、デ
ジタル記録するのに必要な情報量が減り、家庭用VTR
においても普及の可能性がでてきた。
ジタル記録するのに必要な情報量が減り、家庭用VTR
においても普及の可能性がでてきた。
【0005】現在、映像信号をディジタル伝送するため
に、可変長符号化方式を利用した伝送方法や、フレーム
内符号化処理(以下イントラ処理と言う)とフレーム間
符号化処理(以下インター処理と言う)とを組み合わせ
て情報圧縮を行い伝送する方式等が検討されている。こ
のうち、イントラ処理とインター処理とを組み合わせて
情報圧縮を行い伝送する技術は、例えば文献IEEE
Trans.on Broadcast-ing Vol.36 No.4 DEC 1990に記載
されたWoo Paik :'' Digital compatible HD-TV Broad
cast system'' に示されているような情報圧縮技術であ
り、以下にその特徴的な部分を説明する。
に、可変長符号化方式を利用した伝送方法や、フレーム
内符号化処理(以下イントラ処理と言う)とフレーム間
符号化処理(以下インター処理と言う)とを組み合わせ
て情報圧縮を行い伝送する方式等が検討されている。こ
のうち、イントラ処理とインター処理とを組み合わせて
情報圧縮を行い伝送する技術は、例えば文献IEEE
Trans.on Broadcast-ing Vol.36 No.4 DEC 1990に記載
されたWoo Paik :'' Digital compatible HD-TV Broad
cast system'' に示されているような情報圧縮技術であ
り、以下にその特徴的な部分を説明する。
【0006】図19において、端子1に入力された映像
信号は、減算回路2と動き検出回路3とにそれぞれ供給
される。この減算回路2では、後述する減算処理が行な
われ、その出力は離散コサイン変換(以下DCT)回路
4に入力される。DCT回路14は、水平方向8画素、
垂直方向8画素を単位ブロック(8×8画素=64画
素)として取り込み、画素配列を空間領域から周波数領
域へ変換した係数を出力する(図20参照)。そして各
係数は、量子化回路5で量子化される。この場合、量子
化回路5は10種類あるいは32種類の量子化テーブル
を持っており、選択された量子化テーブルに基づいて個
々の係数が量子化される。なお、量子化回路5において
複数の量子化テーブルを備えているのは、情報の発生量
と送出量とが一定の範囲内に収まるようにするためであ
る。
信号は、減算回路2と動き検出回路3とにそれぞれ供給
される。この減算回路2では、後述する減算処理が行な
われ、その出力は離散コサイン変換(以下DCT)回路
4に入力される。DCT回路14は、水平方向8画素、
垂直方向8画素を単位ブロック(8×8画素=64画
素)として取り込み、画素配列を空間領域から周波数領
域へ変換した係数を出力する(図20参照)。そして各
係数は、量子化回路5で量子化される。この場合、量子
化回路5は10種類あるいは32種類の量子化テーブル
を持っており、選択された量子化テーブルに基づいて個
々の係数が量子化される。なお、量子化回路5において
複数の量子化テーブルを備えているのは、情報の発生量
と送出量とが一定の範囲内に収まるようにするためであ
る。
【0007】そして、量子化回路5から出力された係数
データは、単位ブロック毎に低域から高域へジグザグス
キャンして取り出された後(図21参照)、可変長符号
化回路6に入力されてゼロ係数の続く数(ランレング
ス)と非ゼロ係数とを1組にして可変長符号化される。
なお、符号器はハフマン符号等の発生頻度により符号長
の異なる可変長符号器である。可変長符号化されたデー
タはバッファ回路7に入力されて規定の速度で読み出さ
れた後、端子8に出力される。
データは、単位ブロック毎に低域から高域へジグザグス
キャンして取り出された後(図21参照)、可変長符号
化回路6に入力されてゼロ係数の続く数(ランレング
ス)と非ゼロ係数とを1組にして可変長符号化される。
なお、符号器はハフマン符号等の発生頻度により符号長
の異なる可変長符号器である。可変長符号化されたデー
タはバッファ回路7に入力されて規定の速度で読み出さ
れた後、端子8に出力される。
【0008】また、量子化回路5の出力は、逆量子化回
路9に入力されて逆量子化される。さらに、逆量子化回
路9の出力は、逆DCT回路10に入力されて元の信号
に戻される。この信号は、加算回路11を介してフレー
ム遅延回路12に入力される。フレーム遅延回路12の
出力は、動き補償回路13と動き検出回路3とにそれぞ
れ供給されている。動き検出回路3は、端子1からの入
力信号とフレーム遅延回路12の出力信号とを比較し、
画像の全体的な動きを検出して、動き補償回路13から
出力される信号の位相位置を制御する。動画の場合は、
原画像と1フレーム前の画像とが一致するように補償さ
れる。動き補償回路13の出力は、スイッチ14を介し
て減算回路2に供給されるとともに、スイッチ15を介
して加算回路11からフレーム遅延回路12に帰還する
こともできる。
路9に入力されて逆量子化される。さらに、逆量子化回
路9の出力は、逆DCT回路10に入力されて元の信号
に戻される。この信号は、加算回路11を介してフレー
ム遅延回路12に入力される。フレーム遅延回路12の
出力は、動き補償回路13と動き検出回路3とにそれぞ
れ供給されている。動き検出回路3は、端子1からの入
力信号とフレーム遅延回路12の出力信号とを比較し、
画像の全体的な動きを検出して、動き補償回路13から
出力される信号の位相位置を制御する。動画の場合は、
原画像と1フレーム前の画像とが一致するように補償さ
れる。動き補償回路13の出力は、スイッチ14を介し
て減算回路2に供給されるとともに、スイッチ15を介
して加算回路11からフレーム遅延回路12に帰還する
こともできる。
【0009】次に、上記したシステムの基本的な動作を
説明する。
説明する。
【0010】このシステムの基本動作としては、イント
ラ処理とインター処理とがある。
ラ処理とインター処理とがある。
【0011】イントラ処理は以下のように行われる。こ
の処理が行われるときは、スイッチ14,15は共にオ
フである。端子1の映像信号はDCT回路4で空間領域
から周波数領域に変換され量子化回路5において量子化
される。この量子化された信号は、可変長符号化処理を
受けた後、バッファ回路7を介して端子8に出力され
る。量子化された信号は、逆量子化回路9及び逆DCT
回路10で元の信号に戻され、フレーム遅延回路12で
遅延される。したがって、イントラ処理のときは入力映
像信号の情報がそのまま可変長符号化されているのと等
価である。このイントラ処理は入力映像信号のシーンチ
ェンジ及びエラーの伝搬を防ぐために所定のブロック単
位で適宜な周期で行われる。
の処理が行われるときは、スイッチ14,15は共にオ
フである。端子1の映像信号はDCT回路4で空間領域
から周波数領域に変換され量子化回路5において量子化
される。この量子化された信号は、可変長符号化処理を
受けた後、バッファ回路7を介して端子8に出力され
る。量子化された信号は、逆量子化回路9及び逆DCT
回路10で元の信号に戻され、フレーム遅延回路12で
遅延される。したがって、イントラ処理のときは入力映
像信号の情報がそのまま可変長符号化されているのと等
価である。このイントラ処理は入力映像信号のシーンチ
ェンジ及びエラーの伝搬を防ぐために所定のブロック単
位で適宜な周期で行われる。
【0012】次に、インター処理について説明する。イ
ンター処理が実行されるときは、スイッチ14、15が
共にオンされる。このため、入力映像信号と、その1フ
レーム前の映像信号との差分に相当する信号が減算回路
2から得られれる。この差分信号がDCT回路4に入力
され空間領域から周波数領域に変換され、次に量子化回
路5で量子化を行う。また、フレーム遅延回路12に
は、差分信号と動き補償が行われた予測映像信号とが加
算回路11で加算され入力される。これは、入力映像信
号をフレーム遅延回路12に入力することと同じであ
る。
ンター処理が実行されるときは、スイッチ14、15が
共にオンされる。このため、入力映像信号と、その1フ
レーム前の映像信号との差分に相当する信号が減算回路
2から得られれる。この差分信号がDCT回路4に入力
され空間領域から周波数領域に変換され、次に量子化回
路5で量子化を行う。また、フレーム遅延回路12に
は、差分信号と動き補償が行われた予測映像信号とが加
算回路11で加算され入力される。これは、入力映像信
号をフレーム遅延回路12に入力することと同じであ
る。
【0013】次に、上記の情報圧縮システムで処理する
画素の集合の定義を説明する。
画素の集合の定義を説明する。
【0014】ブロック:水平方向8画素、垂直方向8画
素から構成される64画素の領域のこと。
素から構成される64画素の領域のこと。
【0015】スーパーブロック:輝度信号の水平方向4
ブロック、垂直方向2ブロックからなる領域のこと。こ
の領域に、色信号U,Vそれぞれ1ブロックづつが含ま
れる(図22参照) マクロブロック:水平方向の11のスーパーブロックの
こと。水平方向4マクロブロック、垂直方向60マクロ
ブロックで1フレームを構成する(図23参照)。
ブロック、垂直方向2ブロックからなる領域のこと。こ
の領域に、色信号U,Vそれぞれ1ブロックづつが含ま
れる(図22参照) マクロブロック:水平方向の11のスーパーブロックの
こと。水平方向4マクロブロック、垂直方向60マクロ
ブロックで1フレームを構成する(図23参照)。
【0016】ブロックはDCT処理の単位であり、スー
パーブロックはインター処理の単位である。また、マク
ロブロックは、データ伝送の単位である。
パーブロックはインター処理の単位である。また、マク
ロブロックは、データ伝送の単位である。
【0017】イントラ処理された画像信号は、圧縮効率
は悪いが、単独で元画像に復元可能である。しかし、イ
ンター処理された画像信号は、差分信号のみを送るため
圧縮効率は良い反面、前フレームの画像信号が完全に復
元されていないと復元できない。よってその対策として
部分的にイントラ処理が行われる。
は悪いが、単独で元画像に復元可能である。しかし、イ
ンター処理された画像信号は、差分信号のみを送るため
圧縮効率は良い反面、前フレームの画像信号が完全に復
元されていないと復元できない。よってその対策として
部分的にイントラ処理が行われる。
【0018】この情報圧縮システムでは、マクロブロッ
ク中、少なくとも1つのスーパーブロックをイントラ処
理をし、それが、11フレームで11のスーパーブロッ
クを巡回するようにすることで(図24参照)、全ての
スーパーブロックを一定周期で強制的にリフレッシュし
(図25参照)、インター処理で問題となる前フレーム
からのエラー伝搬が続かないようにしている。また、こ
の処理によりフレーム毎の各符号レートがほぼ均一にな
る。ところで、上記した情報圧縮システムは、テレビジ
ョン信号の情報圧縮のためのエンコーダとして用いられ
る。
ク中、少なくとも1つのスーパーブロックをイントラ処
理をし、それが、11フレームで11のスーパーブロッ
クを巡回するようにすることで(図24参照)、全ての
スーパーブロックを一定周期で強制的にリフレッシュし
(図25参照)、インター処理で問題となる前フレーム
からのエラー伝搬が続かないようにしている。また、こ
の処理によりフレーム毎の各符号レートがほぼ均一にな
る。ところで、上記した情報圧縮システムは、テレビジ
ョン信号の情報圧縮のためのエンコーダとして用いられ
る。
【0019】ここで上記の伝送信号をVTRに記録する
ことを考える。
ことを考える。
【0020】上記情報圧縮システムの伝送信号をそのま
まVTRに記録し、それを記録時と異なるテープ速度で
再生(以下可変速再生)した場合、図8のように通常再
生では記録トラックを全て再生できるが(図26
(A))、+4倍速再生では記録トラックを斜めに横切
って再生するため(図26(B))、記録されているデ
ータの全てを再生できない。よって、この時には前フレ
ームの画像に影響を受けず、単独で元画像に復元できる
イントラ処理された信号のみで再生画像を構成しなけれ
ばならない。しかしイントラ処理された信号は圧縮効率
が悪いため、インター処理された信号に比べると、情報
量ははるかに大きい。また、全ての信号は可変長符号化
によって圧縮されているので特定位置のテープ上の信号
が画面上どの位置にあたるかは、圧縮状態により変化す
るので特定できない。
まVTRに記録し、それを記録時と異なるテープ速度で
再生(以下可変速再生)した場合、図8のように通常再
生では記録トラックを全て再生できるが(図26
(A))、+4倍速再生では記録トラックを斜めに横切
って再生するため(図26(B))、記録されているデ
ータの全てを再生できない。よって、この時には前フレ
ームの画像に影響を受けず、単独で元画像に復元できる
イントラ処理された信号のみで再生画像を構成しなけれ
ばならない。しかしイントラ処理された信号は圧縮効率
が悪いため、インター処理された信号に比べると、情報
量ははるかに大きい。また、全ての信号は可変長符号化
によって圧縮されているので特定位置のテープ上の信号
が画面上どの位置にあたるかは、圧縮状態により変化す
るので特定できない。
【0021】よって、図27のように通常再生と比べて
+4倍速では再生信号は間欠的になるので、その中に含
まれるイントラ処理されたブロックの数は少ない。つま
り、画面再生率が低下し画面内容の識別が難しくなると
いうことである。
+4倍速では再生信号は間欠的になるので、その中に含
まれるイントラ処理されたブロックの数は少ない。つま
り、画面再生率が低下し画面内容の識別が難しくなると
いうことである。
【0022】
【発明が解決しようとする課題】以上のように、従来の
情報圧縮システムによって情報圧縮された信号を記録す
るVTRにおいて磁気テープを記録時と異なる速度で再
生した場合、画面再生率が低下し、画面内容の識別が困
難になるという問題があった。
情報圧縮システムによって情報圧縮された信号を記録す
るVTRにおいて磁気テープを記録時と異なる速度で再
生した場合、画面再生率が低下し、画面内容の識別が困
難になるという問題があった。
【0023】そこで、この発明は上記の場合でも良好で
安定した再生画像を得られる記録再生装置を提供するこ
とを目的とする。
安定した再生画像を得られる記録再生装置を提供するこ
とを目的とする。
【0024】
【課題を解決する手段】この発明は、1つの画面を複数
のブロックに分け、ブロック毎に周波数領域で表現し、
直流成分から高周波成分へ順に可変長符号を用いて情報
圧縮した画像信号の各ブロックから可変長符号の最長符
号語長以上の長さのデータを取り出し、VTRで記録す
る際に、そのデータを規定の位置に記録しておく。可変
速再生時に再生速度を制御することにより規定位置に記
録しておいたデータを再生し、デコードを行うことによ
り良好で安定した信号が得られるようにしたものであ
る。
のブロックに分け、ブロック毎に周波数領域で表現し、
直流成分から高周波成分へ順に可変長符号を用いて情報
圧縮した画像信号の各ブロックから可変長符号の最長符
号語長以上の長さのデータを取り出し、VTRで記録す
る際に、そのデータを規定の位置に記録しておく。可変
速再生時に再生速度を制御することにより規定位置に記
録しておいたデータを再生し、デコードを行うことによ
り良好で安定した信号が得られるようにしたものであ
る。
【0025】
【作用】可変長符号の最長符号語長以上の長さのデータ
を取り出した中には、そのブロックの周波数領域で表現
された係数のうちの少なくとも直流成分の係数が含まれ
ている。よって、最長符号語長以上の長さのデータに含
まれる復号可能な係数に続いて、それ以降の復号できな
かった係数をゼロとして処理することにより解像度は低
下するが、画面内容を判別可能な再生画が得られる。ま
た、データ量を制限しているので、VTRでテープ上の
規定位置に記録することが可能となり、可変速再生時
に、この規定位置のデータを再生することによって画面
内容判別可能で安定した再生画を得ることができる。
を取り出した中には、そのブロックの周波数領域で表現
された係数のうちの少なくとも直流成分の係数が含まれ
ている。よって、最長符号語長以上の長さのデータに含
まれる復号可能な係数に続いて、それ以降の復号できな
かった係数をゼロとして処理することにより解像度は低
下するが、画面内容を判別可能な再生画が得られる。ま
た、データ量を制限しているので、VTRでテープ上の
規定位置に記録することが可能となり、可変速再生時
に、この規定位置のデータを再生することによって画面
内容判別可能で安定した再生画を得ることができる。
【0026】
【実施例】以下、この発明の実施例を図面を参照して説
明する。
明する。
【0027】図1にこの発明の一実施例のブロック図を
示す。はじめに記録系から説明する端子20、21、2
2に入力されたR、G、Bの各映像信号は、プリプロセ
ッサ26で輝度信号Y、色信号U、Vの多重信号に変換
される。
示す。はじめに記録系から説明する端子20、21、2
2に入力されたR、G、Bの各映像信号は、プリプロセ
ッサ26で輝度信号Y、色信号U、Vの多重信号に変換
される。
【0028】図2(a)にプリプロセッサ26のブロッ
ク図を示す。
ク図を示す。
【0029】端子40、41、42に入力されたR、
G、Bの各映像信号は、アナログデジタル(A/D)変
換回路43、44、45でアナログ信号からディジタル
信号に変換される。その後、マトリックス変換回路46
でR、G、Bの信号をマトリックス演算して輝度信号
Y、色信号U、Vに変換する。そして色信号U、Vに関
しては、間引き回路47、48で水平方向は1/4、垂
直方向は1/2に画素の間引きを行った後、輝度信号Y
とともにマルチプレクサ49で1系統の多重信号に変換
し、この多重信号を端子50に出力する。
G、Bの各映像信号は、アナログデジタル(A/D)変
換回路43、44、45でアナログ信号からディジタル
信号に変換される。その後、マトリックス変換回路46
でR、G、Bの信号をマトリックス演算して輝度信号
Y、色信号U、Vに変換する。そして色信号U、Vに関
しては、間引き回路47、48で水平方向は1/4、垂
直方向は1/2に画素の間引きを行った後、輝度信号Y
とともにマルチプレクサ49で1系統の多重信号に変換
し、この多重信号を端子50に出力する。
【0030】図1に戻り、このように前処理された信号
は、データ圧縮回路27でデータ圧縮を施される。デー
タ圧縮回路27は、先に説明した回路と同様な回路であ
る。データ圧縮回路27の出力段のバッファ回路の容量
は、1フレーム分あり、これが、フローしないようにデ
ータレートが制御されている。次に圧縮された信号は、
フォーマット変換回路28で信号の伝送フォーマットの
変換が行われる。
は、データ圧縮回路27でデータ圧縮を施される。デー
タ圧縮回路27は、先に説明した回路と同様な回路であ
る。データ圧縮回路27の出力段のバッファ回路の容量
は、1フレーム分あり、これが、フローしないようにデ
ータレートが制御されている。次に圧縮された信号は、
フォーマット変換回路28で信号の伝送フォーマットの
変換が行われる。
【0031】図2(b)にフォーマット変換回路28の
ブロック図を示す。
ブロック図を示す。
【0032】端子70から入力した信号は、可変長符号
復号回路71で可変長符号を復号し、コントロール回路
82に入力する。コントロール回路82では端子70か
らの可変長符号の区切れを判定し、マルチプレクサ72
にて入力されるマクロブロック毎にデータの分離を行
う。
復号回路71で可変長符号を復号し、コントロール回路
82に入力する。コントロール回路82では端子70か
らの可変長符号の区切れを判定し、マルチプレクサ72
にて入力されるマクロブロック毎にデータの分離を行
う。
【0033】本実施例で用いている可変長符号の最長符
号長は14bit で、圧縮データから切り出す固定長デー
タの長さを14bit とした。マクロブロック内には1つ
のイントラ処理されたリフレッシュ用スーパーブロック
があって(図3(A))、そのスーパーブロックを構成
する8つの輝度信号ブロック(Y1 〜Y8 )と2つの色
信号ブロック(U、V)のそれぞれの先頭から14bit
データを切り出すようにしている(図3(B))。この
時、図3(B)のY5 のように14bit 以内でブロック
データが終了してしまう場合には、そのうしろにブラン
クデータBKを付加し、14bit のデータ長を確保す
る。なおDCは直流成分、ACは交流成分を意味する。
このようにして、マルチプレクサ72にて切り出された
リフレッシュスーパーブロックの固定長データは、メモ
リ76に一時蓄積される(図4(G))。また、切り出
された固定長データ以外のリフレッシュスーパーブロッ
ク(図3(C))は、マルチプレクサ72から出力され
デマルチプレクサ73でブロック毎にデータ長を示すポ
インタを付加したのちメモリ77に一時たくわえられる
(図4(E))。上記のポインタは可変長符号復号回路
71からの復号内容からポインタ発生回路79で作成さ
れデマルチプレクサ73に供給される。
号長は14bit で、圧縮データから切り出す固定長デー
タの長さを14bit とした。マクロブロック内には1つ
のイントラ処理されたリフレッシュ用スーパーブロック
があって(図3(A))、そのスーパーブロックを構成
する8つの輝度信号ブロック(Y1 〜Y8 )と2つの色
信号ブロック(U、V)のそれぞれの先頭から14bit
データを切り出すようにしている(図3(B))。この
時、図3(B)のY5 のように14bit 以内でブロック
データが終了してしまう場合には、そのうしろにブラン
クデータBKを付加し、14bit のデータ長を確保す
る。なおDCは直流成分、ACは交流成分を意味する。
このようにして、マルチプレクサ72にて切り出された
リフレッシュスーパーブロックの固定長データは、メモ
リ76に一時蓄積される(図4(G))。また、切り出
された固定長データ以外のリフレッシュスーパーブロッ
ク(図3(C))は、マルチプレクサ72から出力され
デマルチプレクサ73でブロック毎にデータ長を示すポ
インタを付加したのちメモリ77に一時たくわえられる
(図4(E))。上記のポインタは可変長符号復号回路
71からの復号内容からポインタ発生回路79で作成さ
れデマルチプレクサ73に供給される。
【0034】ポインタの挿入タイミングはコントロール
回路82よりデマルチプレクサ73に送られる。
回路82よりデマルチプレクサ73に送られる。
【0035】リフレッシュスーパーブロック以外のデー
タ(図3(D))は、マルチプレクサ72から出力さ
れ、デマルチプレクサ74でデータの区切れ毎にデータ
長を示すポインタを付加したのちメモリ78に一時蓄積
される(図4(F))。上記の挿入インデックスは可変
長符号復号回路71からの復号内容からポインタ発生回
路79で作成され、デマルチプレクサ74に供給され
る。ポインタの挿入タイミングはコントロール回路82
よりデマルチプレクサ74に送られる。
タ(図3(D))は、マルチプレクサ72から出力さ
れ、デマルチプレクサ74でデータの区切れ毎にデータ
長を示すポインタを付加したのちメモリ78に一時蓄積
される(図4(F))。上記の挿入インデックスは可変
長符号復号回路71からの復号内容からポインタ発生回
路79で作成され、デマルチプレクサ74に供給され
る。ポインタの挿入タイミングはコントロール回路82
よりデマルチプレクサ74に送られる。
【0036】よって、メモリ76には図15(G)に示
すリフレッシュスーパーブロックの低周波成分(固定
長)が格納され、メモリ77には、リフレッシュスーパ
ーブロックの高周波成分(可変長)が格納され、メモリ
78には、リフレッシュスーパーブロック以外のブロッ
クのデータが格納されることになる。
すリフレッシュスーパーブロックの低周波成分(固定
長)が格納され、メモリ77には、リフレッシュスーパ
ーブロックの高周波成分(可変長)が格納され、メモリ
78には、リフレッシュスーパーブロック以外のブロッ
クのデータが格納されることになる。
【0037】このようにして分離されたデータは、後述
するVTRの記録データフレーム毎のマクロブロックの
データに編成されたのち、デマルチプレクサ75にて、
図5(H)のようなヘッダを付加された多重信号として
端子81にヘッダ、リフレッシュスーパーブロック固定
長部分、リフレッシュスーパーブロックの残り部分、リ
フレッシュスーパーブロック以外のデータの順に出力タ
イミングをコントロール回路82で制御され出力する。
するVTRの記録データフレーム毎のマクロブロックの
データに編成されたのち、デマルチプレクサ75にて、
図5(H)のようなヘッダを付加された多重信号として
端子81にヘッダ、リフレッシュスーパーブロック固定
長部分、リフレッシュスーパーブロックの残り部分、リ
フレッシュスーパーブロック以外のデータの順に出力タ
イミングをコントロール回路82で制御され出力する。
【0038】ヘッダには、リフレッシュスーパーブロッ
クの画面上の位置を示すロケーションデータとヘッダを
基準としてリフレッシュスーパーブロック以外のデータ
のデータスタート位置を示すポインタデータとデータ圧
縮時の量子化制御データが含まれている。ヘッダは、可
変長符号復号回路71の復号内容によりヘッダ発生回路
80で作成されデマルチプレクサ75で付加される。
クの画面上の位置を示すロケーションデータとヘッダを
基準としてリフレッシュスーパーブロック以外のデータ
のデータスタート位置を示すポインタデータとデータ圧
縮時の量子化制御データが含まれている。ヘッダは、可
変長符号復号回路71の復号内容によりヘッダ発生回路
80で作成されデマルチプレクサ75で付加される。
【0039】図1に戻り、このようにフォーマット変換
された信号は、誤り訂正符号付加回路29にて誤り訂正
符号を付加される。ここで用いている誤り訂正符号はリ
ードソロモン積符号で、外符号(C2)(68,6
2)、内符号(C1)(95,87)を使用している。
された信号は、誤り訂正符号付加回路29にて誤り訂正
符号を付加される。ここで用いている誤り訂正符号はリ
ードソロモン積符号で、外符号(C2)(68,6
2)、内符号(C1)(95,87)を使用している。
【0040】VTRの記録データフォーマットを図6に
示す。
示す。
【0041】また、誤り訂正符号付加回路29では、記
録ブロックを識別するインデックスと同期信号(SYNC)
の付加を行い、VTRへ記録するデータフレームの作成
も行う。
録ブロックを識別するインデックスと同期信号(SYNC)
の付加を行い、VTRへ記録するデータフレームの作成
も行う。
【0042】図1に戻り、誤り訂正符号付加回路29の
出力はチャンネルコーディング回路30でNRZI符号
化により変調され、スイッチ31を通って磁気ヘッド3
2A、32Bにより磁気テープ33に記録される。
出力はチャンネルコーディング回路30でNRZI符号
化により変調され、スイッチ31を通って磁気ヘッド3
2A、32Bにより磁気テープ33に記録される。
【0043】次に再生系の説明を行う。
【0044】図1において、磁気テープ33に記録され
ている信号は、磁気ヘッド32A、32Bにより再生さ
れスイッチ31を通り、データ識別回路34に入力す
る。データ識別回路34では再生信号の波形等化を行い
デジタル信号への変換を行っている。デジタル化された
再生信号は、誤り訂正回路35で誤り訂正を受ける。誤
り訂正を受けた信号は、フォーマット逆変換回路36で
データフォーマットの復元が行われる。
ている信号は、磁気ヘッド32A、32Bにより再生さ
れスイッチ31を通り、データ識別回路34に入力す
る。データ識別回路34では再生信号の波形等化を行い
デジタル信号への変換を行っている。デジタル化された
再生信号は、誤り訂正回路35で誤り訂正を受ける。誤
り訂正を受けた信号は、フォーマット逆変換回路36で
データフォーマットの復元が行われる。
【0045】図7はフォーマット逆変換回路36のブロ
ック図である。
ック図である。
【0046】フォーマット逆変換回路36は、通常再生
モードと可変速再生モードの2つの動作モードがあり、
まず、通常再生モードの説明を行う。端子91に入力し
た図5(H)の再生信号は、ヘッダデコード回路92で
ヘッダ内の情報を解読され、端子91の入力信号をマル
チプレクサ93でリフレッシュスーパーブロックの固定
長部、リフレッシュスーパーブロックの残りの部分、そ
してリフレッシュスーパーブロック以外のデータに分け
られ、それぞれ一時メモリ94、95、96に蓄えられ
る。VTRの1データフレーム分のデータが蓄えられる
と、メモリ96に記憶されているリフレッシュスーパー
ブロック以外のデータがコントロール回路100によっ
てデマルチプレクサ101で選択され、メモリ96から
読み出される。同時にポインタ検出回路99では、読み
出しデータ中のデータの区切りを示すポインタを検出し
コントロール回路100に送る。コントロール回路10
0では、このポインタより判断しデータの区切りまで、
メモリ96からリフレッシュスーパーブロック以外のデ
ータを読み出す。
モードと可変速再生モードの2つの動作モードがあり、
まず、通常再生モードの説明を行う。端子91に入力し
た図5(H)の再生信号は、ヘッダデコード回路92で
ヘッダ内の情報を解読され、端子91の入力信号をマル
チプレクサ93でリフレッシュスーパーブロックの固定
長部、リフレッシュスーパーブロックの残りの部分、そ
してリフレッシュスーパーブロック以外のデータに分け
られ、それぞれ一時メモリ94、95、96に蓄えられ
る。VTRの1データフレーム分のデータが蓄えられる
と、メモリ96に記憶されているリフレッシュスーパー
ブロック以外のデータがコントロール回路100によっ
てデマルチプレクサ101で選択され、メモリ96から
読み出される。同時にポインタ検出回路99では、読み
出しデータ中のデータの区切りを示すポインタを検出し
コントロール回路100に送る。コントロール回路10
0では、このポインタより判断しデータの区切りまで、
メモリ96からリフレッシュスーパーブロック以外のデ
ータを読み出す。
【0047】次にコントロール回路100は、メモリ9
6からメモリ94へ読み出し動作を切り換え、デマルチ
プレクサ101の入力をスイッチ103の出力に切り換
えて端子105に出力するようにする。スイッチ103
は通常再生時には、メモリ94の出力がスイッチ103
の出力になるようになっている。
6からメモリ94へ読み出し動作を切り換え、デマルチ
プレクサ101の入力をスイッチ103の出力に切り換
えて端子105に出力するようにする。スイッチ103
は通常再生時には、メモリ94の出力がスイッチ103
の出力になるようになっている。
【0048】メモリ94に記憶されているリフレッシュ
スーパーブロック固定長部は、1ブロック分読み出され
る。この時、読み出しデータは、可変長符号復号回路9
7で復号されコントロール回路100で読み出しデータ
が読み出し途中で終了してしまった場合、以降のブラン
クデータを読みとばすようメモリ94を制御する。
スーパーブロック固定長部は、1ブロック分読み出され
る。この時、読み出しデータは、可変長符号復号回路9
7で復号されコントロール回路100で読み出しデータ
が読み出し途中で終了してしまった場合、以降のブラン
クデータを読みとばすようメモリ94を制御する。
【0049】次に、コントロール回路100はメモリ9
4からメモリ95へ読み出し動作を切り換え、デマルチ
プレクサ101ではメモリ95の出力を選択し、メモリ
95からリフレッシュスーパーブロックの残りの部分の
データを読み出す。この時、読み出しデータは、ポイン
タ検出回路98にも入力され、このポインタ検出回路9
8は、読み出しデータ中のデータの区切れを示すポイン
タを検出しコントロール回路100に送る。コントロー
ル回路100では、このポインタより判断しデータの区
切れまで、メモリ95よりリフレッシュスーパーブロッ
クの残りの部分のデータを読み出す。
4からメモリ95へ読み出し動作を切り換え、デマルチ
プレクサ101ではメモリ95の出力を選択し、メモリ
95からリフレッシュスーパーブロックの残りの部分の
データを読み出す。この時、読み出しデータは、ポイン
タ検出回路98にも入力され、このポインタ検出回路9
8は、読み出しデータ中のデータの区切れを示すポイン
タを検出しコントロール回路100に送る。コントロー
ル回路100では、このポインタより判断しデータの区
切れまで、メモリ95よりリフレッシュスーパーブロッ
クの残りの部分のデータを読み出す。
【0050】以降、読み出しを同様にメモリ94→メモ
リ95を9回繰り返し、10個のリフレッシュブロック
(Y1 〜Y8 ,U,V)の読み出しを行う。次に、メモ
リ96の読み出しに戻り、ポインタに従い同様に読み出
しを行う。以上の動作により1マクロブロックのデータ
が復元する。図8に以上の動作を示す図を示す。
リ95を9回繰り返し、10個のリフレッシュブロック
(Y1 〜Y8 ,U,V)の読み出しを行う。次に、メモ
リ96の読み出しに戻り、ポインタに従い同様に読み出
しを行う。以上の動作により1マクロブロックのデータ
が復元する。図8に以上の動作を示す図を示す。
【0051】次に可変速再生モードの説明を行う。
【0052】端子91に入力した図5(H)の再生信号
は、ヘッダデコード回路92でヘッダ内の情報を解読さ
れる。端子91の入力信号は、マルチプレクサ93でリ
フレッシュスーパーブロックの固定長部、リフレッシュ
スーパーブロックの残りの部分、リフレッシュスーパー
ブロック以外のデータに分けられ、それぞれ一時メモリ
94、95、96に蓄えられる。
は、ヘッダデコード回路92でヘッダ内の情報を解読さ
れる。端子91の入力信号は、マルチプレクサ93でリ
フレッシュスーパーブロックの固定長部、リフレッシュ
スーパーブロックの残りの部分、リフレッシュスーパー
ブロック以外のデータに分けられ、それぞれ一時メモリ
94、95、96に蓄えられる。
【0053】上記メモリ94、95、96に、VTRの
1データフレーム分のデータが蓄えられると、メモリ9
4に記憶されているリフレッシュスーパーブロック固定
長部のデータがコントロール回路100によって読み出
される。読み出されたデータは、デシャフリング回路1
02により、可変速再生のために再生順序がバラバラに
なっているリフレッシュスーパーブロックデータを画面
位置の順に並べ変え、もし同一スーパーブロック上で2
つ以上の異なる位相のリフレッシュスーパーブロックが
再生されたときに、図9に示すようにマクロブロック上
でリフレッシュスーパーブロックを合成する。このよう
に並べ変えを行われたデータは、スイッチ103とスー
パーブロック判定回路106に入力する。スイッチ10
3はデシャフリング回路102の出力側を選択してい
る。
1データフレーム分のデータが蓄えられると、メモリ9
4に記憶されているリフレッシュスーパーブロック固定
長部のデータがコントロール回路100によって読み出
される。読み出されたデータは、デシャフリング回路1
02により、可変速再生のために再生順序がバラバラに
なっているリフレッシュスーパーブロックデータを画面
位置の順に並べ変え、もし同一スーパーブロック上で2
つ以上の異なる位相のリフレッシュスーパーブロックが
再生されたときに、図9に示すようにマクロブロック上
でリフレッシュスーパーブロックを合成する。このよう
に並べ変えを行われたデータは、スイッチ103とスー
パーブロック判定回路106に入力する。スイッチ10
3はデシャフリング回路102の出力側を選択してい
る。
【0054】デシャフリング回路102からリフレッシ
ュスーパーブロックの固定長部データがマクロブロック
の伝送順序に従い出力される。この出力信号よりスーパ
ーブロック判定回路106で、VTRより再生されなか
ったリフレッシュスーパーブロックを検出し、コントロ
ール回路100によって、そのタイミングにデマルチプ
レクサ101をゼロコード発生回路104に切り換え、
インター処理のゼロコードを端子105に送る。
ュスーパーブロックの固定長部データがマクロブロック
の伝送順序に従い出力される。この出力信号よりスーパ
ーブロック判定回路106で、VTRより再生されなか
ったリフレッシュスーパーブロックを検出し、コントロ
ール回路100によって、そのタイミングにデマルチプ
レクサ101をゼロコード発生回路104に切り換え、
インター処理のゼロコードを端子105に送る。
【0055】インター処理のゼロコードを送るというこ
とは、圧縮されたデータを復元する時に、そのスーパー
ブロックの画像情報は前の値を保持しておくということ
である。
とは、圧縮されたデータを復元する時に、そのスーパー
ブロックの画像情報は前の値を保持しておくということ
である。
【0056】スーパーブロック判定回路106で、リフ
レッシュスーパーブロック固定長部のデータが存在して
いた場合、コントロール回路100によりデマルチプレ
クサ101はスイッチ103側に切り換わり、リフレッ
シュスーパーブロック固定長部のデータは端子105に
出力される。この時、スイッチ103の出力は、可変長
符号復号回路97で復号されコントロール回路100に
入力される。コントロール回路100では、図10のよ
うにリフレッシュスーパーブロックの固定長部のデータ
より復号可能なデータを検出し、以降の復号不可能なデ
ータの代りに、ゼロコード発生回路104からのゼロコ
ードをデマルチプレクサ101を切り換えることにより
付加する。
レッシュスーパーブロック固定長部のデータが存在して
いた場合、コントロール回路100によりデマルチプレ
クサ101はスイッチ103側に切り換わり、リフレッ
シュスーパーブロック固定長部のデータは端子105に
出力される。この時、スイッチ103の出力は、可変長
符号復号回路97で復号されコントロール回路100に
入力される。コントロール回路100では、図10のよ
うにリフレッシュスーパーブロックの固定長部のデータ
より復号可能なデータを検出し、以降の復号不可能なデ
ータの代りに、ゼロコード発生回路104からのゼロコ
ードをデマルチプレクサ101を切り換えることにより
付加する。
【0057】これにより可変速再生時には、高域データ
が制限されたリフレッシュスーパーブロックが次段に伝
送されることになる。
が制限されたリフレッシュスーパーブロックが次段に伝
送されることになる。
【0058】図1に戻って、以上のようにフォーマット
逆変換回路36で処理されたデータは、データ復元回路
37により圧縮されたデータの復元処理を行う。
逆変換回路36で処理されたデータは、データ復元回路
37により圧縮されたデータの復元処理を行う。
【0059】図11(a)にデータ復元回路37のブロ
ック図を示す。
ック図を示す。
【0060】復元処理には、イントラ処理とインター処
理があり、まず、イントラ処理について説明する。
理があり、まず、イントラ処理について説明する。
【0061】端子110から入力したデータは、バッフ
ァ回路111に一旦蓄えられ、1フレーム分のデータ単
位で読み出される。読み出されたデータは、可変長符号
復号回路112で可変長符号を復号され、次に逆量子化
回路113で逆量子化を行った後、逆DCT回路114
で周波数領域で表現されたデータを空間領域のデータに
戻す。イントラ処理では、スイッチ118はオフ状態に
なっていて、逆DCT回路114の出力は、加算回路1
15を通り(スイッチ118はオフ状態なので逆DCT
回路114の出力には何も加算されない)、端子119
に出力される。同時に加算回路115の出力は、1フレ
ーム遅延回路116で1フレーム分遅延され、端子11
0からの動き情報により動き補償回路117で動き補償
が行われ、インター処理データ復元用の予測データが作
られる。
ァ回路111に一旦蓄えられ、1フレーム分のデータ単
位で読み出される。読み出されたデータは、可変長符号
復号回路112で可変長符号を復号され、次に逆量子化
回路113で逆量子化を行った後、逆DCT回路114
で周波数領域で表現されたデータを空間領域のデータに
戻す。イントラ処理では、スイッチ118はオフ状態に
なっていて、逆DCT回路114の出力は、加算回路1
15を通り(スイッチ118はオフ状態なので逆DCT
回路114の出力には何も加算されない)、端子119
に出力される。同時に加算回路115の出力は、1フレ
ーム遅延回路116で1フレーム分遅延され、端子11
0からの動き情報により動き補償回路117で動き補償
が行われ、インター処理データ復元用の予測データが作
られる。
【0062】インター処理では、逆DCT回路114ま
ではイントラ処理と同様の処理が行われる。インター処
理ではスイッチ118はオン状態になっていて、加算回
路115で逆DCT回路114からのデータに動き補償
回路117からの予測データを加算することにより、デ
ータの復元が行われ端子119に出力される。復元され
たデータは1フレーム遅延回路116に入力し、以下イ
ントラ処理と同様にインター処理データ復元用の予測デ
ータが作られる。
ではイントラ処理と同様の処理が行われる。インター処
理ではスイッチ118はオン状態になっていて、加算回
路115で逆DCT回路114からのデータに動き補償
回路117からの予測データを加算することにより、デ
ータの復元が行われ端子119に出力される。復元され
たデータは1フレーム遅延回路116に入力し、以下イ
ントラ処理と同様にインター処理データ復元用の予測デ
ータが作られる。
【0063】図1に戻り、データ復元回路37で復元さ
れたデータは、ポストプロセッサ38により、1系統の
Y、U、V多重信号から3系統のR、G、B信号に変換
され、端子23、24、25に出力する。図11(b)
にポストプロセッサ38のブロック図を示す。
れたデータは、ポストプロセッサ38により、1系統の
Y、U、V多重信号から3系統のR、G、B信号に変換
され、端子23、24、25に出力する。図11(b)
にポストプロセッサ38のブロック図を示す。
【0064】端子51から入力したY、U、Vの多重信
号はデマルチプレクサ52でY、U、Vの3系統に分離
される。U、Vは補間回路53,54で水平方向に1/
4,垂直方向に1/2に間引かれた画素を補間によって
復元する。
号はデマルチプレクサ52でY、U、Vの3系統に分離
される。U、Vは補間回路53,54で水平方向に1/
4,垂直方向に1/2に間引かれた画素を補間によって
復元する。
【0065】補間されたU、VそしてYは逆マトリック
ス変換回路55でY、U、VからR、G、Bにマトリッ
クス変換される。マトリックス変換されたR、G、B信
号はD/A変換回路56、57、58でディジタル信号
からアナログ信号に変換され、端子59、60、61に
出力される。
ス変換回路55でY、U、VからR、G、Bにマトリッ
クス変換される。マトリックス変換されたR、G、B信
号はD/A変換回路56、57、58でディジタル信号
からアナログ信号に変換され、端子59、60、61に
出力される。
【0066】本実施例のVTRでは例えば記録トラック
4本で1データフレームを構成しており、各セグメント
に記録されるデータは図12(b)のような構造のデー
タストリームを図12(a)のようなフォーマットでテ
ープ上に記録を行う。ヘッダ+リフレッシュブロック固
定長部(A)を2分割とし、セグメント1のテープ下端
側とセグメント4のテープ上端側に配置する(図12
(a)、A(1)、A(2))。
4本で1データフレームを構成しており、各セグメント
に記録されるデータは図12(b)のような構造のデー
タストリームを図12(a)のようなフォーマットでテ
ープ上に記録を行う。ヘッダ+リフレッシュブロック固
定長部(A)を2分割とし、セグメント1のテープ下端
側とセグメント4のテープ上端側に配置する(図12
(a)、A(1)、A(2))。
【0067】次に、リフレッシュブロックの残りの部分
を2分割し(B)、一方をセグメント1のA(1) に続い
て配置していく。セグメント1の領域をオーバーした場
合は、オーバーフロー分をセグメント2のテープ下端側
から配置する(図12(a) 、B(1) )。もう一方は、セ
グメント4のA(2) に続いてテープ上端側から下端側へ
配置していく。セグメント4の領域をオーバーした場合
は、オーバーフロー分をセグメント3のテープ上端側か
ら配置する(図12(a)、B(2) )。残りの領域にはリ
フレッシュブロック以外のデータを配置する(図12
(a)、C)。
を2分割し(B)、一方をセグメント1のA(1) に続い
て配置していく。セグメント1の領域をオーバーした場
合は、オーバーフロー分をセグメント2のテープ下端側
から配置する(図12(a) 、B(1) )。もう一方は、セ
グメント4のA(2) に続いてテープ上端側から下端側へ
配置していく。セグメント4の領域をオーバーした場合
は、オーバーフロー分をセグメント3のテープ上端側か
ら配置する(図12(a)、B(2) )。残りの領域にはリ
フレッシュブロック以外のデータを配置する(図12
(a)、C)。
【0068】このようにして記録されたテープ上のデー
タ配置を図13に示す。
タ配置を図13に示す。
【0069】また、このようなテープフォーマット上を
+4倍速再生した時の磁気ヘッドのトレースパターンを
図14に示す。
+4倍速再生した時の磁気ヘッドのトレースパターンを
図14に示す。
【0070】+4倍速では、セグメント1、4に配置さ
れたリフレッシュスーパーブロックの固定長部上を磁気
ヘッドはトレースし、図15に示すように再生可能なエ
ンベロープ中には必ずリフレッシュスーパーブロック固
定長部が含まれている。なぜなら、リフレッシュブロッ
ク固定長部のデータは映像信号1フレーム分につき、4
×60 × 13 × 10 =33600ビットにな
り、 但し 4×60は1画面のリフレッシュスーパーブロッ
ク数 13は固定長ビット数 10は1スーパーブロック内のブロック数 また、ここで使用した情報圧縮システム(図19)は、
1フレーム分の容量のバッファ回路7を持っているの
で、VTRのデータフレーム内には高々2フレーム分の
映像信号しか含まれない。
れたリフレッシュスーパーブロックの固定長部上を磁気
ヘッドはトレースし、図15に示すように再生可能なエ
ンベロープ中には必ずリフレッシュスーパーブロック固
定長部が含まれている。なぜなら、リフレッシュブロッ
ク固定長部のデータは映像信号1フレーム分につき、4
×60 × 13 × 10 =33600ビットにな
り、 但し 4×60は1画面のリフレッシュスーパーブロッ
ク数 13は固定長ビット数 10は1スーパーブロック内のブロック数 また、ここで使用した情報圧縮システム(図19)は、
1フレーム分の容量のバッファ回路7を持っているの
で、VTRのデータフレーム内には高々2フレーム分の
映像信号しか含まれない。
【0071】よって最大33600(ビット)×2(フ
レーム)÷8(ビット)=8400(バイト)の固定長
部があると考えれば、1トラックに占めるリフレッシュ
スーパーブロック固定長部の長さが1トラック全体の [(8400/2)/{84×(5×62+30}]×100=15% (8400/2)は1トラックに記録される固定長部 {84×(5×62+30}は1トラックの総データ量 以下になるからである。
レーム)÷8(ビット)=8400(バイト)の固定長
部があると考えれば、1トラックに占めるリフレッシュ
スーパーブロック固定長部の長さが1トラック全体の [(8400/2)/{84×(5×62+30}]×100=15% (8400/2)は1トラックに記録される固定長部 {84×(5×62+30}は1トラックの総データ量 以下になるからである。
【0072】よって+4倍速再生では、テープ上に記録
されているリフレッシュスーパーブロック固定長部が全
て再生できるため、画像の解像度は低下するが、画面再
生率は、最大とすることができる。
されているリフレッシュスーパーブロック固定長部が全
て再生できるため、画像の解像度は低下するが、画面再
生率は、最大とすることができる。
【0073】また、リフレッシュスーパーブロック固定
長部を図16に示すように1ブロック当り2つとり(リ
フレッシュスーパーブロック固定長1,2)、テープ上
には図17のようにリフレッシュスーパーブロック固定
長部データを順に並べて配置することによって、+4倍
速では、低周波データを含むリフレッシュスーパーブロ
ック固定長部データ1で画面を再生し、図18に示すよ
うな+2倍速再生では、連続して再生できたリフレッシ
ュスーパーブロック固定長部データ1と2をつなげて処
理することにより、固定長部データ1よりも多くの可変
長符号が復号することができるようになるため、+4倍
速再生よりも再生画像の解像度を向上させることができ
る。
長部を図16に示すように1ブロック当り2つとり(リ
フレッシュスーパーブロック固定長1,2)、テープ上
には図17のようにリフレッシュスーパーブロック固定
長部データを順に並べて配置することによって、+4倍
速では、低周波データを含むリフレッシュスーパーブロ
ック固定長部データ1で画面を再生し、図18に示すよ
うな+2倍速再生では、連続して再生できたリフレッシ
ュスーパーブロック固定長部データ1と2をつなげて処
理することにより、固定長部データ1よりも多くの可変
長符号が復号することができるようになるため、+4倍
速再生よりも再生画像の解像度を向上させることができ
る。
【0074】
【発明の効果】以上詳述したようにこの発明によれば、
可変速再生を行った場合でも、画面再生率を低下させる
ことなく、良好な画面表示を行ない得る極めて良好な記
録再生装置を提供することができる。
可変速再生を行った場合でも、画面再生率を低下させる
ことなく、良好な画面表示を行ない得る極めて良好な記
録再生装置を提供することができる。
【図1】この発明の一実施例を示す構成図。
【図2】図1のプリプロセッサ及びフォーマット変換回
路の構成例を示す図。
路の構成例を示す図。
【図3】フォーマット変換回路の動作を説明するための
図。
図。
【図4】同じくフォーマット変換回路の動作を説明する
ための図。
ための図。
【図5】同じくフォーマット変換回路の動作を説明する
ための図。
ための図。
【図6】この発明により得られたデータフォーマットの
例を示す図。
例を示す図。
【図7】図1のフォーマット逆変換回路の構成例を示す
図。
図。
【図8】フォーマット逆変換回路の動作を説明するため
の図。
の図。
【図9】リフレッシュスーパーブロックの合成処理を説
明するための図。
明するための図。
【図10】再生されたブロックデータの処理を説明する
ための図。
ための図。
【図11】データ復元回路及びポストプロセッサの構成
例を示す図。
例を示す図。
【図12】この発明によるテープ上のデータフレーム及
びフォーマット変換後のデータストリームを示す図。
びフォーマット変換後のデータストリームを示す図。
【図13】この発明のシステムにより得られたテープ上
のデータ配置例を示す図。
のデータ配置例を示す図。
【図14】この発明のシステムが4倍速再生を行う時の
トレースパターンの説明図。
トレースパターンの説明図。
【図15】同じく4倍速再生時に得られる再生データを
示す図。
示す図。
【図16】この発明の他の実施例によるブロック構成例
を示す図。
を示す図。
【図17】図16のブロック構成によるテープ上のデー
タ配置を示す図。
タ配置を示す図。
【図18】図17のデータ配置のテープを2倍速再生し
た時のトレースパターンを示す図。
た時のトレースパターンを示す図。
【図19】情報圧縮システムの基本構成説明図。
【図20】情報圧縮システムにおいて行われう離散コサ
イン変換原理の説明図。
イン変換原理の説明図。
【図21】量子化処理において実行されるジグザグスキ
ャンの説明図。
ャンの説明図。
【図22】スーパーブロックの構成を示す図。
【図23】マクロブロックによる画面構成とマクロブロ
ックの構造を示す図。
ックの構造を示す図。
【図24】マクロブロックにおけるデータリフレッシュ
経過を示す図。
経過を示す図。
【図25】データリフレッシュの画面上巡回状況を示す
図。
図。
【図26】VTRにおける可変速再生時のトレースパタ
ーン例を示す図。
ーン例を示す図。
【図27】可変速再生時の再生出力エンベロープの例を
示す図。
示す図。
【符号の説明】 26…プリプロセッサ、27…データ圧縮回路、28…
フォーマット変換回路、29…誤り訂正回路、30…チ
ャンネルコーディング回路、31…スイッチ、32A、
32B…磁気ヘッド、33…磁気テープ、34…データ
識別回路、35…誤り訂正回路、36…フォーマット逆
変換回路、37…データ復元回路、38…ポストプロセ
ッサ。
フォーマット変換回路、29…誤り訂正回路、30…チ
ャンネルコーディング回路、31…スイッチ、32A、
32B…磁気ヘッド、33…磁気テープ、34…データ
識別回路、35…誤り訂正回路、36…フォーマット逆
変換回路、37…データ復元回路、38…ポストプロセ
ッサ。
Claims (3)
- 【請求項1】 1つの画面を複数のブロックに分け、そ
れぞれのブロック毎に周波数領域で表現された画像信号
を、上記ブロック毎に直流成分から高周波成分へ順に可
変長符号を用いて情報圧縮を行い、上記の情報圧縮され
た信号を記録再生する記録再生装置において、 各ブロック毎に上記情報圧縮された信号の先頭から、可
変長符号のコードブック中での最長符号語長以上の長さ
の信号を取り出してつなぎ、画像信号の低域成分を固定
長データで現した階層信号をつくる手段と、 前記階層信号を記録媒体の規定位置に記録する手段とを
具備したことを特徴とする記録再生装置。 - 【請求項2】 1つの画面を複数のブロックに分け、そ
れぞれのブロック毎に周波数領域で表現された画像信号
を、上記ブロック毎に直流成分から高周波成分へ順に可
変長符号を用いて情報圧縮を行い、上記の情報圧縮され
た信号を記録再生する記録再生装置において、 各ブロック毎に上記情報圧縮された信号の先頭から、可
変長符号のコードブック中での最長符号語長以上の長さ
の信号を取り出してつなぎ、画像信号の低域成分を固定
長データで現した階層信号をつくる手段と、 前記階層信号を記録媒体の規定位置に記録する手段と、 記録信号を再生する際、少なくとも上記記録媒体の規定
位置に記録した低域成分を示す信号階層を再生する手段
と、 前記再生された信号階層のブロック毎の信号より復号で
きる可変長符号のみを復号し、それ以降の復号できなか
った可変長符号をすべてゼロとみなし、画像信号を復元
する手段とを具備したことを特徴とする記録再生装置。 - 【請求項3】 前記階層信号をつくる手段は、 各ブロック毎に上記情報圧縮された信号の先頭から、可
変長符号のコードブック中での最長符号語長と同じ固定
長の信号を取り出す場合、当該先頭から複数個取り出し
て画像信号を複数階層に分ける手段を有したことを特徴
とする請求項1記載の記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5070445A JPH06284376A (ja) | 1993-03-29 | 1993-03-29 | 記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5070445A JPH06284376A (ja) | 1993-03-29 | 1993-03-29 | 記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06284376A true JPH06284376A (ja) | 1994-10-07 |
Family
ID=13431708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5070445A Pending JPH06284376A (ja) | 1993-03-29 | 1993-03-29 | 記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06284376A (ja) |
-
1993
- 1993-03-29 JP JP5070445A patent/JPH06284376A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177383B2 (ja) | デジタルvcrのトリックプレイモードを容易にする機能を備えた高精細度テレビ受信装置 | |
| KR970007530B1 (ko) | 대역 압축 신호 처리 장치 | |
| JPH04358486A (ja) | 高能率符号化信号処理装置 | |
| JPH05234260A (ja) | ディジタルvtr | |
| JPH10191259A (ja) | Mpegビデオの反転再生方法 | |
| JP3147792B2 (ja) | 高速再生のためのビデオデータの復号化方法及びその装置 | |
| US5291283A (en) | Decoding apparatus of a compressed digital video signal | |
| US5532837A (en) | Digital video signal processing apparatus | |
| EP0632653B1 (en) | Digital high definition video recorder having high definition display in trick-play modes | |
| US6498896B1 (en) | Recording apparatus able to control the recording of compressed image pictures so that pictures which are necessary to restore the last pictures are recorded | |
| JP3163699B2 (ja) | 画像記録装置 | |
| JP2989417B2 (ja) | デジタル情報再生装置 | |
| JP3235917B2 (ja) | 画像記録再生装置 | |
| JP3034172B2 (ja) | 画像データ記録再生装置 | |
| JP2957340B2 (ja) | ディジタル録画装置 | |
| JPH06284376A (ja) | 記録再生装置 | |
| US6233281B1 (en) | Video signal processing apparatus, and video signal processing method | |
| JP3163700B2 (ja) | 画像記録装置 | |
| JP3849305B2 (ja) | 画像信号再生装置及び方法 | |
| JP3105046B2 (ja) | 記録再生装置 | |
| JP4069823B2 (ja) | 特殊再生用データ作成装置 | |
| KR0165328B1 (ko) | 장시간 기록 재생이 가능한 디지탈 기록 장치 및 방법 | |
| JP3624435B2 (ja) | 情報再生装置及び方法 | |
| JPH07162805A (ja) | 圧縮画像用特殊再生装置 | |
| JP3506507B2 (ja) | ディジタル映像信号記録再生装置およびディジタル映像信号再生装置 |