JPH0628841A - 化学反応を利用した記憶素子 - Google Patents

化学反応を利用した記憶素子

Info

Publication number
JPH0628841A
JPH0628841A JP4180927A JP18092792A JPH0628841A JP H0628841 A JPH0628841 A JP H0628841A JP 4180927 A JP4180927 A JP 4180927A JP 18092792 A JP18092792 A JP 18092792A JP H0628841 A JPH0628841 A JP H0628841A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
current
electrolyte
electrolyte layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4180927A
Other languages
English (en)
Inventor
Makoto Yano
誠 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP4180927A priority Critical patent/JPH0628841A/ja
Publication of JPH0628841A publication Critical patent/JPH0628841A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/15Current-voltage curve

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【目的】 電子計算機、ワードプロセッサー、ゲームカ
ートリッジ等に用いられる不揮発性でかつ書き直しの可
能な記憶素子を得ることを目的とする。 【構成】 一対の電極及びその間にありかつ双方の電極
と接している電解質層よりなり、電気的性質の変化を伴
う電気化学反応によって記録を行うことを特徴とする化
学反応を利用した記憶素子である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子計算機、ワードプ
ロセッサー、ゲームカートリッジ等に用いられる不揮発
性でかつ書き直しの可能な記憶素子に関するものであ
る。
【0002】
【従来の技術】従来、コンピュータの記憶素子として、
磁気テープ、磁気ディスク、コンパクトディスク、光デ
ィスク等様々なものが利用されてきたが、半導体を利用
したものとしてはROM(Read only memory),RAM(Ra
ndom access memory)などがある。これらのメモリーは
動作が速く、また小型化が可能なため幅広く使用されて
いるが、コンピュータの高性能化に伴い、その集積度の
向上が強く要求されている。この為には加工サイズの極
小化が必要であり、X線や電子線による加工や縮小投影
等の技術の進歩により、加工精度はミクロンよりサブミ
クロンのオーダーまで小さくなり、数十メガビットとい
ったメモリーも試作され、販売されるようになった。
【0003】しかしながら、このような微細化による構
造単位の縮小も、記憶素子が一定のキャパシタンスを持
つ必要があるため、限界に近づいている。これらの素子
はMOS−FETが基本構造になっているが、このよう
な構造にとらわれず集積化、微細化を計る方法としてバ
イオチップ等が提案されているものの、まだ検討の域を
出ていない(例えば「化学技術者のための超LSI技術入
門」化学工学協会編,培風館(1989))。
【0004】
【発明が解決しようとする課題】MOS−FETによる
記憶素子は高速性、サイズ、操作性などのバランスに優
れ、幅広い分野にわたって使用されているが、上述のよ
うにその性能は限界に近づいている。また、RAMは書
き換えは容易であるが、電源を切ると記憶内容が消失
し、またROMは記憶内容の消失はないが、書き換えが
できなかったり、できても、内容を一度に消去してから
でないと可能でないものが多い。更に、完全に書き換え
の可能なものは、回路が複雑になりサイズが大きくなる
などの問題があった。
【0005】本発明は、MOS−FETを用いた記憶素
子の持つこれらの欠点を無くし、小さなサイズの簡単な
構造を持ち、しかも書き換え可能な記憶素子を提供する
ことにある。
【0006】
【課題を解決するための手段】本発明の記憶素子の特徴
は、素子の化学的な変化により記憶を行なうことであ
る。この化学変化は電流により引き起こされる電気化学
的変化であり、例えば、金属の析出や溶解、電解酸化ま
たは還元による膜の科学的変化、電解質中の溶質の電気
分解による電解質濃度の変化などがあげられる。
【0007】これらの化学変化は逆に電極や電解質また
はこれらの界面の電導性や界面電圧などの電気的性質の
変化を招き、これらを測定することにより記録の読み出
しを行なうことができる。
【0008】一対の電極は金属、半導体などでできてお
り、その中で一方の電極は金属、他方の電極は半導体が
好ましい。金属電極としては金、銀、銅、アルミニウ
ム、白金などが使用できるが、常温での安定性やイオン
化のし易さなどより、銀、銅が好ましい。また、半導体
電極としてはシリコン、ガリウム砒素、ゲルマニウムな
どをあげることができる。もちろん、この金属−半導体
の組合せのほかにも半導体−半導体の組合せや、金属−
金属の組合せも考えられる。後者はたとえばアルミニウ
ムのように電解により絶縁性の被膜ができるものを組み
合わせることにより、絶縁膜の有無による導電性の変化
を利用して記録の読み出しを行なうことができる。
【0009】電解質は、素子の安定性のために流動性の
ない状態となっている。このような電解質としては、た
とえば、i)ポリチオフェンやポリピロールのような電解
重合により生成するポリマー、ii)ポリオキシエチレン
等の高分子のマトリックス中に低分子塩を分散させた
系、iii)ヨウ化銀−ほう酸銀系ガラスのような超イオ
ン電導材料などが挙げられる。
【0010】上記i)の電解質ポリマーとしてはポリチオ
フェン、ポリピロールのほか、ポリ3−アルキルチオフ
ェン、ポリパラフェニレン、ポリアセチレン、ポリベン
ゾチオフェン、ポリフェニレンビニレン、ポリオキサジ
アゾール等、及びこれらの共重合体などが挙げられる。
【0011】ii)のポリマーマトリックスとしては、ポ
リオキシエチレンの他にポリプロピレングリコール等の
ポリアルキレングリコール、ポリエチレンイミン、ポリ
エチレンスルフィド、ポリプロピレンスルフィド、ポリ
テトラメチレンスルフィド及びこれらのモノマー同士の
共重合体やこれらの他のモノマーとの共重合体などが挙
げられる。
【0012】更に、iii)の超イオン電導性材料として
は、AgI−Ag2O−B23,AgI−Ag427,A
gBr−Ag2O−B23,AgCl−Ag2O−B
23,RbAg45系のガラスなどを挙げることができ
る。
【0013】これらのいずれの場合にも、電解質中のイ
オンは、電極での電気化学反応に関与するイオンを含ん
でいなければならない。たとえば金属析出の場合であれ
ば、析出する金属イオン、絶縁膜形成の酸化反応であれ
ば、OH~,ClO2~のような酸素を含むイオンである。
上記の電解質のうちi)の電解質ポリマーは電極反応を使
用できるために作製が容易である。ii)のポリマーマト
リックスの場合は比較的自由にイオンが選べる利点があ
る。また、iii)の超イオン電導性ガラスは安定性、信頼
性において優れている。
【0014】基板としては、シリコン、セラミックなど
通常の半導体に用いられている様々なものを用いること
ができる。
【0015】本発明の記憶素子に用いる絶縁膜として
は、酸化珪素、窒化珪素などの無機膜が絶縁性や作製の
容易さの点で好ましいが、これらの他にポリイミド膜等
の有機膜を用いることができる。この絶縁膜は必須のも
のではなく、電解質層を十分大きくとり、電極間の接触
を防ぐことにより絶縁膜をなくすることができる。
【0016】
【作用】本発明の記憶素子は基本的に一対の電極とその
間に存在する電解質層で構成されるため複雑なパターン
を必要とせず、従来の素子に比べ一層の微細化が可能で
ある。
【0017】このように、記憶素子を複合化、微小化す
ることにより、電極、電解質共に微小化され、わずかの
電流で記憶の読み出しに必要な化学変化を引き起こすこ
とができるようになり、書き込み時間を短縮することが
可能となる。またこれらの化学変化は、逆の電流を流す
ことにより元に戻る可逆性の反応が多く、このためこれ
らの素子は記憶内容を書き換えることが可能となる。
【0018】また、このような記憶は化学的変化によっ
てなされるため電源を切っても内容は消えず、電極の酸
化防止などの適切な処置を取れば半永久的に保存するこ
とが可能である。
【0019】これらの素子の欠点としては書き込みに
時間がかかること、読み出しの際の電流により記憶内
容の変質の恐れのあること、他の素子を迂回して電流
が流れる可能性があること、等が挙げられる。しかし、
これらのうちについては前述の如く、素子の微細化に
より改善されるし、また書き込みに少々の時間を要して
も、読み出しのほうは化学変化が無視できるほどの微小
電流のほうが好ましいので、高速の読み出しが可能であ
り、このような特性を生かして帳簿や辞典のような書き
換えの頻度が少ないが、読み出しの頻度の多い用途に適
している。
【0020】については書き込み電流と読み出し電流
の比を小さくすることによって確率を小さくすることは
できるが、長時間の使用では万全ではない。これは読み
出しの後、それと同じ大きさの逆の電流を流すことによ
り防止できるようになる。また、の迂回電流について
は、電極の片方にダイオードを入れ逆の電流を遮断する
ことにより無くすることができる。
【0021】先に述べたように、この素子に利用できる
反応は様々であり、これらのいずれもが利用可能である
が、これらのなかで半導体電極への金属の析出反応がも
っとも適している。それはごく微量の金属析出によりそ
の電導性が大きく変化するだけでなく、金属の析出しな
い状態でも一方向への電導性は確保されているため、金
属析出反応を無理なく行うことが可能で、したがって書
き込み、読み出しを容易に安定して行なうことができる
ためである。
【0022】以下実施例はこの反応にしたがって記述す
るが、本発明は必ずしもこれに限定されるものではな
く、前述のような他の様々な反応を利用しても同様の目
的が達せられることは言うまでもない。
【0023】
【実施例】図1及び図2に記憶素子の典型的な構造を示
す。図中電極1はビット線、電極2はワード線であり、
両者の間には絶縁膜3と電解質層4が存在している。そ
して、電極1と電極2はそれぞれ電解質層4と接してい
る。絶縁膜3はこの素子以外のところで両電極の接触を
防ぐためのものであり、電極2は基板6に取り付けられ
ている。電極2と電解質層4の間には電解により生成し
た析出金属層5があり、この析出金属層5は逆の電流を
流すことにより電解質層4中に溶解するか、電極1側に
移動する。この金属の有無が、0または1に対応し、両
電極間の導通の有無でその内容を読み取ることができ
る。
【0024】もちろんデバイスとしてはこれらの素子の
ほかに、様々なI/Oセレクタ、ローデューダ、クロッ
クジェネレータ、カラムデューダ等があることは通常の
半導体メモリーと同じであり、これらの基本的構成例
は、I/Oセレクタ、センスアップ、ローデューダ、カ
ラムデューダ、クロックジェネレータと本発明の記憶素
子集合体の組合せのようなものである。
【0025】図3と図4に示した記憶素子は、個々の電
解質層4を相互に接触しない程度に大きくして、図1、
2に示す絶縁膜3を省略したものである。この場合は、
電解質層4の厚みによって両電極1、2間に空間ができ
て相互の絶縁性を確保することになる。
【0026】次にこれらの素子の作製法の例を述べる。
もちろん、これらは一例であり、本発明は以下の記載に
限定されるものではない。
【0027】図5及び図6は作製の手順を示すものであ
り、図5は図1のA−A断面で、図6は図1のB−Bに
おける断面である。これらの図のi)の如く、基板6上に
一方の電極2を形成する。この形成の手順は蒸着、スパ
ッタリングやCVDによる形成でも構わないし、また基
板6に半導体を用いる場合にはフォトリソグラフィーに
よりパシベーション膜を形成した後にドープ剤を拡散す
るか、もしくは直接イオン打ちこみによって電極を形成
してもよい。
【0028】次に、ii)の如く全体に絶縁膜3を形成
し、素子の部分に穴を開ける。もちろんこの工程を省く
ことができることは前にも述べた通りである。絶縁膜3
の形成はCVD、スパッタリングによってもよいし、熱
酸化や湿式酸化などの酸化反応によってもよい。また有
機膜の場合、塗布や塗布後光重合や架橋により形成する
ことができる。そしてこの穴の部分全体を覆うように、
iii)の如く電解質層4を形成する。これにはスパッタリ
ングや溶融物を均一に塗布した後にフォトリソグラフィ
ーによりエッチングして形成する方法、もしくは二重結
合など重合性の基を有するポリエーテルをイオン電解質
を含んだ状態で塗布し、光や電子線等により架橋した
後、未架橋部分を溶剤で洗い落とす方法等により可能で
ある。また、電解重合によっても形成することができ
る。この場合は重合物は電極の回りに析出するので、フ
ォトリソグラフィーなどを用いることなしにパターニン
グが可能である利点を有する。
【0029】そして最後にこの電解質層4をつなぐよう
にして、iv)の如く電極1を形成することにより素子は
完成する。電極1の形成は通常、蒸着もしくはスパッタ
リングにより行われる。このほか、図1に示される析出
金属層5を予め蒸着などにより形成しておくこともでき
る。この場合は、電気化学反応にて金属層を溶解するこ
とにより電気特性の変化が起こる。
【0030】以上に述べた方法で素子を製造する際、本
工程前、工程中もしくは本工程後のいずれの段階にでも
適当な時期に、これらの素子を作動させるためのクロッ
ク、セレクタ、カラムデューダ等の付属回路を作成する
ことができる。これらは一般的には図5又は図6に示し
たii)の絶縁膜形成工程の前に行われる。
【0031】こうして出来たチップは他の素子と同様に
してダイシング、ボンディング、パッケージングを行っ
て組み立てられる。これらについては、通常の半導体と
同様に従来の技術をもって行うことが可能である。ただ
し、電解質の耐熱性の低い場合はパッケージングに用い
る樹脂に流動性の高いものを用いて低温で硬化させる必
要がある。
【0032】次に、このようにして作製されたチップの
使用例として、電極2がpドープされたシリコン電極、
電解質層4の電解質が硝酸銀を含む架橋ポリエーテル、
電極1が銀電極の場合について述べる。このような素子
において、電極1と電極2間の電圧V12とその間に流れ
る電流I12の関係は図7の実線のようになる。すなわ
ち、電極1の方に正の電極を加えると電流が流れ、金属
イオン(Ag+)が電極2でAgとなって析出してくる。
しかし、電極2の方に正の電圧がかかっても電流はほと
んど流れない。そして僅かに流れた場合でも、電極2の
表面に酸化珪素の膜が生成するため電流は時間と共に流
れなくなる。ところが、この状態でV12に正の電圧をか
け電流を流すと電極2の表面には金属銀が析出し、電圧
−電流の関係は点線のようになる。この状態で電極2に
正の電圧を加えると電流が流れる。従って電極2に正の
電圧を加えて電流をチェックすることにより、記憶の内
容を取り出すことができる。いったん析出した金属銀は
逆の電流、すなわち電極1より電極2へ電流を流すこと
により電解質中に溶解し、さらには電極1の表面に析出
する。すべての銀が電極2の表面より溶解すると、電圧
−電流の関係は図7の実線のように戻る。従って、この
素子は記憶の内容を書き込むことも消去することも可能
である。しかしながら、内容を読むとき、電極2より電
極1へ電流が流れるため、微量であっても電極2の表面
の銀は少しずつ溶解する。溶解が度重なれば、電極2の
表面の記憶内容が消えてしまうことになるので、これを
避けるためには読み出しを行った後、逆の電流を流して
状態を元に戻しておけばよい。こうすれば、記憶の内容
を半永久的に保存することができる。
【0033】図7のように、電気的特性が変化するのに
充分な、すなわち書き込みに必要な電流量は、電極1の
面積に比例する。従って、この素子は集積度が増し、電
極表面が小さくなるほど有利となる。書き込み電流量は
読み出しの電流量より大きい必要があり、少なくとも読
み出し電流量の2倍、通常は10倍以上取ることが動作の
正確性を確保するために望ましい。読み出しに要する電
流量は、書き込みのときほど大きく取る必要はなく、こ
のためこの素子は書き込みに比べて読み出しが頻繁な用
途に適している。
【0034】また、多くの素子が格子上に配置されてい
る場合、もし、その素子がONの状態になっていなくと
も、他の素子を迂回して電流が流れることがある。例え
ば、図8(a)において、P11がOFFの状態になってい
ても他の素子がONの状態になっていれば、b1とa1
間に電圧を加えたときb1⇒P21⇒a2⇒P22⇒b2⇒P
12⇒a1の順に電流が流れ、ONの状態と区別がつかな
くなる。これを防ぐためには、図9の如く電極2の面に
pnの接合を作ってツェナーダイオードを形成し、図8
(b)のようにすればよい。図9はダイオードのある記憶
素子の一例であり、ここで半導体層7は半導体電極2と
反対の極性を有するもので、ここではp型半導体を示
す。このダイオードは書き込みの場合に流れる電流が消
去のときと逆であるので、ある一定の値以上では逆方向
にも電流が流れるツェナーダイオードにする必要があ
る。もちろん、電極2の電極面を多層構造にして、電極
とダイオードを分離しても構わないし、また電極1の方
にダイオードを形成させても構わない。
【0035】実際に2×2の計4個の電極2の面が100
μ×100μの断面積を持つ図1の如き記憶素子集合体を
作製し、各記憶素子に5μAsecの電流を通じ銀を析出
させたとき、明らかに各素子間の抵抗値変化を区別する
ことができた。
【0036】
【発明の効果】本発明の記憶素子は、構造が簡単で、集
積度の高い記憶装置を提供できるのみでなく、電源を切
断してもその記憶内容を保持できる。また、その記憶内
容は磁気に対して安定であり、高速での読み出しが可能
である。
【図面の簡単な説明】
【図1】記憶素子の一例を示す部分拡大平面図である。
【図2】図1のA−A断面図である。
【図3】記憶素子の他の例を示す部分拡大平面図であ
る。
【図4】図3中B−B断面図である。
【図5】記憶素子の作製の一例を示す図1A−A断面図
であり、i)〜iv)はその順序を示す。
【図6】記憶素子の作製の一例を示す図1B−B断面図
であり、i)〜iv)はその順序を示す。
【図7】記憶素子において金属が析出している場合(点
線)及び析出していない場合(実線)の電圧−電流特性を
示すグラフである。
【図8】記憶素子のダイオードのない場合(a)と、ある
場合(b)の回路図である。
【図9】ダイオードのある本発明の一例を示す断面図で
ある。
【符号の説明】
1 電極 2 電極 3 絶縁膜 4 電解質層 5 析出金属層 6 基板 7 半導体層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 一対の電極及びその間にありかつ双方の
    電極と接している電解質層よりなり、電気的性質の変化
    を伴う電気化学反応によって記録を行うことを特徴とす
    る化学反応を利用した記憶素子。
  2. 【請求項2】 電気化学的反応が半導体電極への金属の
    析出で、電気的性質の変化が電気電導度の変化であるこ
    とを特徴とする請求項1記載の化学反応を利用した記憶
    素子。
JP4180927A 1992-07-08 1992-07-08 化学反応を利用した記憶素子 Pending JPH0628841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4180927A JPH0628841A (ja) 1992-07-08 1992-07-08 化学反応を利用した記憶素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4180927A JPH0628841A (ja) 1992-07-08 1992-07-08 化学反応を利用した記憶素子

Publications (1)

Publication Number Publication Date
JPH0628841A true JPH0628841A (ja) 1994-02-04

Family

ID=16091717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4180927A Pending JPH0628841A (ja) 1992-07-08 1992-07-08 化学反応を利用した記憶素子

Country Status (1)

Country Link
JP (1) JPH0628841A (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003094227A1 (fr) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Dispositif de commutation a electrolyte solide, prediffuse programmable l'utilisant, dispositif memoire, et procede de fabrication de dispositif de commutation a electrolyte solide
WO2004084306A1 (ja) * 2003-03-20 2004-09-30 Sony Corporation 記憶素子及びこれを用いた記憶装置
JP2004342843A (ja) * 2003-05-15 2004-12-02 Sony Corp 半導体記憶素子及びこれを用いた半導体記憶装置
JP2005500682A (ja) * 2001-08-13 2005-01-06 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリセル
JPWO2003028124A1 (ja) * 2001-09-25 2005-01-13 独立行政法人 科学技術振興機構 固体電解質を用いた電気素子
WO2005017908A1 (en) * 2003-08-06 2005-02-24 Hewlett-Packard Development Company, L.P. Memory for storing information
JP2005166976A (ja) * 2003-12-03 2005-06-23 Sony Corp 記憶装置
JP2005521245A (ja) * 2002-03-14 2005-07-14 マイクロン テクノロジー インコーポレイテッド 可変抵抗材料セルの製造方法
US6922353B2 (en) 2002-07-29 2005-07-26 Hewlett-Packard Development Company, L.P. Memory for storing information
JP2006505938A (ja) * 2002-11-04 2006-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スタックされた有機メモリデバイス及びその製造及びオペレーション方法
JP2006505939A (ja) * 2002-11-04 2006-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ツェナーダイオードに類するデバイスを利用するメモリアレイのコントロール
JP2006191001A (ja) * 2004-12-07 2006-07-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006318982A (ja) * 2005-05-10 2006-11-24 Sony Corp 記憶素子及びその製造方法、エッチング方法
JP2007043111A (ja) * 2005-07-01 2007-02-15 Semiconductor Energy Lab Co Ltd 記憶装置および半導体装置
JP2007519220A (ja) * 2003-07-09 2007-07-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリデバイス及びこのデバイスの使用方法ないし製造方法
JP2007527609A (ja) * 2003-07-07 2007-09-27 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ビア開口部中に形成されるポリマーメモリデバイス
CN100378998C (zh) * 2003-03-20 2008-04-02 索尼株式会社 存储元件及使用该存储元件的储存装置
JP2009081444A (ja) * 2004-04-29 2009-04-16 Zettacore Inc 分子メモリとそのプロセスシステムおよびプロセス方法
US7531823B2 (en) 2003-01-23 2009-05-12 Nec Corporation Electron device, integrated electron device using same, and operating method using same
US7893711B2 (en) 2005-11-29 2011-02-22 Nec Corporation Program circuit, semiconductor integrated circuit, voltage application method, current application method, and comparison method
US8035096B2 (en) 2006-02-09 2011-10-11 Nec Corporation Switching device, rewritable logic integrated circuit, and memory device
US8299830B2 (en) 2007-02-23 2012-10-30 Nec Corporation Semiconductor device
JP2013138265A (ja) * 2013-04-08 2013-07-11 Nec Corp スイッチング素子
US8558211B2 (en) 2006-03-30 2013-10-15 Nec Corporation Switching element and method for manufacturing switching element
US9112146B2 (en) 2013-04-26 2015-08-18 Kabushiki Kaisha Toshiba Resistance random access memory device

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005500682A (ja) * 2001-08-13 2005-01-06 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリセル
US7875883B2 (en) 2001-09-25 2011-01-25 Japan Science And Technology Agency Electric device using solid electrolyte
JP4575664B2 (ja) * 2001-09-25 2010-11-04 独立行政法人科学技術振興機構 固体電解質を用いた電気素子
JPWO2003028124A1 (ja) * 2001-09-25 2005-01-13 独立行政法人 科学技術振興機構 固体電解質を用いた電気素子
JP2005521245A (ja) * 2002-03-14 2005-07-14 マイクロン テクノロジー インコーポレイテッド 可変抵抗材料セルの製造方法
US7750332B2 (en) 2002-04-30 2010-07-06 Japan Science And Technology Agency Solid electrolyte switching device, FPGA using same, memory device, and method for manufacturing solid electrolyte switching device
WO2003094227A1 (fr) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Dispositif de commutation a electrolyte solide, prediffuse programmable l'utilisant, dispositif memoire, et procede de fabrication de dispositif de commutation a electrolyte solide
CN100334735C (zh) * 2002-04-30 2007-08-29 独立行政法人科学技术振兴机构 固体电解质开关元件及使用其的fpga、存储元件及其制造方法
US6922353B2 (en) 2002-07-29 2005-07-26 Hewlett-Packard Development Company, L.P. Memory for storing information
JP2006505938A (ja) * 2002-11-04 2006-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スタックされた有機メモリデバイス及びその製造及びオペレーション方法
JP2006505939A (ja) * 2002-11-04 2006-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ツェナーダイオードに類するデバイスを利用するメモリアレイのコントロール
US7531823B2 (en) 2003-01-23 2009-05-12 Nec Corporation Electron device, integrated electron device using same, and operating method using same
US9564583B2 (en) 2003-03-20 2017-02-07 Sony Corporation Memory device comprising a non-phase-changing amorphous chalcogenide memory layer and a metal chalcogenide ion-source layer
WO2004084306A1 (ja) * 2003-03-20 2004-09-30 Sony Corporation 記憶素子及びこれを用いた記憶装置
CN100378998C (zh) * 2003-03-20 2008-04-02 索尼株式会社 存储元件及使用该存储元件的储存装置
JP2004342843A (ja) * 2003-05-15 2004-12-02 Sony Corp 半導体記憶素子及びこれを用いた半導体記憶装置
JP2007527609A (ja) * 2003-07-07 2007-09-27 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ビア開口部中に形成されるポリマーメモリデバイス
JP4861172B2 (ja) * 2003-07-07 2012-01-25 スパンション エルエルシー ビア開口部中にポリマーメモリデバイスを製造する方法および装置
JP2007519220A (ja) * 2003-07-09 2007-07-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリデバイス及びこのデバイスの使用方法ないし製造方法
WO2005017908A1 (en) * 2003-08-06 2005-02-24 Hewlett-Packard Development Company, L.P. Memory for storing information
JP2005166976A (ja) * 2003-12-03 2005-06-23 Sony Corp 記憶装置
KR101165838B1 (ko) * 2003-12-03 2012-07-13 소니 주식회사 기억 장치
JP2009081444A (ja) * 2004-04-29 2009-04-16 Zettacore Inc 分子メモリとそのプロセスシステムおよびプロセス方法
JP2006191001A (ja) * 2004-12-07 2006-07-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006318982A (ja) * 2005-05-10 2006-11-24 Sony Corp 記憶素子及びその製造方法、エッチング方法
JP2007043111A (ja) * 2005-07-01 2007-02-15 Semiconductor Energy Lab Co Ltd 記憶装置および半導体装置
US7893711B2 (en) 2005-11-29 2011-02-22 Nec Corporation Program circuit, semiconductor integrated circuit, voltage application method, current application method, and comparison method
US8035096B2 (en) 2006-02-09 2011-10-11 Nec Corporation Switching device, rewritable logic integrated circuit, and memory device
US8558211B2 (en) 2006-03-30 2013-10-15 Nec Corporation Switching element and method for manufacturing switching element
US8299830B2 (en) 2007-02-23 2012-10-30 Nec Corporation Semiconductor device
JP2013138265A (ja) * 2013-04-08 2013-07-11 Nec Corp スイッチング素子
US9112146B2 (en) 2013-04-26 2015-08-18 Kabushiki Kaisha Toshiba Resistance random access memory device

Similar Documents

Publication Publication Date Title
JPH0628841A (ja) 化学反応を利用した記憶素子
US7101728B2 (en) Programmable structure including an oxide electrolyte and method of forming programmable structure
US9985076B2 (en) Diode/superionic conductor/polymer memory structure
US6940745B2 (en) Programmable microelectronic devices and methods of forming and programming same
KR100900080B1 (ko) 자기 조립형 폴리머 막을 구비한 메모리 디바이스 및 그제조 방법
US6838720B2 (en) Memory device with active passive layers
CN100419906C (zh) 存储器单元
JP4995422B2 (ja) スタックされた有機メモリデバイス及びその製造方法
US6858481B2 (en) Memory device with active and passive layers
EP1159743B1 (en) Programmable microelectronic devices and methods of forming and programming same
US20050116256A1 (en) Molecular memory device
US20060092685A1 (en) Storage apparatus
US6636433B2 (en) Electronic device and recording method using the same
US7811880B2 (en) Fabrication of recordable electrical memory
US20050195640A1 (en) Two-component, rectifying-junction memory element
US20080112207A1 (en) Solid electrolyte memory device
KR101530703B1 (ko) 상변화 메모리 소자 및 이의 제조방법
WO2013116273A1 (en) Graphene-graphene oxide resistive random access memory
WO2009052682A1 (en) Fabrication of recordable electrical memory