JPH06289428A - アクティブマトリクス基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 絶縁性基板上に配設された走査線と信号線の
各交点部分にＴＦＴを介して表示画素電極を接続してな
るアクティブマトリクス型液晶表示装置に関し、走査線
と信号線の少なくとも任意の二配線をＴＦＴの半導体層
と同一材料で形成された半導体領域を介して接続する。
この半導体領域を介して接続される配線の各々には、半
導体領域に電圧を印加する制御電極が接続される。 【効果】 静電気などの影響により特定の配線に電荷が
蓄積した場合、半導体領域を介して接続された他の配線
に電荷が分配されるため、信号線と走査線間の絶縁破壊
を防止することができる。また、半導体領域の抵抗値が
マトリクス駆動が可能となるように制御電極によってコ
ントロールされるため、配線間を半導体領域を介して接
続したままで、所望の表示を行うことができる。このた
め、十分な静電気対策が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は薄膜トランジスタ（以
下ＴＦＴと略称する）などのスイッチング素子をアレイ
状に形成したアクティブマトリクス基板に関する。

【０００２】

【従来の技術】液晶を用いた表示装置は、テレビ表示や
グラフィックディスプレイ等を指向した大容量で高密度
のアクティブマトリクス型表示装置の開発及び実用化が
盛んである。このような表示装置では、クロストークの
ない高コントラストの表示が行えるように、各画素の駆
動と制御を行う手段として半導体スイッチが用いられて
いる。その半導体スイッチとしては、透過型表示が可能
であり大面積化も容易であるなどの理由から、透明絶縁
基板上に形成されたＴＦＴやＭＩＭ等が用いられる。

【０００３】以下にＴＦＴをスイッチング素子として用
いたアクティブマトリクス型液晶表示装置を例にあげ
て、従来の技術を説明する。アクティブマトリクス型液
晶表示装置に用いられる液晶セルの基本構成は、図８に
示すように、ＴＦＴ３及びこれに接続される表示画素電
極７が形成されたアクティブマトリクス基板１０と、共
通電極２１が形成された対向基板３０との間に液晶層４
０が挾持されてなる。図９は、従来の液晶表示装置の等
価回路図を示す。即ち走査線１及び信号線２の各交点部
分には、ＴＦＴ３を介して表示画素電極７が接続されて
いる。そして、この表示画素電極７と共通電極２１及び
これらの電極間に挟持された液晶層４０によって単位画
素が構成されている。また走査線１及び信号線２は外部
回路との接続のために基板周辺部まで延在されて、パッ
ド６０，６１が形成されている。

【０００４】次に同図に示す液晶表示装置の一般的な駆
動方法について説明する。走査線１に１水平走査期間の
間選択電圧が印加されると、この走査線に接続されたＴ
ＦＴ３が導通状態となり、この期間（書込期間）中に表
示画素電極７は信号線２と同電位に設定される。次いで
走査線１に非選択電圧が印加されると、ＴＦＴ３は非導
通状態となり、表示画素電極７は次に選択されるまでの
期間（保持期間）、書き込まれた電位を保持する。こう
した動作を画面上方から順次行うことによって、各表示
画素電極毎に表示信号が与えられる。そして、表示画素
電極７と共通電極２１との電位差に応じて液晶層４０の
光透過率が変化して、表示が行われる。

【０００５】ところでこのような液晶表示装置では、ア
クティブマトリクス基板や液晶セルの製造プロセス中に
発生する静電気により、ＴＦＴの特性劣化や走査線と信
号線の層間ショートなどの不良が発生し、歩留が著しく
低下してしまうという問題があった。これに対し、例え
ば特開昭６１−５９４７５号には、液晶セル組み立ての
間、走査線端子群、信号線端子群、共通電極端子間が短
絡されるようにパターニングしておき、上述の問題を防
ぐという技術が開示されている。

【０００６】

【発明が解決しようとする課題】しかしながら上記した
従来の方法を用いても、液晶表示装置の製造上の歩留は
十分なものではなかった。なぜなら液晶セルの組立工程
以降、短絡手段除去後の工程においては有効な静電気対
策が成されておらず、例えば液晶セルに駆動回路を実装
する工程において容易に上述したような静電気によるダ
メージを受けてしまい、歩留を大幅に低下させてしまう
という問題があった。

【０００７】この発明は上記の技術的背景に鑑みて、ア
クティブマトリクス基板及びこれを用いたアクティブマ
トリクス型液晶表示装置の製造上の歩留を向上させるこ
とを目的とする。

【０００８】

【課題を解決するための手段】この発明のアクティブマ
トリクス基板は、絶縁性基板の一主面側に形成された第
一の配線電極群と、前記第一の配線電極群上に少なくと
も一層の誘電体層を介して形成された第二の配線群と、
前記第一の配線電極群と第二の配線電極群との各交点領
域に形成されかつ半導体層を有するスイッチング素子と
を具備し、前記第一の配線電極群を構成する少なくとも
任意の二配線電極は前記半導体層と同一材料で形成され
た半導体領域を介して互いに接続され、かつ前記少なく
とも任意の二配線電極の各々には前記半導体領域に電圧
を印加する制御電極が接続されていることを特徴とす
る。

【０００９】またこの発明のアクティブマトリクス基板
は、絶縁性基板の一主面側に形成された第一の配線電極
群と、前記第一の配線電極群上に少なくとも一層の誘電
体層を介して形成された第二の配線電極群と、前記第一
の配線電極群と第二の配線電極群との各交点領域に形成
されかつ半導体層を有するスイッチング素子とを具備
し、前記第二の配線電極群を構成する少なくとも任意の
二配線電極は前記半導体層と同一材料で形成された半導
体領域を介して互いに接続され、かつ前記少なくとも任
意の二配線電極の各々には前記半導体領域に電圧を印加
する制御電極が接続されていることを特徴とする。

【００１０】またこの発明のアクティブマトリクス基板
は、絶縁性基板の一主面側に形成された第一の配線電極
群と、前記第一の配線電極群上に少なくとも一層の誘電
体層を介して形成された第二の配線電極群と、前記第一
の配線電極群と第二の配線電極群との各交点領域に形成
されかつ半導体層を有するスイッチング素子とを具備
し、前記第一の配線電極群を構成する任意の配線電極と
前記第二の配線電極群を構成する任意の配線電極は前記
半導体層と同一材料で形成された半導体領域を介して互
いに接続され、かつ半導体領域を介して接続される配線
電極の各々には前記半導体領域に電圧を印加する制御電
極が接続されていることを特徴とする。

【００１１】またこの発明のアクティブマトリクス基板
は、上記それぞれのアクティブマトリクス基板におい
て、第一の配線電極群に接続される第一の駆動回路と、
第二の配線電極群に接続される第二の駆動回路とを具備
したことを特徴とする。

【００１２】またこの発明のアクティブマトリクス基板
の製造方法は、絶縁性基板の一主面側に第一の導電層を
形成する工程と、前記第一の導電層を所定の形状にパタ
ーニングして第一の配線電極及びその各々と一体的に制
御電極を複数形成する第一の電極形成工程と、前記第一
の配線電極上及び制御電極上を含む領域に第一の絶縁層
を形成する工程と、前記第一の配線電極上及び制御電極
上を含む領域に半導体層を形成する工程と、前記半導体
層上に第二の絶縁層を形成する工程と、前記第二の絶縁
層を前記第一の配線電極及び制御電極とほぼ同形状にパ
ターニングして保護層を形成する工程と、前記半導体層
上を含む領域に第二の導電層を形成する工程と、前記第
二の導電層を所定の形状にパターニングして複数の第二
の配線電極及び前記第二の配線電極と前記保護層を挾ん
で対向する複数のソース電極及び前記制御電極上のドレ
イン電極を形成すると共に、隣接する前記ドレイン電極
間にこれらドレイン電極と所定の間隔を保って短絡用電
極を形成する第二の電極形成工程と、前記半導体層を前
記第二の電極形成工程で形成された各電極とほぼ同形状
にパターニングする工程とを具備することを特徴とす
る。

【００１３】またこの発明のアクティブマトリクス基板
の製造方法は、絶縁性基板の一主面側に第一の導電層を
形成する工程と、前記第一の導電層を所定の形状にパタ
ーニングして第一の配線電極及び制御電極を複数形成す
る工程と、前記第一の配線電極及び制御電極上を含む領
域に第一の絶縁層を形成する工程と、前記第一の配線上
及び制御電極上を含む領域に半導体層を形成する工程
と、前記半導体層上に第二の絶縁層を形成する工程と、
前記第二の絶縁層を前記第一の配線電極及び制御電極と
ほぼ同形状にパターニングして保護層を形成する工程
と、前記制御電極に対応するコンタクトホールを形成す
る工程と、前記半導体層上を含む領域に第二の導電層を
形成する工程と、前記第二の導電層を所定の形状にパタ
ーニングして複数の第二の配線及び前記第二の配線と前
記保護層を挾んで対向する複数のソース電極及び前記制
御電極上のドレイン電極を形成すると共に、隣接する前
記ドレイン電極間にこれらドレイン電極と所定の間隔を
保って短絡用電極を形成する第二の電極形成工程と、前
記半導体層を前記第二の電極形成工程で形成された各電
極とほぼ同形状にパターニングする工程とを具備するこ
とを特徴とする。

【００１４】

【作用】アクティブマトリクス型液晶表示装置では、そ
の製造工程途中あるいは表示装置として完成後、アクテ
ィブマトリクス基板の特定の配線に電荷が集中すること
により、ＴＦＴ素子の特性が劣化したり、走査線と信号
線間の誘電体層が絶縁破壊されて、層間ショートなどの
不良が発生するおそれがある。これに対し、従来のよう
に単に液晶セルの組立工程中配線間が短絡されるように
パターニングしておき、組立後この短絡手段を除去する
方法では、静電気対策は十分なものではなかった。

【００１５】なぜなら、アクティブマトリクス型液晶表
示装置をマトリクス駆動する際には、アクティブマトリ
クス基板上の各配線には個別の駆動信号が入力されるた
め、液晶セルの組立工程後に配線を短絡する電極パター
ンを取り去る必要があった。従って、上記した従来の技
術は、液晶セルの組立工程以降は静電気によるダメージ
に対して無効であった。

【００１６】そこで発明者らは、アクティブマトリクス
基板上の任意の配線間を有限の抵抗値を有する抵抗体で
接続しておくことにより、個々の配線を見掛上電気的に
独立させてマトリクス駆動を可能とし、アクティブマト
リクス基板及びアクティブマトリクス型液晶表示装置と
して完成後もこの抵抗体を残しておくことで、静電気対
策を施すことに着想した。ここに個々の配線が見掛上電
気的に独立であるとは、マトリクス駆動を行ったとき
に、これらの配線に接続された素子が誤動作を起こさな
い程度に、抵抗体によって絶縁されていることである。
そしてこの抵抗体の抵抗値を最適な値に設定することに
よって、マトリクス駆動が可能であり、かつ静電気対策
にも有効な手段を得ることが、原理的には可能である。

【００１７】しかしながら、このような抵抗体をアクテ
ィブマトリクス基板上に作りこむにあたって、製造工程
を大幅に変更すると、それ自体歩留の低下を招く恐れが
あり好ましくない。

【００１８】これらの点について更に検討を進めた結
果、発明者らはこの発明を完成させるに至った。即ち、
所望の抵抗値を有する抵抗体としては、スイッチング素
子の一構成要素である半導体層を適用することが考えら
れる。ところが、単に任意の配線間を半導体層で接続し
ただけでは、マトリクス駆動が不可能となる恐れがある
ことが分かった。なぜなら、この場合半導体層は電気的
に極めて不安定な状態にあり、基板の電位変動などに起
因して抵抗値が大幅に変動してしまう可能性がある。す
るとこの抵抗体に接続された配線同士の間に過度のリー
ク電流が流れてしまい、配線に接続された素子の誤動作
を引き起こしてしまう。

【００１９】そこでこの発明では、任意の配線間を半導
体領域を介して接続し、かつこれらの配線の各々にはこ
の半導体領域に電圧を印加する制御電極を接続したアク
ティブマトリクス基板を用いる。この様な構成を用いる
ことによって、マトリクス駆動時には半導体領域に対し
て液晶駆動電圧と等価な電圧が入力され、半導体領域に
よって接続される配線間に生じるリーク電流をマトリク
ス駆動が可能なほぼ一定の値に制御可能となる。

【００２０】

【実施例】以下に図面を参照してこの発明を詳細に説明
する。 （実施例１）本実施例は、この発明をアクティブマトリ
クス型液晶表示装置に適用した一例である。本実施例の
アクティブマトリクス基板は、基板中央部に設けられた
画素領域、基板周辺部に設けられたパッド領域、及び画
素領域とパッド領域の中間に設けられた引出領域を有し
ている。

【００２１】まず、本実施例における画素領域の構成を
説明する。その平面構造は、図１に示すように、マトリ
クス状に形成された走査線１及び信号線２の各交点領域
に画素ＴＦＴ３を介して表示画素電極７が接続されてな
る。そしてその断面構造は、図２（ａ）に示す通りであ
る。即ち、ガラスからなる透明絶縁基板上には、走査線
１及びこれと一体のゲート電極１１が形成されている。
その上には、ゲート絶縁膜１２を介して半導体層１３が
形成され、さらにゲート電極１１と対向する位置には絶
縁層１５が形成されている。また、この絶縁層１５を挟
んでオーミック層１４及びドレイン電極１６，ソース電
極１７が積層形成されて、画素ＴＦＴ３が構成されてい
る。また画素ＴＦＴ３に隣接する領域には、ソース電極
１７に接続された表示画素電極７が形成されている。こ
のような単位画素が画面縦方向に４８０個、横方向に１
９２０個マトリクス状に配列されて、画素領域が構成さ
れている。

【００２２】次に本実施例におけるパッド領域の構成を
説明する。尚本実施例においてパッド領域とは、走査線
１及び信号線２を駆動回路と接続するために基板周辺部
に設けられた複数のパッドの形成領域をさす。即ち、奇
数行の走査線１は基板周辺部の図１左方向に引き出さ
れ、一方偶数行の走査線１は基板周辺部の図１右方向に
引き出されて、それぞれ走査線パッド６０に接続されて
いる。また奇数列信号線２は基板周辺部の図１上方向に
引き出され、一方偶数列の信号線２は基板周辺部の１下
方向に引き出されて、それぞれ信号線パッド６１に接続
されている。

【００２３】また本実施例における引出領域の構成を説
明する。尚本実施例において引出領域とは、画素領域か
ら引き出された配線が上述のパッドに接続されるまでの
領域を示す。奇数行の走査線１を例にとって説明する
と、図１に示すように、隣接する奇数行走査線は、互い
にパッド６０の近傍においてＴＦＴ７０を介して接続さ
れている。その断面構造は、図２（ｂ）に示す通りであ
る。即ち、走査線１上にはこの走査線に接続された制御
電極であるゲート電極５１及びドレイン電極５２を共有
する２つのＴＦＴ７０が形成されており、またＴＦＴ７
０は隣接する奇数行走査線のＴＦＴ７０と短絡用電極で
あるソース電極５３を共有している。このような構成が
周期的に繰り返されて、隣接する奇数行の各走査線が互
いにＴＦＴ７０を介して接続されている。一方画素領域
を挟んで反対側に位置する基板周辺部では、隣接する偶
数行走査線は、同様にＴＦＴ７０を介して互いに接続さ
れている。また本実施例においては、隣接する偶数列信
号線あるいは隣接する奇数列信号線は、同様の構成を用
いて互いに接続されている。

【００２４】以下に、上述のアクティブマトリクス基板
の製造工程を説明する。ガラス基板上にスパッタリング
法によりＴａを形成し、いわゆるフォトエッチングプロ
セス（ＰＥＰ）法を用いて所定の形状にパターニング
し、走査線１及びこれと一体のゲート電極１１，ゲート
電極５１，走査線パッド６０を形成する。このとき、同
時に信号線２側のパッド領域にも信号線パッド６１を形
成し、また信号線２側の引出領域には制御電極であるゲ
ート電極５１を信号線パッド６１と連続するように形成
しておく。尚、図示しないが、この信号線パッド６１と
後工程で形成する信号線２を電気的に接続するために、
引出領域より画素領域側に信号線パッド６１と連続の電
極パターンを形成しておく。

【００２５】次いで全面にＳｉＯｘ膜をプラズマＣＶＤ
法を用いて３０００オングストローム積層し、ゲート絶
縁膜１２を形成する。さらにこの上に連続にプラズマＣ
ＶＤ法を用いてａ−Ｓｉ層を５００オングストローム形
成する。

【００２６】次にＳｉＯｘ膜を形成し、基板裏面から露
光することにより、走査線及びこれと一体の各電極と同
一の形状にパターニングして、保護層である絶縁層１５
を形成する。さらにｎ型ａ−Ｓｉ層を形成し、次いでＡ
ｌ層を順次積層する。尚、ゲート電極５１の形成領域及
び先に形成した信号線と信号線パッドとの接続領域には
Ａｌ層形成前に予めコンタクトホールを形成しておく。
次いでこのＡｌ層を所定の形状にパターニングして、信
号線２及びこれと一体のドレイン電極１６を形成する。
このとき同時にソース電極１７，ドレイン電極５２，ソ
ース電極５３を形成する。尚、ドレイン電極５２、ソー
ス電極５３の電極幅は共に１００〜５００μｍ程度に設
定した。

【００２７】これらの工程を通過させることにより、信
号線２は先に形成した信号線パッド６１と前述のコンタ
クトホールを介して接続され、一方ゲート電極５１はド
レイン電極５２と接続される。

【００２８】次いで、信号線２及びこれと同一工程で形
成された各電極をマスクとしてパターニングすることに
より、これらの電極及び絶縁層１５下以外の部分に形成
されたａ−Ｓｉ層及びｎ型ａ−Ｓｉ層を除去することに
より、半導体層１３及びオーミック層１４を形成する。
この後、必要に応じて図示しない配向膜等を形成し、本
実施例のアクティブマトリクス基板が得られる。そし
て、このアクティブマトリクス基板と共通電極が全面に
形成された対向基板とを周辺部で封着し、必要に応じて
外部駆動回路をパッド領域に実装することによりアクテ
ィブマトリクス型液晶表示装置が完成する。

【００２９】図３はこのようにして得られたアクティブ
マトリクス型液晶表示装置の等価回路図を示す。同図に
おいて、走査線１には図示しない走査線駆動回路から基
板上方より順次選択電圧が印加され、選択電圧の印加さ
れた走査線１に接続された画素ＴＦＴ３は導通状態とな
る。一方、信号線２には図示しない信号線駆動回路から
表示信号が印加され、表示画素電極７には画素ＴＦＴ３
を介して所望の表示信号が書き込まれる。次いで走査線
１に走査線駆動回路から非選択信号が印加されると、画
素ＴＦＴ３は非導通状態となり、表示画素電極７は次に
選択されるまでの期間、書き込まれた電位を保持する。
そして、この表示画素電極７と共通電極２１との電位差
に応じて液晶層４０の光透過率が変化して、表示が行わ
れる。尚、本実施例の液晶を駆動する信号である非選択
電圧は０Ｖ、選択電圧は２５Ｖに設定され、一方表示信
号は０〜１０Ｖ程度の電圧に設定されている。

【００３０】本実施例のアクティブマトリクス基板及び
アクティブマトリクス型液晶表示装置においては、任意
の配線間はこれらを接続するＴＦＴ７０によって、マト
リクス駆動が可能な程度に電気的に分離されている。

【００３１】このことを走査線側を例にあげて説明す
る。いま、半導体領域を介して接続された一方の走査線
に選択電圧が印加され、他方の走査線に非選択電圧が印
加された場合を想定する。非選択電圧の印加されている
走査線上に設けられたＴＦＴ７０のソース・ドレイン間
の抵抗値を１０ＭΩ以上に設定することは容易であり、
仮に選択電圧の印加された走査線上に設けられたＴＦＴ
７０のソース・ドレイン間の抵抗値が０Ωであったと仮
定しても、１走査期間中にこれらのＴＦＴを介して流れ
る電流値は２．５μＡ以下である。走査線の配線抵抗が
５ｋΩ程度であるとすれば、この程度の電流が流れた場
合でも、２５Ｖに設定された選択電圧の走査線電位は２
４．９９Ｖまでしか低下せず、ＴＦＴの書き込み能力に
とっては何等支障がない。一方、０Ｖに設定された非選
択状態の走査線電位は０．０１Ｖ程度までしか上昇せ
ず、非選択状態の画素ＴＦＴをオン状態にすることもな
い。

【００３２】また信号線側についても同様の結果が得ら
れた。即ち、信号線に与えられる電圧の範囲内ではＴＦ
Ｔのソース・ドレイン電極間の抵抗値は２０ＭΩ以上に
なる。従って１水平走査期間中にＴＦＴを介して流れる
電流値は０．５μＡ以下である。信号線の配線抵抗が走
査線の配線抵抗と同程度の場合でも、信号線の電位変動
は０．００５Ｖ程度しか生じず、所望の表示を得ること
に何等支障はない。

【００３３】このように、本実施例のアクティブマトリ
クス基板及びアクティブマトリクス型液晶表示装置にお
いては、任意の配線電極間は半導体領域を介して接続さ
れており、かつ駆動回路から入力される液晶駆動電圧に
よって、自動的にマトリクス駆動が可能であるため、駆
動回路の実装工程以降においても配線間の接続を残すこ
とができる。そして、静電気等の影響によってある特定
の配線に電荷が集中した場合は、この半導体領域を介し
て接続された他の配線に徐々に電荷が分散されるため、
走査線と信号線の層間ショートや、画素ＴＦＴの特性変
動といったダメージを低減させることができる。

【００３４】また本実施例のアクティブマトリクス基板
及びアクティブマトリクス型液晶表示装置においては、
任意の配線間を接続するＴＦＴ７０の半導体領域は、基
板上面からの光に対してはソース電極５３によって遮光
されており、一方基板下方からの光に対してはゲート電
極５１によって遮光される構造を有している。従ってａ
−Ｓｉ等の光導電性を有する物質を半導体領域として用
いた場合であっても、外光が照射されることによる配線
間の短絡を防止することができる。従って、配線を接続
するＴＦＴ７０の形成領域を外光の入射する画素領域に
近付けても良く、設計状の自由度が飛躍的に高まる。

【００３５】尚、本実施例においては、走査線及び信号
線を駆動する回路を基板外部に設けパッド領域に実装す
る方法を選択したが、これに限られるものではなく、例
えばスイッチング素子の形成と同時に基板に一体的に作
り込んだ場合でも、同様の効果が得られる。 （実施例２）以下に、この発明の第２の実施例を説明す
る。

【００３６】図４は本実施例のアクティブマトリクス基
板上パターンの平面図を示し、図５は本実施例のアクテ
ィブマトリクス型液晶表示装置の等価回路図を示す。本
実施例では図示するように、実施例１の構成に加えて、
各配線電極の両端にＴＦＴ７０を配して、隣接する配線
電極間を接続したことを特徴とする。

【００３７】このような構成を用いることによって、特
定の走査線あるいは信号線に静電気により電荷が加えら
れた場合でも、これらのＴＦＴを介して全走査線あるい
は全信号線にこの電荷が分散され、配線どうしの交差部
や配線と電極の重なり部分に印加される電圧を実施例１
に対してさらに低減させることが可能となり、耐静電気
性がより高いアクティブマトリクス型液晶表意装置を実
現することができる。 （実施例３）以下に、この発明の第３の実施例を説明す
る。

【００３８】図６は本実施例のアクティブマトリクス基
板上パターンの平面図を示し、図７は本実施例のアクテ
ィブマトリクス型液晶表示装置の等価回路図を示す。本
実施例では、実施例２の構成に加えて、走査線１群と信
号線２群をＴＦＴ７０を介して接続したことを特徴とす
る。即ち図６に示すように、基板両端の走査線１と信号
線２はＴＦＴ７０のソース電極である連結部８０によっ
て互いに接続されている。

【００３９】このような構成を用いることによって、特
定の走査線あるいは信号線に静電気により電荷が加えら
れた場合でも、これらのＴＦＴを介して全走査線及び全
信号線にこの電荷が分散され、配線どうしの交差部分や
配線と電極の重なり部分に印加される電圧を第２の実施
例よりさらに低減させることが可能となり、耐静電気性
がさらに高いアクティブマトリクス型液晶表示装置を実
現することができる。

【００４０】尚、上述の各実施例の構成はこれに限定さ
れるものではなく、この発明の主旨を逸脱しない範囲で
種々変形可能であることはいうまでもない。例えば、こ
の発明の適用される配線は、走査線，信号線に限られる
ものではなく、共通電極の電位を規定するために必要な
共通電極用配線や画素の電荷保持能力を高めるために設
けられる蓄積容量配線に対しても適用することができ
る。

【００４１】

【発明の効果】この発明では、アクティブマトリクス基
板上の任意の配線間を、スイッチング素子を構成する半
導体層と同一材料で形成された半導体領域を介して接続
し、かつこの配線に接続された制御電極を用いて半導体
領域に電圧を印加しているために、特別な工程や特別な
駆動方法を用いることなく、アクティブマトリクス基板
及びアクティブマトリクス型液晶表示装置のマトリクス
駆動が可能となる。そして特定の配線に電荷が集中する
異状が発生した場合は、この半導体領域を介して接続さ
れた他の配線に電荷が分散されるために、特定の配線及
びこれに接続される素子のダメージを低減させることが
できる。こうして、アクティブマトリクス基板及びこれ
を用いたアクティブマトリクス型液晶表示装置の製造上
の歩留まりを大幅に向上させることができる。

【図面の簡単な説明】

【図１】この発明の第一の実施例のアクティブマトリク
ス基板上のパターンを示す平面図である。

【図２】図１の線ＡＡ及びＢＢに沿った断面図である。

【図３】この発明の第一の実施例のアクティブマトリク
ス基板を適用したアクティブマトリクス型液晶表示装置
に係る等価回路図である。

【図４】この発明の第二の実施例のアクティブマトリク
ス基板上のパターンを示す平面図である。

【図５】この発明の第二の実施例のアクティブマトリク
ス基板を適用したアクティブマトリクス型液晶表示装置
に係る等価回路図である。

【図６】この発明の第三の実施例のアクティブマトリク
ス基板上のパターンを示す平面図である。

【図７】この発明の第三の実施例のアクティブマトリク
ス基板を適用したアクティブマトリクス型液晶表示装置
に係る等価回路図である。

【図８】液晶表示装置の概略構造を示す断面図である。

【図９】従来の液晶表示装置を示す等価回路図である。

【符号の説明】

１…走査線 ２…信号線 ３…画素ＴＦＴ ７…表示画素電極 １０…アクティブマトリクス基板 ２１…共通電極 ４０…液晶層 ６０…走査線パッド ６１…信号線パッド ７０…ＴＦＴ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板の一主面側に形成された第一
   の配線電極群と、前記第一の配線電極群上に少なくとも
   一層の誘電体層を介して形成された第二の配線電極群
   と、前記第一の配線電極群と第二の配線電極群との各交
   点領域に形成されかつ半導体層を有するスイッチング素
   子とを具備し、 前記第一の配線電極群を構成するうちの少なくとも任意
   の二配線電極は前記半導体層と同一材料で形成された半
   導体領域を介して互いに接続され、 かつ前記少なくとも任意の二配線電極の各々には前記半
   導体領域に電圧を印加する制御電極が接続されているこ
   とを特徴とするアクティブマトリクス基板。
2. 【請求項２】 絶縁性基板の一主面側に形成された第一
   の配線電極群と、前記第一の配線電極群上に少なくとも
   一層の誘電体層を介して形成された第二の配線電極群
   と、前記第一の配線電極群と第二の配線電極群との各交
   点領域に形成されかつ半導体層を有するスイッチング素
   子とを具備し、 前記第二の配線電極群を構成する少なくとも任意の二配
   線電極は前記半導体層と同一材料で形成された半導体領
   域を介して互いに接続され、 かつ前記少なくとも任意の二配線電極の各々には前記半
   導体領域に電圧を印加する制御電極が接続されているこ
   とを特徴とするアクティブマトリクス基板。
3. 【請求項３】 絶縁性基板の一主面側に形成された第一
   の配線電極群と、前記第一の配線電極群上に少なくとも
   一層の誘電体層を介して形成された第二の配線電極群
   と、前記第一の配線電極群と第二の配線電極群との各交
   点領域に形成されかつ半導体層を有するスイッチング素
   子とを具備し、 前記第一の配線電極群を構成する任意の配線電極と前記
   第二の配線電極群を構成する任意の配線電極は前記半導
   体層と同一材料で形成された半導体領域を介して互いに
   接続され、 かつ前記半導体領域を介して接続される配線電極の各々
   には前記半導体領域に電圧を印加する制御電極が接続さ
   れていることを特徴とするアクティブマトリクス基板。
4. 【請求項４】 絶縁性基板の一主面側に形成された第一
   の配線電極群と、前記第一の配線電極群上に少なくとも
   一層の誘電体層を介して形成された第二の配線電極群
   と、前記第一の配線電極群と前記第二の配線電極群との
   各交点領域に形成されかつ半導体層を有するスイッチン
   グ素子と、前記第一の配線電極群に接続される第一の駆
   動回路と、前記第二の配線電極群に接続される第二の駆
   動回路とを具備したことを特徴とする請求項１または請
   求項２または請求項３記載のアクティブマトリクス基
   板。
5. 【請求項５】絶縁性基板の一主面側に第一の導電層を形
   成する工程と、 前記第一の導電層を所定の形状にパターニングして第一
   の配線電極及びその各々と一体的に制御電極を形成する
   第一の電極形成工程と、 前記第一の配線電極上及び制御電極上を含む領域に第一
   の絶縁層を形成する工程と、 前記第一の配線電極上及び制御電極上を含む領域に半導
   体層を形成する工程と、 前記半導体層上に第二の絶縁層を形成する工程と、 前記第二の絶縁層を前記第一の配線電極及び制御電極と
   ほぼ同形状にパターニングして保護層を形成する工程
   と、 前記半導体層上を含む領域に第二の導電層を形成する工
   程と、 前記第二の導電層を所定の形状にパターニングして複数
   の第二の配線電極及び前記第二の配線電極と前記保護層
   を挾んで対向する複数のソース電極及び前記制御電極上
   のドレイン電極を形成すると共に、隣接する前記ドレイ
   ン電極間にこれらドレイン電極と所定の間隔を保って短
   絡用電極を形成する第二の電極形成工程と、 前記半導体層を前記第二の電極形成工程で形成された各
   電極とほぼ同形状にパターニングする工程とを具備する
   ことを特徴とするアクティブマトリクス基板の製造方
   法。
6. 【請求項６】絶縁性基板の一主面側に第一の導電層を形
   成する工程と、 前記第一の導電層を所定の形状にパターニングして第一
   の配線電極及び制御電極を複数形成する第一の電極形成
   工程と、 前記第一の配線電極上及び制御電極上を含む領域に第一
   の絶縁層を形成する工程と、 前記第一の配線電極上及び制御電極上を含む領域に半導
   体層を形成する工程と、 前記半導体層上を含む領域に第二の絶縁層を形成する工
   程と、 前記第二の絶縁層を前記第一の配線電極及び制御電極と
   ほぼ同形状にパターニングして保護層を形成する工程
   と、 前記制御電極に対応するコンタクトホールを形成する工
   程と、 前記半導体層上を含む領域に第二の導電層を形成する工
   程と、 前記第二の導電層を所定の形状にパターニングして複数
   の第二の配線電極及び前記第二の配線電極と前記保護層
   を挾んで対向する複数のソース電極及び前記制御電極上
   のドレイン電極を形成すると共に、隣接する前記ドレイ
   ン電極間にこれらドレイン電極と所定の間隔を保って短
   絡用電極を形成する第二の電極形成工程と、 前記半導体層を前記第二の電極形成工程で形成された各
   電極とほぼ同形状にパターニングする工程とを具備する
   ことを特徴とするアクティブマトリクス基板の製造方
   法。