JPH0629093A - 調光装置 - Google Patents

Abstract

(57)【要約】 【目的】 照明負荷の明るさを滑らかに変化させること
ができる小形で安価な調光装置を得る。 【構成】 基本クロック発生手段１７は、照明負荷１２
を滑らかに位相制御するのに必要なクロック信号を発生
する。少数ビットの計数手段１８は、交流電源１１の出
力電圧の各半周期に発生されるクロック信号の数を２進
数で表したときのビット数よりも少数のビット数で構成
される。交流電源１１の各半周期は、少数ビットの計数
手段１８によって計数可能な位相区間を単位として複数
の位相区間に分割される。少数ビットの制御手段１５
は、入力手段１４によって与えられる調光レベルに対応
する位相角が、分割されたいずれの位相区間に属するか
を判断する。スイッチング素子１３は、位相角が属する
位相区間内で、少数ビットの計数手段１８に設定される
カウント値だけ、基本クロック信号を計数することによ
って位相制御される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、照明負荷の調光レベル
を連続的に変化させるための装置、特に家庭用などの低
価格、小形の調光装置に関する。

【０００２】

【従来の技術】従来からの調光装置の電気的な構成を図
７に示す。交流電源１からの電力は、照明灯などの照明
負荷２に与えられる。この電力は、交流電源１および照
明負荷２と閉ループを形成する双方向性３端子サイリス
タなどのスイッチング素子３によって位相制御される。
照明負荷２が所望の明るさとなるように位相制御すべき
調光レベルは、入力手段４によって与えられる。制御手
段５は、交流電源１の出力電圧のゼロクロス点を検出す
るゼロクロス点検出手段６からの出力に応答し、交流電
源１の各半周期毎に調光レベルに応じたトリガタイミン
グで、スイッチング素子３のトリガ制御を繰返す。デジ
タル制御により位相制御を行うため、基準クロック回路
７から発生されるクロック信号は、計数手段８によって
計数される。計数手段８には、制御手段５によって調光
レベルに対応した計数値が設定される。この計数値に達
すると、トリガ駆動手段９を介してスイッチング素子３
が駆動される。

【０００３】図８は、図７図示の構成による動作を説明
するための波形図である。図８（１）は交流電源１の出
力電圧の変化に対して、スイッチング素子３が位相制御
される状態を示す。交流電源１の１周期Ｗの半周期であ
る、各半サイクル１／２Ｗ毎に、スイッチング素子３は
破線を施して示すような区間だけ導通するように位相制
御される。

【０００４】図８（２）はゼロクロス点ｔ１０，ｔ２
０，ｔ３０とトリガタイミングＴ１ｓ，Ｔ２ｓとの関係
を示す。図８（３）は、基準クロック信号を示し、ゼロ
クロス点ｔ１０からＮ１個計数した時点がトリガタイミ
ングＴ１ｓであることを示す。フェード制御などにおい
ては、交流電源１の各半周期毎に、トリガタイミングＴ
１ｓ，Ｔ２ｓを連続的に変化させることによって、照明
負荷２の明るさを連続的に変化させる。

【０００５】従来からの調光装置においては、調光レベ
ルをきめ細かく設定するためには、交流電源１の各半サ
イクルに対して、基準クロック信号を細かく発生させる
必要がある。たとえば、交流電源１の周波数が５０Ｈｚ
／６０Ｈｚのときの、１０ｍ秒、８．３ｍ秒である半サ
イクル周期に対して、数１０μ秒の周期の基準クロック
信号が必要である。

【０００６】図７図示の従来からの調光装置において
は、そのような基準クロック信号を計数するため、大き
なビット数、たとえば８ビット以上の計数手段および制
御部を必要とする。なぜなら、５０μ秒の基準クロック
信号で、交流電源１の周波数が５０Ｈｚの場合、２００
カウントを計数する必要があるからである。

【０００７】調光レベルとして、数多くのレベルを必要
としない場合は、基準クロック信号の周期をより大きく
設定することも考えられるけれども、調光レベルを変化
させる場合には、人間に明るさの変化が段階的であるこ
とが識別されてしまう。

【０００８】したがって、従来からの調光装置において
は、調光レベルの変化を滑らかに行うためには計数手段
およびこれに計数値を設定するための演算を行う制御手
段として、８ビットあるいはそれ以上のものを使用する
必要があり、調光装置を小形かつ安価に製造することが
困難である。

【０００９】

【発明が解決しようとする課題】本発明の目的は、照明
負荷の明るさを滑らかに変化させることができる小形で
安価な調光装置を提供することである。

【００１０】

【課題を解決するための手段】本発明は、照明負荷、交
流電源、スイッチング素子によって閉ループを形成し、
スイッチング素子のスイッチング動作によって照明負荷
を位相制御し、照明負荷の調光レベルを連続的に変化さ
せる調光装置において、連続的に変化する調光レベルを
与える入力手段と、照明負荷を駆動する交流電源からの
出力の各半周期を、連続する分割区間の間では位相制御
による調光レベルの変化が人間に識別困難な程度の複数
に分割するため、各分割区間毎にパルス信号を発生する
パルス発生手段と、前記複数を２進数で表現するのに要
するビット数よりも少数の予め定めるビット数で、パル
ス発生手段からのパルス信号を計数するカウンタと、交
流電源からの出力の各半周期を、各位相角区間内では前
記カウンタが前記パルス信号を計数可能である複数の位
相角区間に分割し、前記半周期毎に、入力手段から与え
られる調光レベルに対応して制御すべき位相角が前記複
数の位相角区間のうちのいずれに属するかを判別し、そ
の判別された位相角区間内でカウンタによって位相角に
対応する計数を行い、照明負荷を位相制御する制御手段
とを含むことを特徴とする調光装置である。

【００１１】

【作用】本発明に従えば、照明負荷を調光制御するため
の連続的に変化する調光レベルは入力手段によって与え
られる。制御手段は、調光レベルに対応する位相角でス
イッチング素子を位相制御し、交流電源から照明負荷に
供給される電力を制御する。制御手段は、スイッチング
素子を位相制御すべき位相角が、交流電源からの出力の
各半周期を複数に分割したいずれの位相角区間に属する
かを判別し、その判別された位相角区間内で、位相角に
対応する計数値となるようにパルス発生手段からのパル
ス信号をカウンタによって計数する。このパルス信号
は、交流電源からの出力の各半周期を、連続する分割区
間の間では位相制御による調光レベルの変化が人間に識
別困難な程度に分割される各区間毎に発生される。カウ
ンタのビット数は、交流電源の出力の各半周期を分割す
る複数を２進数で表現するのに要するビット数よりも少
数でよいので、カウンタに計数値を設定するための制御
手段などのビット数も小さくすることができ、装置を小
形にかつ低コストで構成することができる。したがっ
て、照明負荷の明るさの変化を滑らかに行うことがで
き、かつ小形で安価な調光装置を得ることができる。

【００１２】

【実施例】図１は、本発明の一実施例の電気的構成を示
すブロック図である。交流電源１１と、照明灯などの照
明負荷１２と、双方向性３端子サイリスタなどのスイッ
チング素子１３とは閉ループを形成している。交流電源
１１から照明負荷１２を付勢するための電力は、スイッ
チング素子１３によって位相制御される。照明負荷１２
の明るさは、入力手段１４によって与えられる調光レベ
ルに従って連続的に変化する。このような位相制御は、
少数ビットの制御手段１５によって制御される。少数ビ
ットの制御手段１５は、たとえば、４ビットの信号を並
列に処理するマイクロコンピュータやメモリなどを含
む。少数ビットの制御手段１５には、ゼロクロス検出手
段１６からの出力が与えられる。ゼロクロス検出手段１
６は、交流電源１１の出力電圧が各半周期毎に零になる
ゼロクロス点を検出し、この検出したことを表す信号を
導出する。照明負荷１２の明るさを滑らかに変化させる
ための位相制御は、基本クロック回路１７からのクロッ
ク信号を、少数ビットの計数手段１８によって計数して
行われる。クロック信号の周期は、各周期間で位相制御
をしても、照明負荷１２の明るさの変化が人間に識別困
難であるように、数１０μ秒程度に設定される。少数ビ
ットの計数手段１８は、少数ビットの制御手段１５と同
様のビット数、たとえば４ビットのカウンタによって構
成される。少数ビットの計数手段１８からの出力はトリ
ガ駆動手段１９を介してスイッチング素子１３の制御入
力端子を駆動する。

【００１３】図２は、図１図示の実施例によるスイッチ
ング素子１３の位相制御の状態を説明するための波形図
である。図２（１）は、交流電源１１の出力電圧波形に
対して、スイッチング素子１３が導通される位相角の区
間を斜線を施して示す。図２（２）は、基本クロック信
号および位相制御に関連する時間を示す。少数ビットの
制御手段１５は、入力手段１４によって与えられる調光
レベルに対応する位相角が、交流電源１１の出力電圧波
形の半周期を、たとえば図２（２）においては４つに分
割した位相区間のうちのいずれに属するかを判別する。
各位相区間は、少数ビットの計数手段１８が、基本クロ
ック信号を最大限まで計数したときの区間となるように
設定される。少数ビットの制御手段１５は、ゼロクロス
点ｔ１０から、基本クロック信号を少数ビットの計数手
段１８によって計数させ、少数ビットの計数手段１８が
オーバフローする毎に、各位相区間１，２の経過を認識
する。位相制御すべき位相角が属する位相区間３におい
ては、少数ビットの制御手段１５は、位相角に対応する
計数値ｎ１を少数ビットの計数手段１８に設定する。少
数ビットの計数手段１８が、時刻ｔ１ｎから基本クロッ
ク信号をｎ１個計数すると、位相角に対応する時刻ｔ１
ｓとなる。時刻ｔ１０からこの時刻ｔ１ｓまでスイッチ
ング素子１３を遮断させ、次のゼロクロス点ｔ２０まで
スイッチング素子１３を導通させる。ゼロクロス点ｔ２
０から次のゼロクロス点ｔ３０までの交流電源の半周期
の期間においても、調光レベルに対応する位相角の値に
よって時刻ｔ２ｓが設定され、ゼロクロス点ｔ２０から
ｔ２ｓまでの区間はスイッチング素子１３は遮断した状
態とされ、ｔ２ｓから次のゼロクロス点ｔ３０までの区
間は、スイッチング素子１３が導通するように位相制御
される。ゼロクロス点ｔ１０，ｔ２０を基準とした時刻
ｔ１ｓ，ｔ２ｓのタイミングを変化させることによっ
て、調光レベルを変化させることができる。

【００１４】図３は、交流電源１１の各半周期が、３つ
の位相区間に分割されており、スイッチング素子１３の
導通が開始する位相角に対応する計数値がＣ１１からＣ
３１まで変化するようにフェード制御される状態を示
す。フェード制御開始時の位相角に対応する計数値Ｃ１
１は、１番目の位相区間Ｃ１に属する。フェード制御終
了時の位相角に対応する計数値Ｃ３１は、３番目の位相
区間Ｃ３に属する。フェード制御時間は、１番目の位相
制御区間Ｃ１に対してはｔ１、２番目の位相区間Ｃ２に
対してはｔ２、３番目の位相区間Ｃ３に対してはｔ３の
時間だけ行われる。

【００１５】図４は、図１図示の実施例によって、図３
図示のようなフェード制御を行うための動作を説明する
フローチャートである。ステップａ１において、ゼロク
ロス検出手段１６からの出力により、少数ビットの制御
手段１５が割り込み処理を開始する。次のステップａ２
においては、フェード制御処理中であるか否かが判断さ
れる。フェード制御処理中であるときは、ステップａ３
に移る。

【００１６】フェード制御の時間をｔｔとしたとき、各
位相区間毎のフェード制御時間ｔ１，ｔ２，ｔｎ−１，
ｔｎが、次の数１の関係にある。

【００１７】

【数１】ｔ１＋ｔ２＋…＋ｔｎ−１＋ｔｎ＝ｔｔ １番目の位相区間においては、次の数２によって表され
る計数値Ｃを少数ビットの計数手段１８に設定する。

【００１８】

【数２】

【００１９】以下、２番目、…、ｎ−１番目、ｎ番目の
各位相区間に位相角が属するときの計数値Ｃは、次の数
３、数４および数５式によって求められる。

【００２０】

【数３】

【００２１】

【数４】

【００２２】

【数５】

【００２３】ここで、Ｃ１，Ｃ２，…，Ｃｎ−１は、１
番目、２番目、…、ｎ−１番目の各位相区間全体に対応
するカウント値、Ｃｎ１はｎ番目の位相区間における最
終カウント値である。

【００２４】ステップａ３において、フェード制御開始
からの経過時間ｔに対応して、カウント値Ｃが求められ
ると、ステップａ４において、カウント値Ｃが少数ビッ
トの計数手段１８に対して、ビット数でオーバフローす
るか否か判断される。ビット数のオーバフローがあると
き、ステップａ５において、少数ビットの計数手段１８
がオーバフローする回数によって、位相制御すべき位相
角が属する位相角区間が求められる。

【００２５】ステップａ４において、ビット数のオーバ
フローがないときまたは、ステップａ５の処理が終了し
たときは、ステップａ６において、基準クロック信号の
カウント処理が行われる。基準クロック信号のカウント
処理によって位相制御すべき位相角に対応する時刻であ
ることが判明すると、ステップａ７において、フェード
制御の最終調光レベルのカウントおよび位相角が属する
位相角区間に達しているか否かが判断される。最終調光
レベルに達しているときは、ステップａ８において、フ
ェード完了を示すフラグがセットされる。このフェード
完了を知らせるフラグがセットされているときは、ステ
ップａ２において、フェード制御処理中ではないと判断
される。ステップａ７において、フェード制御の最終区
間でないと判断されるとき、ステップａ８が終了したと
きおよびステップａ２においてフェード制御処理中では
ないと判断されたときは、ステップａ９に移り、区間毎
の位相制御が行われ、ステップａ１０において処理は終
了する。

【００２６】図５は、カウント処理の動作を説明するフ
ローチャートである。ステップｃ１において、カウント
処理が開始される。ステップｃ２においては、位相角が
区間１を超える区間に属しているか否かが判断される。
区間が１を超えているときはステップｃ３において、少
数ビットの計数手段１８のカウント値に零を設定する。
すなわち、Ｃ１，Ｃ２，…，Ｃｎ−１は４ビットの２進
数の最大値である１６となる。次にステップｃ４におい
て、基準クロック回路１７からの基準クロック信号を計
数し、カウンタのカウント値を１ずつ減少させてデクリ
メントする。カウント値として最初に零が設定されてい
るので、最初にデクリメントしたときは、カウンタの全
ビットが零から１に変化する。次にステップｃ５におい
ては、カウント値が再び零となるか否かが判断される。
ステップｃ４およびステップｃ５をカウント値が零にな
るまで繰返す。次にステップｃ６においては、区間の数
を１だけ減少させて区間のデクリメントを行い、ステッ
プｃ２に戻る。このようにして、位相角が属する位相区
間に到達するまで、区間のデクリメントが行われる。

【００２７】ステップｃ２において、区間の値が１を超
えないと判断されるときは、ステップｃ７に移る。この
とき、この位相区間内に位相制御を開始すべき位相角が
属しているので、ステップａ３において求めたカウント
値Ｃを設定する。次にステップｃ８およびステップｃ９
において、基本クロック信号によってカウンタをデクリ
メントし、カウント値が零となるとステップｃ１０にお
いて処理を終了する。このようにして、少数ビットの計
数手段１８を用いて、より大きなビット数の計数手段を
用いたときと同様に、位相角の滑らかな変化を与えるこ
とができる。

【００２８】図６は、本発明の他の実施例によるフェー
ド制御の動作を説明するためのフローチャートである。
フェード制御のための動作は、図４図示の実施例と同様
に、ゼロクロス割り込みによってステップｂ１において
開始される。ステップｂ２においては、フェード制御中
であるか否かを示すフラグによって、フェード制御中で
あるか否かが判断される。フェード制御中であるとき
は、ステップｂ３において、クロック信号を計数すべき
カウント数が次の数６によって求められる。

【００２９】

【数６】Ｃ＋ΔＣ＝Ｃ ここで、Ｃは少数ビットの計数手段１８に設定すべきカ
ウント値である。ΔＣは、各半周期毎に、カウント値を
変更すべき値であり、次の数７によって与えられる。

【００３０】

【数７】

【００３１】ここでＣ１，Ｃ２，…，Ｃｎ−１は、１番
目、２番目、ｎ−１番目の各位相区間全体に対応する各
カウント数を表し、それらが少数ビットの計数手段１８
のフルカウント値であるときは等しい値となる。Ｃ１１
は、フェード制御を開始するときの位相角に対応する１
番目の位相区間のカウント値である。Ｃｎ１は、フェー
ド制御を終了する位相角に対応する、ｎ番目の位相区間
のカウント値である。

【００３２】次にステップａ４において、カウント値Ｃ
が、少数ビットの計数手段１８のビット数をオーバして
いるか否かが判断される。ビット数のオーバフローがあ
るときは、ステップｂ５に移り、位相角が属する区間が
求められる。ステップｂ４において、ビット数のオーバ
フローがないときおよびステップｂ５が終了したとき
は、ステップｂ６において、図６と同様のカウント処理
が行われる。

【００３３】ステップｂ７においては、カウント数およ
び区間がフェード制御の最終調光タイミングに到達した
か否かが判断される。到達しているときは、ステップｂ
８において、フェード完了を示すフラグがセットされ
る。ステップｂ７において、フェード制御の最終調光タ
イミングに到達していないと判断されるときおよびステ
ップｂ８が終了したときは、ステップｂ９において、位
相区間毎の位相制御が行われ、ステップｂ１０において
処理は終了する。

【００３４】以上の各実施例においては、スイッチング
素子として双方向性３端子サイリスタを用いているけれ
ども、他のスイッチング素子、たとえばトランジスタな
どであってもよいことは勿論である。スイッチング素子
がトランジスタであるときは、ベースに与える信号によ
って導通状態から遮断状態に制御することが容易である
ので、位相制御する位相角の範囲を、必ずしも次のゼロ
クロス点までとする必要がなく、任意に設定することが
できる。また、少数ビットとして４ビットのカウンタを
用いる計数手段について説明しているけれども、８ビッ
トなどのより多くのビット数の計数手段を用いて、さら
に基本クロック信号の周波数を高くして、細かな制御を
行うことができることは勿論である。

【００３５】

【発明の効果】以上のように本発明によれば、照明負荷
の調光レベルを滑らかに変化させるのに充分な数のパル
ス信号を、交流電源の出力の各半周期内に発生させ、各
半周期内に発生されるパルス信号の数を２進数で表現す
るのに要するビット数よりも少ないビット数のカウンタ
によって調光レベルに対応する位相角の時点を検出し、
スイッチング素子を位相制御することができる。このよ
うにカウンタの必要とするビット数を少なくすることが
できるので、照明負荷の明るさを滑らかに変化させるこ
とができ、かつ小形で安価な調光装置を得ることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例の電気的構成を示すブロック
図である。

【図２】図１図示の実施例の動作を説明するための波形
図である。

【図３】図１図示の実施例によるフェード制御の状態を
説明するための波形図である。

【図４】図１図示の実施例の動作を説明するためのフロ
ーチャートである。

【図５】図４図示のフローチャートにおけるカウント処
理を説明するためのフローチャートである。

【図６】本発明の他の実施例の動作を説明するためのフ
ローチャートである。

【図７】従来からの調光装置の電気的構成を示すブロッ
ク図である。

【図８】従来からの調光装置の動作を説明するための波
形図である。

【符号の説明】

１１ 交流電源 １２ 照明負荷 １３ スイッチング素子 １４ 入力手段 １５ 少数ビットの制御手段 １６ ゼロクロス検出手段 １７ 基本クロック発生手段 １８ 少数ビットの計数手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 照明負荷、交流電源、スイッチング素子
   によって閉ループを形成し、スイッチング素子のスイッ
   チング動作によって照明負荷を位相制御し、照明負荷の
   調光レベルを連続的に変化させる調光装置において、 連続的に変化する調光レベルを与える入力手段と、 照明負荷を駆動する交流電源からの出力の各半周期を、
   連続する分割区間の間では位相制御による調光レベルの
   変化が人間に識別困難な程度の複数に分割するため、各
   分割区間毎にパルス信号を発生するパルス発生手段と、 前記複数を２進数で表現するのに要するビット数よりも
   少数の予め定めるビット数で、パルス発生手段からのパ
   ルス信号を計数するカウンタと、 交流電源からの出力の各半周期を、各位相角区間内では
   前記カウンタが前記パルス信号を計数可能である複数の
   位相角区間に分割し、前記半周期毎に、入力手段から与
   えられる調光レベルに対応して制御すべき位相角が前記
   複数の位相角区間のうちのいずれに属するかを判別し、
   その判別された位相角区間内でカウンタによって位相角
   に対応する計数を行い、照明負荷を位相制御する制御手
   段とを含むことを特徴とする調光装置。