JPH06291337A - 定電圧ダイオード - Google Patents
定電圧ダイオードInfo
- Publication number
- JPH06291337A JPH06291337A JP7353893A JP7353893A JPH06291337A JP H06291337 A JPH06291337 A JP H06291337A JP 7353893 A JP7353893 A JP 7353893A JP 7353893 A JP7353893 A JP 7353893A JP H06291337 A JPH06291337 A JP H06291337A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- base region
- constant voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 21
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 逆方向特性と順方向特性を実用段階までに改
善したＭＯＳＦＥＴ型６Ｖ以下用定電圧ダイオードの提
供。 【構成】 Ｎ型コレクタ領域（1）である半導体基板の
表面側にＰ型のベース領域（2）とドレイン領域（3）
が、ベース領域（2）の中央部にＮ型のエミッタ領域
（4）が形成され、エミッタ領域（4）上に形成されたア
ノード電極（7）をベース領域（2）とドレイン領域
（3）の間のチャネル部（5）上の絶縁膜（6）上まで延
在させて、横に並ぶドレイン領域（3）とベース領域
（2）、エミッタ領域（4）でＰチャネル型ＭＯＳＦＥＴ
（11）を形成し、縦方向のコレクタ領域（1）とベース
領域（2）、エミッタ領域（4）でＮＰＮ型トランジスタ
（12）を形成したＭＯＳＦＥＴ型定電圧ダイオードにお
けるエミッタ領域（4）に部分的に、アノード電極（7）
とベース領域（2）をコンタクトするＰ型バイパス領域
（10）を形成して、ブレークダウン波形を改善する。
善したＭＯＳＦＥＴ型６Ｖ以下用定電圧ダイオードの提
供。 【構成】 Ｎ型コレクタ領域（1）である半導体基板の
表面側にＰ型のベース領域（2）とドレイン領域（3）
が、ベース領域（2）の中央部にＮ型のエミッタ領域
（4）が形成され、エミッタ領域（4）上に形成されたア
ノード電極（7）をベース領域（2）とドレイン領域
（3）の間のチャネル部（5）上の絶縁膜（6）上まで延
在させて、横に並ぶドレイン領域（3）とベース領域
（2）、エミッタ領域（4）でＰチャネル型ＭＯＳＦＥＴ
（11）を形成し、縦方向のコレクタ領域（1）とベース
領域（2）、エミッタ領域（4）でＮＰＮ型トランジスタ
（12）を形成したＭＯＳＦＥＴ型定電圧ダイオードにお
けるエミッタ領域（4）に部分的に、アノード電極（7）
とベース領域（2）をコンタクトするＰ型バイパス領域
（10）を形成して、ブレークダウン波形を改善する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳＦＥＴのゲート
電圧でツェナーブレークダウン電圧をコントロールする
ＭＯＳＦＥＴ型の６Ｖ以下用定電圧ダイオードに関す
る。
電圧でツェナーブレークダウン電圧をコントロールする
ＭＯＳＦＥＴ型の６Ｖ以下用定電圧ダイオードに関す
る。
【０００２】
【従来の技術】６Ｖ以下の電圧でブレークダウンを起こ
す定電圧ダイオードとしては、ＰＮ接合型ダイオードが
一般的である。このＰＮ接合型定電圧ダイオードの逆方
向特性のブレークダウン波形は、図７の波形（ヘ）に示
すように印加される逆電圧ＶRがブレークダウンを起こ
させるしきい値のツェナー電圧ＶZの前後のときに逆電
流ＩRが緩いカーブを描いて流れ、ブレークダウン後は
逆電流ＩRが逆電圧ＶRにほぼ比例して流れる波形となっ
ている。かかるＰＮ接合型定電圧ダイオードは、ツェナ
ー電圧ＶZ付近のブレークダウン波形が立ち上がりの悪
い緩いカーブの波形であり、また、ブレークダウン後の
波形が傾き角θの小さい傾斜した波形であるために、ミ
リ単位の微小電流制御などに不適当なことが多い。
す定電圧ダイオードとしては、ＰＮ接合型ダイオードが
一般的である。このＰＮ接合型定電圧ダイオードの逆方
向特性のブレークダウン波形は、図７の波形（ヘ）に示
すように印加される逆電圧ＶRがブレークダウンを起こ
させるしきい値のツェナー電圧ＶZの前後のときに逆電
流ＩRが緩いカーブを描いて流れ、ブレークダウン後は
逆電流ＩRが逆電圧ＶRにほぼ比例して流れる波形となっ
ている。かかるＰＮ接合型定電圧ダイオードは、ツェナ
ー電圧ＶZ付近のブレークダウン波形が立ち上がりの悪
い緩いカーブの波形であり、また、ブレークダウン後の
波形が傾き角θの小さい傾斜した波形であるために、ミ
リ単位の微小電流制御などに不適当なことが多い。
【０００３】そこで、上記のブレークダウン波形をシャ
ープなものに改善した６Ｖ以下用定電圧ダイオードとし
て、例えば図４に示すようなＭＯＳＦＥＴ型定電圧ダイ
オードが知られている。図４の定電圧ダイオードを、図
５の等価回路を参照して説明する。
ープなものに改善した６Ｖ以下用定電圧ダイオードとし
て、例えば図４に示すようなＭＯＳＦＥＴ型定電圧ダイ
オードが知られている。図４の定電圧ダイオードを、図
５の等価回路を参照して説明する。
【０００４】Ｎ型の半導体基板（1）の表面にＰ型不純
物を選択拡散してベース〔ソース〕領域（2）とその近
傍にドレイン領域（3）が形成される。ベース領域（2）
の中央部にＮ型不純物を選択拡散してＮ+型のエミッタ
〔ゲート〕領域（4）が形成される。この半導体基板
（1）の表面に形成された絶縁膜（6）のエミッタ領域
（4）とドレイン領域（3）上の部分が選択的に除去され
て、露呈したエミッタ領域（4）上にアノード〔ゲー
ト〕電極（7）が形成され、ドレイン領域（3）上にショ
ート電極（8）が形成される。アノード電極（7）は、ベ
ース領域（2）とドレイン電極（3）の間のチャネル部
（5）上の絶縁膜（6）上まで延在する。半導体基板
（1）の裏面にカソード電極（9）が形成される。半導体
基板（1）は、例えばＮ+型サブストレート（1'）にＮ-
型エピタキシャル層（1''）を積層したもので、半導体
基板（1）でコレクタ領域（1）が形成される。
物を選択拡散してベース〔ソース〕領域（2）とその近
傍にドレイン領域（3）が形成される。ベース領域（2）
の中央部にＮ型不純物を選択拡散してＮ+型のエミッタ
〔ゲート〕領域（4）が形成される。この半導体基板
（1）の表面に形成された絶縁膜（6）のエミッタ領域
（4）とドレイン領域（3）上の部分が選択的に除去され
て、露呈したエミッタ領域（4）上にアノード〔ゲー
ト〕電極（7）が形成され、ドレイン領域（3）上にショ
ート電極（8）が形成される。アノード電極（7）は、ベ
ース領域（2）とドレイン電極（3）の間のチャネル部
（5）上の絶縁膜（6）上まで延在する。半導体基板
（1）の裏面にカソード電極（9）が形成される。半導体
基板（1）は、例えばＮ+型サブストレート（1'）にＮ-
型エピタキシャル層（1''）を積層したもので、半導体
基板（1）でコレクタ領域（1）が形成される。
【０００５】横に並ぶドレイン領域（3）とベース領域
（2）、エミッタ領域（4）でＰチャネル型ＭＯＳＦＥＴ
（11）が形成され、縦方向のコレクタ領域（1）とベー
ス領域（2）、エミッタ領域（4）でＮ+ＰＮ+型トランジ
スタ（12）が形成される。トランジスタ（12）のベース
領域（2）がＭＯＳＦＥＴ（11）のソース領域となり、
トランジスタ（12）のエミッタ領域（4）がＭＯＳＦＥ
Ｔ（11）のゲート領域となって、ＭＯＳＦＥＴ（11）の
ゲート電圧ＶTで定電圧ダイオードのツェナー電圧ＶZが
コントロールされる。
（2）、エミッタ領域（4）でＰチャネル型ＭＯＳＦＥＴ
（11）が形成され、縦方向のコレクタ領域（1）とベー
ス領域（2）、エミッタ領域（4）でＮ+ＰＮ+型トランジ
スタ（12）が形成される。トランジスタ（12）のベース
領域（2）がＭＯＳＦＥＴ（11）のソース領域となり、
トランジスタ（12）のエミッタ領域（4）がＭＯＳＦＥ
Ｔ（11）のゲート領域となって、ＭＯＳＦＥＴ（11）の
ゲート電圧ＶTで定電圧ダイオードのツェナー電圧ＶZが
コントロールされる。
【０００６】すなわち、図４の定電圧ダイオードに逆バ
イアス電圧を印加すると、アノード電極（7）に印加さ
れるマイナスのゲート電圧ＶTが所定の値になったとき
に、ＭＯＳ構造のチャネル部（5）が導通してＭＯＳＦ
ＥＴ（11）がオンし、このときのチャネル部（5）を流
れるチャネル電流がトランジスタ（12）のベース電流と
なってトランジスタ（12）がオンする。トランジスタ
（12）のオンで定電圧ダイオードがフレークダウンをし
て、図６（ａ）の波形（ハ）に示すブレークダウン波形
が得られる。
イアス電圧を印加すると、アノード電極（7）に印加さ
れるマイナスのゲート電圧ＶTが所定の値になったとき
に、ＭＯＳ構造のチャネル部（5）が導通してＭＯＳＦ
ＥＴ（11）がオンし、このときのチャネル部（5）を流
れるチャネル電流がトランジスタ（12）のベース電流と
なってトランジスタ（12）がオンする。トランジスタ
（12）のオンで定電圧ダイオードがフレークダウンをし
て、図６（ａ）の波形（ハ）に示すブレークダウン波形
が得られる。
【０００７】ＭＯＳＦＥＴ（11）をオンさせるゲート電
圧ＶTをコントロールすることで、定電圧ダイオードの
ツェナー電圧ＶZ付近のブレークダウン波形を立ち上が
りのシャープな波形にすることができる。また、トラン
ジスタ（12）の電流増幅率ｈ FEで、ブレークダウン後の
波形の傾きを９０°近くに起こすことができる。このよ
うなブレークダウン波形の定電圧ダイオードは、ミリ単
位の微小電流制御などに有利である。
圧ＶTをコントロールすることで、定電圧ダイオードの
ツェナー電圧ＶZ付近のブレークダウン波形を立ち上が
りのシャープな波形にすることができる。また、トラン
ジスタ（12）の電流増幅率ｈ FEで、ブレークダウン後の
波形の傾きを９０°近くに起こすことができる。このよ
うなブレークダウン波形の定電圧ダイオードは、ミリ単
位の微小電流制御などに有利である。
【０００８】
【発明が解決しようとする課題】ところで、図４のＭＯ
ＳＦＥＴ型定電圧ダイオードは、ＭＯＳＦＥＴ（11）が
オンしたときに横方向に並ぶエミッタ領域（4）・ベー
ス領域（2）・チャネル部（5）・ドレイン領域（3）の
区域にＮ+ＰＮＰのサイリスタが寄生的に発生する。こ
の寄生サイリスタは、定電圧ダイオードがブレークダウ
ンを起こすと即座にオンして、図６（ａ）に示すよう
に、ツェナー飽和電流ＩBOを小さく制限して、ツェナー
飽和電流ＩBOが実用上に必要な値まで大きく設定できな
くなる不具合があった。
ＳＦＥＴ型定電圧ダイオードは、ＭＯＳＦＥＴ（11）が
オンしたときに横方向に並ぶエミッタ領域（4）・ベー
ス領域（2）・チャネル部（5）・ドレイン領域（3）の
区域にＮ+ＰＮＰのサイリスタが寄生的に発生する。こ
の寄生サイリスタは、定電圧ダイオードがブレークダウ
ンを起こすと即座にオンして、図６（ａ）に示すよう
に、ツェナー飽和電流ＩBOを小さく制限して、ツェナー
飽和電流ＩBOが実用上に必要な値まで大きく設定できな
くなる不具合があった。
【０００９】また、図４の定電圧ダイオードの順方向特
性は、図６（ｂ）の波形（ニ）のようになる。つまり、
アノード電極（7）にプラスの順電圧ＶFを印加した場
合、トランジスタ（12）のベース領域（2）が電気的に
浮いた状態になっているので、エミッタ領域（4）の耐
圧が逆方向の耐圧となって外に現われて、順電圧ＶFと
順電流ＩFの順方向特性の波形は、通常のツェナーダイ
オードの図６（ｂ）の鎖線のＶF波形（ホ）と逆のＬＶ
CEO波形（ニ）となる。そのため、図４の定電圧ダイオ
ードは、順方向特性の利用分野が極限られる用途の狭い
ものとなっている。
性は、図６（ｂ）の波形（ニ）のようになる。つまり、
アノード電極（7）にプラスの順電圧ＶFを印加した場
合、トランジスタ（12）のベース領域（2）が電気的に
浮いた状態になっているので、エミッタ領域（4）の耐
圧が逆方向の耐圧となって外に現われて、順電圧ＶFと
順電流ＩFの順方向特性の波形は、通常のツェナーダイ
オードの図６（ｂ）の鎖線のＶF波形（ホ）と逆のＬＶ
CEO波形（ニ）となる。そのため、図４の定電圧ダイオ
ードは、順方向特性の利用分野が極限られる用途の狭い
ものとなっている。
【００１０】実際、図４の定電圧ダイオードは文献上の
もので、逆方向特性と順方向特性の双方が利用分野の狭
いものであることから、未だ実用化されていないのが現
状である。
もので、逆方向特性と順方向特性の双方が利用分野の狭
いものであることから、未だ実用化されていないのが現
状である。
【００１１】本発明の目的は、逆方向特性と順方向特性
を実用的な段階まで改善したＭＯＳＦＥＴ型の６Ｖ以下
用定電圧ダイオードを提供することにある。
を実用的な段階まで改善したＭＯＳＦＥＴ型の６Ｖ以下
用定電圧ダイオードを提供することにある。
【００１２】
【課題を解決するための手段】本発明は、コレクタ領域
となる一導電型半導体基板の表面の離反する二領域に他
導電型不純物を選択拡散して形成されたベース領域及び
ドレイン領域と、ベース領域に他導電型不純物を選択拡
散して形成されたエミッタ領域と、ベース領域とドレイ
ン領域の間のチャンネル部上とベース領域上とに形成さ
れた絶縁膜と、エミッタ領域上と絶縁膜上に形成された
アノード電極と、半導体基板の裏面に形成されたカソー
ド電極を有するＭＯＳＦＥＴ型の定電圧ダイオードにお
ける前記エミッタ領域に部分的に、前記ベース領域と同
一導電型で、前記アノード電極とベース領域を導通させ
るバイパス領域を形成したことにより、上記目的を達成
するものである。
となる一導電型半導体基板の表面の離反する二領域に他
導電型不純物を選択拡散して形成されたベース領域及び
ドレイン領域と、ベース領域に他導電型不純物を選択拡
散して形成されたエミッタ領域と、ベース領域とドレイ
ン領域の間のチャンネル部上とベース領域上とに形成さ
れた絶縁膜と、エミッタ領域上と絶縁膜上に形成された
アノード電極と、半導体基板の裏面に形成されたカソー
ド電極を有するＭＯＳＦＥＴ型の定電圧ダイオードにお
ける前記エミッタ領域に部分的に、前記ベース領域と同
一導電型で、前記アノード電極とベース領域を導通させ
るバイパス領域を形成したことにより、上記目的を達成
するものである。
【００１３】
【作用】ＭＯＳＦＥＴ型定電圧ダイオードのベース領域
〔ソース領域〕とアノード電極〔ゲート電極〕をバイパ
ス領域でコンタクトさせることにより、ＭＯＳＦＥＴの
オン時に流れるチャネル電流が抑制されてエミッタ領域
とベース領域とコネクタ領域で形成されるトランジスタ
の電流増幅率ｈFEが下がり、エミッタ領域とベース領域
とチャネル部とドレイン領域の横方向に寄生的に発生す
るサイリスタがオンするタイミングが遅れ、これにより
逆方向特性のツェナー飽和電流ＩBOが増大する。
〔ソース領域〕とアノード電極〔ゲート電極〕をバイパ
ス領域でコンタクトさせることにより、ＭＯＳＦＥＴの
オン時に流れるチャネル電流が抑制されてエミッタ領域
とベース領域とコネクタ領域で形成されるトランジスタ
の電流増幅率ｈFEが下がり、エミッタ領域とベース領域
とチャネル部とドレイン領域の横方向に寄生的に発生す
るサイリスタがオンするタイミングが遅れ、これにより
逆方向特性のツェナー飽和電流ＩBOが増大する。
【００１４】また、ベース領域〔ソース領域〕とアノー
ド電極〔ゲート電極〕をバイパス領域でコンタクトさせ
ると、順方向に対しては通常のＰＮ接合型定電圧ダイオ
ードと同様な順方向特性となる。
ド電極〔ゲート電極〕をバイパス領域でコンタクトさせ
ると、順方向に対しては通常のＰＮ接合型定電圧ダイオ
ードと同様な順方向特性となる。
【００１５】
【実施例】図４の定電圧ダイオードに適用した本発明実
施例を図１に、その等価回路を図２に示す。なお、図１
及び図２における図４及び図５と同一、又は、相当部分
には同一符号を付して、説明は省略する。
施例を図１に、その等価回路を図２に示す。なお、図１
及び図２における図４及び図５と同一、又は、相当部分
には同一符号を付して、説明は省略する。
【００１６】図１のＭＯＳＦＥＴ型６Ｖ以下用定電圧ダ
イオードは、エミッタ領域（4）の中央部にベース領域
（2）と同一導電型のバイパス領域（10）をベース領域
（2）まで形成して、バイパス領域（10）でベース領域
（2）とアノード電極（7）をコンタクトしたことを特徴
とする。この定電圧ダイオードは、等価回路的には図２
に示すように、Ｐチャネル型ＭＯＳＦＥＴ（11）のソー
スとベース間、或いは、Ｎ+ＰＮ+型トランジスタ（12）
のベースとエミッタ間に抵抗（13）が接続されたものと
なる。この抵抗（13）は、Ｐチャネル型ＭＯＳＦＥＴ
（11）をオンさせるチャネル電流がベース領域（2）を
流れるときのベース領域（2）での抵抗成分に相当す
る。トランジスタ（12）のベースとエミッタ間への抵抗
（13）の追加接続により、トランジスタ（12）の電流増
幅率ｈFEが下がる。
イオードは、エミッタ領域（4）の中央部にベース領域
（2）と同一導電型のバイパス領域（10）をベース領域
（2）まで形成して、バイパス領域（10）でベース領域
（2）とアノード電極（7）をコンタクトしたことを特徴
とする。この定電圧ダイオードは、等価回路的には図２
に示すように、Ｐチャネル型ＭＯＳＦＥＴ（11）のソー
スとベース間、或いは、Ｎ+ＰＮ+型トランジスタ（12）
のベースとエミッタ間に抵抗（13）が接続されたものと
なる。この抵抗（13）は、Ｐチャネル型ＭＯＳＦＥＴ
（11）をオンさせるチャネル電流がベース領域（2）を
流れるときのベース領域（2）での抵抗成分に相当す
る。トランジスタ（12）のベースとエミッタ間への抵抗
（13）の追加接続により、トランジスタ（12）の電流増
幅率ｈFEが下がる。
【００１７】図１の定電圧ダイオードは、図４の定電圧
ダイオードと同様に、ＭＯＳＦＥＴ（11）のゲート電圧
ＶTで定電圧ダイオードのツェナー電圧ＶZがコントロー
ルされる。つまり、アノード電極（7）に印加されるマ
イナスのゲート電圧ＶTが所定の値になったときに、チ
ャネル部（5）が導通してＭＯＳＦＥＴ（11）がオン
し、このときのチャネル部（5）を流れるチャネル電流
でトランジスタ（12）がオンして、定電圧ダイオードが
フレークダウンを起こす。
ダイオードと同様に、ＭＯＳＦＥＴ（11）のゲート電圧
ＶTで定電圧ダイオードのツェナー電圧ＶZがコントロー
ルされる。つまり、アノード電極（7）に印加されるマ
イナスのゲート電圧ＶTが所定の値になったときに、チ
ャネル部（5）が導通してＭＯＳＦＥＴ（11）がオン
し、このときのチャネル部（5）を流れるチャネル電流
でトランジスタ（12）がオンして、定電圧ダイオードが
フレークダウンを起こす。
【００１８】図１の定電圧ダイオードの場合も、ＭＯＳ
ＦＥＴ（11）がオンしたときに、横方向に並ぶエミッタ
領域（4）・ベース領域（2）・チャネル部（5）・ドレ
イン領域（3）の区域にＮ+ＰＮＰのサイリスタが寄生的
に発生する。この寄生サイリスタは、定電圧ダイオード
のブレークダウン電流でオンするが、バイパス領域（1
0）による抵抗（13）の追加によるトランジスタ（12）
の電流増幅率ｈFEの低下で寄生サイリスタのオンするタ
イミングが遅れる。その結果、図１の定電圧ダイオード
の逆方向特性は、図３（ａ）のブレークダウン波形
（イ）に示すようになり、ブレークダウンから寄生サイ
リスタがオンするまでの時間延長分だけツェナー飽和電
流ＩBOが大きくなる。このツェナー飽和電流ＩBOの増大
率は、バイパス領域（10）の面積、不純物濃度などで容
易に調整でき、ツェナー飽和電流ＩBOを実用上に必要な
値にすることが可能となった。
ＦＥＴ（11）がオンしたときに、横方向に並ぶエミッタ
領域（4）・ベース領域（2）・チャネル部（5）・ドレ
イン領域（3）の区域にＮ+ＰＮＰのサイリスタが寄生的
に発生する。この寄生サイリスタは、定電圧ダイオード
のブレークダウン電流でオンするが、バイパス領域（1
0）による抵抗（13）の追加によるトランジスタ（12）
の電流増幅率ｈFEの低下で寄生サイリスタのオンするタ
イミングが遅れる。その結果、図１の定電圧ダイオード
の逆方向特性は、図３（ａ）のブレークダウン波形
（イ）に示すようになり、ブレークダウンから寄生サイ
リスタがオンするまでの時間延長分だけツェナー飽和電
流ＩBOが大きくなる。このツェナー飽和電流ＩBOの増大
率は、バイパス領域（10）の面積、不純物濃度などで容
易に調整でき、ツェナー飽和電流ＩBOを実用上に必要な
値にすることが可能となった。
【００１９】また、図１の定電圧ダイオードの順方向特
性は、図２（ｂ）の波形（ロ）に示すように、通常のツ
ェナーダイオードの順方向特性と同様なＶF波形とな
る。つまり、アノード電極（7）にプラスの順電圧ＶFを
印加した場合、トランジスタ（12）のベース領域（2）
がバイパス領域（10）でアノード電極（7）にコンタク
トされている状態にあるので、順方向耐圧はコレクタ領
域（1）とベース領域（2）のＰＮ接合の耐圧となり、順
方向特性は図２（ｂ）の波形（ロ）となる。
性は、図２（ｂ）の波形（ロ）に示すように、通常のツ
ェナーダイオードの順方向特性と同様なＶF波形とな
る。つまり、アノード電極（7）にプラスの順電圧ＶFを
印加した場合、トランジスタ（12）のベース領域（2）
がバイパス領域（10）でアノード電極（7）にコンタク
トされている状態にあるので、順方向耐圧はコレクタ領
域（1）とベース領域（2）のＰＮ接合の耐圧となり、順
方向特性は図２（ｂ）の波形（ロ）となる。
【００２０】なお、図１の定電圧ダイオードは、Ｐチャ
ネル型で説明したが、本発明はＮチャネル型定電圧ダイ
オードであっても同様に適応できる。
ネル型で説明したが、本発明はＮチャネル型定電圧ダイ
オードであっても同様に適応できる。
【００２１】
【発明の効果】本発明によれば、ＭＯＳＦＥＴ型定電圧
ダイオードのベース領域〔ソース領域〕とアノード電極
〔ゲート電極〕をコンタクトするバイパス領域により、
ＭＯＳＦＥＴのオン時に流れるチャネル電流が抑制され
てエミッタ領域とベース領域とコネクタ領域で形成され
るトランジスタの電流増幅率ｈFEが下がり、エミッタ領
域とベース領域とチャネル部とドレイン領域の横方向に
寄生的に発生するサイリスタがオンするタイミングが遅
れて、逆方向特性のツェナー飽和電流ＩBOの増大化が図
れ、ブレークダウン波形のシャープな実用価値の高い定
電圧ダイオードが提供できる。
ダイオードのベース領域〔ソース領域〕とアノード電極
〔ゲート電極〕をコンタクトするバイパス領域により、
ＭＯＳＦＥＴのオン時に流れるチャネル電流が抑制され
てエミッタ領域とベース領域とコネクタ領域で形成され
るトランジスタの電流増幅率ｈFEが下がり、エミッタ領
域とベース領域とチャネル部とドレイン領域の横方向に
寄生的に発生するサイリスタがオンするタイミングが遅
れて、逆方向特性のツェナー飽和電流ＩBOの増大化が図
れ、ブレークダウン波形のシャープな実用価値の高い定
電圧ダイオードが提供できる。
【００２２】また、バイパス領域の追加形成で、通常の
ＰＮ接合型定電圧ダイオードと同様な順方向特性が得ら
れて、通常のＰＮ接合型定電圧ダイオードと同様な広い
用途に適用できるＭＯＳＦＥＴ型定電圧ダイオードが提
供できる。
ＰＮ接合型定電圧ダイオードと同様な順方向特性が得ら
れて、通常のＰＮ接合型定電圧ダイオードと同様な広い
用途に適用できるＭＯＳＦＥＴ型定電圧ダイオードが提
供できる。
【図１】本発明の一実施例を示す断面図
【図２】図１の定電圧ダイオードの等価回路図
【図３】（ａ）は図１の定電圧ダイオードの逆方向特性
図、（ｂ）は図１の定電圧ダイオードの順方向特性図
図、（ｂ）は図１の定電圧ダイオードの順方向特性図
【図４】本発明の前提となるＭＯＳＦＥＴ型６Ｖ以下用
定電圧ダイオードの断面図
定電圧ダイオードの断面図
【図５】図４の定電圧ダイオードの等価回路図
【図６】（ａ）は図４の定電圧ダイオードの逆方向特性
図、（ｂ）は図４の定電圧ダイオードの順方向特性図
図、（ｂ）は図４の定電圧ダイオードの順方向特性図
【図７】一般的なＰＮ接合型定電圧ダイオードの逆方向
特性図
特性図
1 半導体基板〔コレクタ領域〕 2 ベース領域 3 ドレイン領域 4 エミッタ領域 5 チャネル部 6 絶縁層 7 アノード電極 9 カソード電極 10 バイパス領域 11 ＭＯＳＦＥＴ 12 トランジスタ
Claims (2)
- 【請求項１】 コレクタ領域となる一導電型半導体基板
の表面の離反する二領域に他導電型不純物を選択拡散し
て形成されたベース領域及びドレイン領域と、ベース領
域に他導電型不純物を選択拡散して形成されたエミッタ
領域と、ベース領域とドレイン領域の間のチャネル部上
とベース領域上に形成された絶縁膜と、エミッタ領域上
と絶縁膜上に形成されたアノード電極と、半導体基板の
裏面に形成されたカソード電極とを有するＭＯＳＦＥＴ
型の定電圧ダイオードであって、 前記エミッタ領域に部分的に、前記ベース領域と同一導
電型で、前記アノード電極とベース領域を導通させるバ
イパス領域を形成したことを特徴とする定電圧ダイオー
ド。 - 【請求項２】 請求項１記載のドレイン領域とコレクタ
領域及びベース領域がＰチャネル型ＭＯＳＦＥＴで、コ
レクタ領域とベース領域及びエミッタ領域がＮＰＮ型ト
ランジスタであることを特徴とする定電圧ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7353893A JPH06291337A (ja) | 1993-03-31 | 1993-03-31 | 定電圧ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7353893A JPH06291337A (ja) | 1993-03-31 | 1993-03-31 | 定電圧ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291337A true JPH06291337A (ja) | 1994-10-18 |
Family
ID=13521117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7353893A Withdrawn JPH06291337A (ja) | 1993-03-31 | 1993-03-31 | 定電圧ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291337A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07131037A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | 半導体素子 |
| US6791123B2 (en) * | 2001-10-01 | 2004-09-14 | Nec Electronics Corporation | ESD protection element |
| JP2010512003A (ja) * | 2006-11-30 | 2010-04-15 | アルファ アンド オメガ セミコンダクター，リミテッド | トレンチ絶縁を用いたラッチアップ現象のない垂直方向ｔｖｓダイオードアレイ構造 |
-
1993
- 1993-03-31 JP JP7353893A patent/JPH06291337A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07131037A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | 半導体素子 |
| US6791123B2 (en) * | 2001-10-01 | 2004-09-14 | Nec Electronics Corporation | ESD protection element |
| JP2010512003A (ja) * | 2006-11-30 | 2010-04-15 | アルファ アンド オメガ セミコンダクター，リミテッド | トレンチ絶縁を用いたラッチアップ現象のない垂直方向ｔｖｓダイオードアレイ構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4066917A (en) | Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic | |
| US5031009A (en) | Conductivity modulation semiconductor with no negative resistance characteristics | |
| US4694313A (en) | Conductivity modulated semiconductor structure | |
| US5910664A (en) | Emitter-switched transistor structures | |
| JPH0864811A (ja) | 電力装置集積化構造体 | |
| KR930004815B1 (ko) | 래치 엎을 방지한 Bi-CMOS 반도체 장치 | |
| US4562454A (en) | Electronic fuse for semiconductor devices | |
| US5903034A (en) | Semiconductor circuit device having an insulated gate type transistor | |
| JPS62231518A (ja) | 導電率変調電界効果トランジスタの高速スイツチ・オフ回路 | |
| US4807009A (en) | Lateral transistor | |
| US5497011A (en) | Semiconductor memory device and a method of using the same | |
| JPS6384164A (ja) | 縦形ｍｏｓｆｅｔ | |
| JPH06291337A (ja) | 定電圧ダイオード | |
| JPH0291974A (ja) | 半導体装置 | |
| JPH0291975A (ja) | 半導体装置 | |
| JP2612354B2 (ja) | 定電圧装置 | |
| JPS6241428B2 (ja) | ||
| JP2501236B2 (ja) | タ―ンオフゲ―ト付きサイリスタ | |
| JPH05299651A (ja) | バックゲート端子付ｍｏｓｆｅｔ | |
| JPH05259183A (ja) | 半導体装置及びその製造方法 | |
| JPS6113667A (ja) | 絶縁ゲ−ト形電界効果トランジスタ | |
| JPH03145163A (ja) | サイリスタ | |
| US5617017A (en) | Voltage regulator having MOS pull-off transistor for a bipolar pass transistor | |
| JPH01134974A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP3084859B2 (ja) | 接合形電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |