JPH06291365A

JPH06291365A - 半導体発光素子及びその製造方法、光学検知装置、光学的情報処理装置、投光器並びに光ファイバモジュール

Info

Publication number: JPH06291365A
Application number: JP9726293A
Authority: JP
Inventors: Kazuyuki Hayamizu; 一行速水
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1993-03-30
Filing date: 1993-03-30
Publication date: 1994-10-18

Abstract

(57)【要約】【目的】電流狭窄構造と半導体多層反射膜層を有する
半導体発光素子において、多層反射膜層に起因する素子
抵抗を低減する。【構成】ｐ−ＧａＡｓ基板１の上方にｐ型の多層反射
膜層２、ｐ−ＡｌＧａＡｓ活性層４、ｎ−ＡｌＧａＡｓ
上クラッド層５などをエピタキシャル成長させる。この
後、キャップ層６上のＡＺレジスト被膜７をマスクとし
て多層反射膜層２にＢｅイオンを打込み、当該イオン打
込み領域８で多層反射膜層２を低抵抗化し、素子抵抗を
低減させる。また、同じＡＺレジスト被膜７をマスクと
し、上クラッド層５中にＢｅイオンを打込み、当該イオ
ン打込み領域９で電流阻止領域（ｐｎ接合面）を形成す
ると共にイオン打込み領域９で囲まれた領域を電流通路
領域１０とし、電流狭窄構造を構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体発光素子及びそ
の製造方法、光学検知装置、光学的情報処理装置、投光
器並びに光ファイバモジュールに関する。具体的にいう
と、本発明は、半導体多層反射膜層を有する発光ダイオ
ード（ＬＥＤ）や半導体レーザ素子（ＬＤ）等の半導体
発光素子とその製造方法に関し、さらに当該半導体発光
素子を用いた光学検知装置、光学的情報処理装置、投光
器及び光ファイバモジュールに関する。

【０００２】

【従来の技術】半導体多層反射膜を有する半導体発光素
子の従来例としては、図３１に示すような構造の半導体
発光素子Ｐがある。この半導体発光素子Ｐにあっては、
ｐ−ＧａＡｓ基板３０１の上にｐ型のＡｌ_0.2Ｇａ_0.8Ａ
ｓ層とＡｌＡｓ層とを３０ペア積層して半導体多層反射
膜層３０２を形成し、さらに半導体多層反射膜層３０２
の上にｐ−Ａｌ_0.45Ｇａ_0.55Ａｓ下クラッド層３０３、
ｐ−Ａｌ_0.03Ｇａ_0.97Ａｓ活性層３０４、ｎ−Ａｌ_0.45
Ｇａ_0.55Ａｓ上クラッド層３０５、ｎ−Ａｌ_0.1Ｇａ_0.9
Ａｓ拡散バッファ層３０６、ｐ−Ａｌ_0.45Ｇａ_0.55Ａｓ
電流阻止層３０７、ｎ−Ａｌ_0.1Ｇａ_0.9Ａｓキャップ層
３０８を積層している。また、キャップ層３０８の上面
に設けたｎ側電極３０９には光出射窓３１０を開口して
あり、ｐ−ＧａＡｓ基板３０１の下面全体にｐ側電極３
１１を設けてあり、光出射窓３１０と対応させてキャッ
プ層３０８及び電流阻止層３０７にＳｉ拡散領域３１２
を形成することによって電流阻止層３０７を部分的にｎ
型に反転させている。

【０００３】このような半導体発光素子Ｐにあっては、
ｎ側に反転したＳｉ拡散領域３１２を通してのみ電流阻
止層３０７を電流が通過できるようになった電流狭窄構
造となっているので、発光領域を微小化することがで
き、レンズと結合させた際にコリメート性、集光性に優
れている。また、電流狭窄構造に加えて、活性層３０４
から光出射窓３１０と反対側へ出射された光を半導体多
層反射膜層３０２によって反射させ、光出射窓３１０へ
導いているので、発光効率も高いという利点がある。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな半導体多層反射膜層を備えた電流狭窄構造の半導体
発光素子にあっては、半導体多層反射膜層に起因する素
子抵抗の高さ（特に、ｐ型の半導体多層反射膜層は、ｎ
型の半導体多層反射膜層により非常に抵抗が高い。）よ
り、光出力の熱飽和が激しくなり、光出力が小さいとい
う問題があった。また、素子抵抗が高いために、駆動電
圧が高くなり、バッテリー駆動が困難であるという問題
があった。

【０００５】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、電流通路領
域のほぼ真上もしくは真下の部分を除いて半導体多層反
射膜層を無秩序化することにより、あるいは、電流通路
領域のほぼ真上もしくは真下の部分のみを無秩序化する
ことにより、半導体多層反射膜層に起因する素子抵抗を
低減することにある。

【０００６】

【課題を解決するための手段】本発明の半導体発光素子
は、活性層と半導体多層反射膜層を有する半導体発光素
子において、前記半導体多層反射膜層の一部が無秩序化
され、前記活性層へ注入される電流の通路となる電流通
路領域を制限するための電流通路制限手段が設けられて
いることを特徴としている。

【０００７】上記半導体発光素子においては、半導体多
層反射膜層の導電型がｐ型であってもよく、前記電流通
路領域の大部分を除いて、素子上部の全面に電極が形成
されていてもよい。

【０００８】また、上記半導体発光素子においては、前
記電流通路領域の真上もしくは真下の大部分を除き、前
記半導体多層反射膜層が無秩序化されていてもよい。そ
の場合、前記半導体多層反射膜層の無秩序化されていな
い領域の面積と、電流通路領域の面積とを、ほぼ等しく
することができる。

【０００９】また、上記半導体発光素子においては、前
記電流通路領域の真上もしくは真下の大部分において、
前記半導体多層反射膜層が無秩序化されていてもよい。
その場合、前記半導体多層反射膜層の無秩序化されてい
る領域の面積と、前記電流通路領域の面積とを、ほぼ等
しくすることができる。

【００１０】また、上記半導体発光素子においては、前
記半導体多層反射膜層が電流通路制限層となっていても
よい。

【００１１】本発明による半導体発光素子の第１の製造
方法は、半導体多層反射膜層を有するダブルヘテロ構造
のウエハを形成する工程と、マスクを用いて前記ウエハ
の所定位置に不純物を導入し、電流通路領域を形成もし
くは制限する工程と、同一のマスクを用いて少なくとも
半導体多層反射膜層に届く深さまで不純物を導入するこ
とにより当該半導体多層反射膜層の一部を無秩序化する
工程とを含むことを特徴としている。

【００１２】この製造方法における不純物導入方法は、
拡散法でもよく、イオン注入法でもよく、また、不純物
としては亜鉛もしくはベリリウムを用いることができ
る。

【００１３】本発明による半導体発光素子の第２の製造
方法は、活性層より上方に半導体多層反射膜層及び少な
くとも１つのｐｎ接合半導体層を有するウエハを形成す
る工程と、該ウエハ上に固相拡散源を形成する工程と、
この拡散源を用いて活性層より上方に形成されたｐｎ接
合半導体層と半導体多層反射膜層を貫くまで拡散を行な
う工程とを有することを特徴としている。

【００１４】本発明による半導体発光素子の第３の製造
方法は、半導体多層反射膜層及び活性層より上方に少な
くとも１つのｐｎ接合半導体層を有するウエハを形成す
る工程と、該ウエハ上に固相拡散源を形成する工程と、
この拡散源を用いて活性層より上方に形成されたｐｎ接
合半導体層を貫くまで拡散を行なう工程と、この固相拡
散源をマスクとして少なくとも半導体多層反射膜層に届
く深さまでイオン注入を行なうことを特徴としている。

【００１５】また、本発明による半導体発光素子は、光
学検知装置や光学的情報処理装置、投光器、光ファイバ
モジュールに用いることができる。

【００１６】

【作用】本発明の半導体発光素子にあっては、電流通路
領域を制限するための電流通路制限手段を設けているの
で、注入された電流を活性層の微小領域に集中させるこ
とができ、高い発光効率で微小発光（逆に、発光径を大
きくすることも可能である。）を得ることができる。ま
た、光出射側と反対側へ出射された光を半導体多層反射
膜層によって反射させることができるので、高い発光効
率を得ることができる。

【００１７】しかも、半導体多層反射膜層の一部を無秩
序化しているので、半導体多層反射膜層は無秩序化され
た領域で抵抗が小さくなり、電流は抵抗の小さな無秩序
化された領域で半導体多層反射膜層を通過でき、半導体
発光素子の素子抵抗が小さくなる。このため、半導体発
光素子の動作電圧が小さくなる。また、素子抵抗が小さ
くなるので、光出力の熱飽和も軽減され、光出力をより
大きくできる。

【００１８】また、本発明による半導体発光素子の第１
の製造方法にあっては、同一のマスクを用いて電流通路
領域（電流通路制限領域）の形成と、半導体多層反射膜
層の一部の無秩序化とを行なうため、電流通路領域（電
流通路制限領域）と半導体多層反射膜層の無秩序化領域
との位置合せをアライメントフリーで容易に行なえ、製
造プロセスを簡単にすることができる。

【００１９】また、本発明による半導体発光素子の第２
の製造方法にあっても、ウエハ上に形成した固相拡散源
を用いてｐｎ接合半導体層と半導体多層反射膜層を貫く
まで拡散を行なわせているので、電流通路領域（電流通
路制限領域）の形成と多層反射膜層の無秩序化とを同時
に行なうことができ、電流通路領域（電流通路制限領
域）と半導体多層反射膜層の無秩序化領域との位置合せ
をアライメントフリーで容易に行なえ、製造プロセスを
簡単にすることができる。

【００２０】また、本発明による半導体発光素子の第３
の製造方法は、ｐｎ接合半導体層に拡散を行なわせるた
めの固相拡散源をマスクとして半導体多層反射膜層にイ
オン注入を行なっているので、イオン注入用のマスクを
別途形成する必要がなく、電流通路領域（電流通路制限
領域）と半導体多層反射膜層の無秩序化領域との位置合
せをアライメントフリーで容易に行なえ、製造プロセス
を簡単にすることができる。

【００２１】また、本発明の半導体発光素子は、微小発
光径を有し、光出力も大きくすることができるので、光
学検知装置や光学的情報処理装置、投光器、光ファイバ
モジュールに用いることにより、性能の良好な各種光学
装置を製作することができる。

【００２２】

【実施例】図１（ａ）（ｂ）は、本発明の第１実施例に
よる面発光型のＡｌＧａＡｓ系半導体発光素子Ａ１を示
す平面図及び断面図、図２（ａ）（ｂ）（ｃ）（ｄ）は
この半導体発光素子Ａ１の製造手順を示す断面図であ
る。この半導体発光素子Ａｌを製造手順に沿って説明す
る。まず、ＭＢＥ法やＭＯＣＶＤ法などを用いることに
より、ｐ−ＧａＡｓ基板１の上に、３０ペアのＡｌ_0.2
Ｇａ_0.8Ａｓ層及びＡｌＡｓ層からなるｐ型の多層反射
膜層２、ｐ−Ａｌ_0.35Ｇａ_0.65Ａｓ下クラッド層３、ｐ
−Ａｌ_0.03Ｇａ_0.97Ａｓ活性層４、ｎ−Ａｌ_0.35Ｇａ
_0.65Ａｓ上クラッド層５、ｎ−Ａｌ_0.1Ｇａ_0.9Ａｓキャ
ップ層６を順次エピタキシャル成長させる。このウエハ
はダブルヘテロ構造である。

【００２３】なお、多層反射膜層２は、ここでは３０ペ
アからなるＡｌ_0.2Ｇａ_0.8Ａｓ／ＡｌＡｓ層としたが、
多層反射膜層２の組成やペア数は特に限定されるもので
はない（本実施例以降の各実施例でも同様である）。

【００２４】この後、図２（ａ）に示すように、キャッ
プ層６の上の所望の位置に所望の形状及び大きさ（例え
ば、キャップ層６の中央部に直径５０μｍの円形）でＡ
Ｚレジスト被膜７を形成し、キャップ層６を部分的に覆
う。

【００２５】ついで、図２（ｂ）に示すように、ＡＺレ
ジスト被膜７をマスクとしてＢｅイオンを打込んでイオ
ン打込み領域８（図１及び図２では梨地模様で表わ
す。）を形成する。このとき、下クラッド層３とＧａＡ
ｓ基板１中にイオン打込み領域（Ｂｅイオンの分布領
域）８の上端及び下端がくるように多層反射膜層２にＢ
ｅイオンを打込む。次に、図２（ｃ）に示すように、同
一のＡＺレジスト被膜７をマスクとし、上クラッド層５
中に再度Ｂｅイオンを打込んでイオン打込み領域９（図
１及び図２では梨地模様で表わす。）を形成し、イオン
打込み領域９の上端及び下端が上クラッド層５内にくる
ようにする。

【００２６】但し、このイオン打込みの工程において
は、イオンを打込む順序は関係なく、上クラッド層５の
イオン打込み領域９を形成した後、多層反射膜層２の部
分のイオン打込み領域８を形成してもよい。また、イオ
ン打込み領域８におけるＢｅイオンの打込み深さについ
ては、図示のような深さに限るものでなく、多層反射膜
層２の厚み全体がイオン打込み領域８となっていればよ
い。さらに、イオン打込み領域９におけるＢｅイオンの
打込み深さについても、イオン打込み領域９の下面が活
性層４より上のｎ型領域にあればよい。

【００２７】こうして上クラッド層５内に一部領域を除
いてＢｅイオンを打込んでイオン打込み領域９を形成す
ると、イオン打込み領域９ではｎ型の上クラッド層５の
導電型がｐ型に反転させられるため、ｐ型のイオン打込
み領域９下面とｎ型の上クラッド層５との界面（図１の
斜線を施した領域）にｐｎ接合面が形成される。このｐ
ｎ接合面は、半導体発光素子Ａｌに駆動電圧を印加した
とき逆バイアスとなり、イオン打込み領域９には電流ｉ
が流れることができない。一方、イオン打込み領域９を
形成されていない領域では電流ｉの流れは妨げられな
い。このため、上クラッド層５内のイオン打込み領域９
を形成された領域は電流阻止領域となり、イオン打込み
領域９に囲まれた領域は電流通路領域１０となってお
り、活性層４とキャップ層６との間では限定された電流
通路領域１０にのみ電流ｉが流れる電流狭窄構造となっ
ている。

【００２８】また、電流通路領域１０の真下の部分を除
いて多層反射膜層２の厚み全体にＢｅイオンを打込んで
イオン打込み領域８を形成しているので、このイオン打
込み領域８では多層反射膜層２が無秩序化される。すな
わち、無秩序化された多層反射膜層２の結晶構造はほぼ
完全にアモルファス化される。この結果、この部分では
多層反射膜層２の反射効果はなくなるが、多層反射膜層
２の抵抗が低減され、素子全体の抵抗が小さくなる。

【００２９】上記のような方法によれば、電流通路領域
１０を形成するためのＢｅ打込みと多層反射膜層２を無
秩序化するためのＢｅ打込みとに同一のマスク（ＡＺレ
ジスト被膜７）を用いることができ、しかも、打込むイ
オン種も同一であるため、マスク等のアライメント作業
を要することなく容易に電流通路領域１０の直下以外の
領域において多層反射膜層２を無秩序化することができ
る。つまり、簡略なプロセスで電流狭窄構造と多層反射
膜層２の無秩序化を達成することができる。

【００３０】この後、マスクとして用いたＡＺレジスト
被膜７をキャップ層６の上から除去する。さらに、イオ
ン打込み領域８，９の上方の領域を除いてキャップ層６
の上にＡＺレジスト被膜７とほぼ同形・同寸法のＡＺレ
ジスト被膜１１を再度形成し、図２（ｄ）に示すよう
に、ＡＺレジスト被膜１１をマスクとしてＡＺレジスト
被膜１１の上からキャップ層６の上に電極材料を蒸着さ
せてｎ側電極１２を形成する。ついで、ＡＺレジスト被
膜１１を剥離させることによりリフトオフ法でｎ側電極
１２に円形の光取り出し窓１３を開口する。最後に、Ｇ
ａＡｓ基板１の下面全体にｐ側電極１４を設け、図１の
ような半導体発光素子Ａｌを得る。

【００３１】なお、ここではイオン注入用マスクのＡＺ
レジスト被膜７と、リフトオフ用マスクのＡＺレジスト
被膜１１とを別々とし、ＡＺレジスト被膜７を除去した
後、新たにＡＺレジスト被膜１１を形成したが、両ＡＺ
レジスト被膜７，１１を兼用させてもよい。すなわち、
イオン注入時にマスクとして用いたＡＺレジスト被膜７
を除去せずに残し、そのままリフトオフ用のマスクとし
て用いてもよい。こうすることでＡＺレジスト被膜７の
除去工程やＡＺレジスト被膜１１の成膜工程を省略する
ことができ、半導体発光素子Ａ１の製造工程を簡略化す
ることができる。

【００３２】しかして、ｎ側電極１２とｐ側電極１４と
の間に駆動電圧を印加すると、ｐ側電極１４から流入し
た電流ｉは抵抗の小さなイオン打込み領域８の内周部を
通って活性層４の電流通路領域１０と対向する領域に注
入され、さらにイオン打込み領域９で囲まれた電流通路
領域１０を通ってｎ側電極１２へ流れる。従って、活性
層４では、電流通路領域１０と対向する微小領域で発光
し、活性層４から上方へ出た光は電流通路領域１０を通
って光取り出し窓１３から外部へ出射される。また、活
性層４から下方へ出た光は、多層反射膜層２の無秩序化
されていない領域で上方へ反射され、上方の光取り出し
窓１３から外部へ出射される。

【００３３】このような半導体発光素子Ａｌにおいて
は、電流狭窄構造を採用しているので、微小発光径を持
ち、外部発光効率の高い素子を得ることができる。しか
も、本来抵抗の大きな多層反射膜層２の一部を無秩序化
しているので、電流は抵抗の小さな無秩序化された領域
を通って多層反射膜層２を通過でき、ｐ側電極１４とｎ
側電極１２との間の素子抵抗が低減し、動作電圧を低減
することができる。従って、本発明によれば、素子抵抗
を下げることにより、それに伴う発熱量を低く抑えるこ
とが可能になるので、発熱による光出力の飽和を抑える
ことができ、半導体発光素子Ａｌの高出力動作が可能に
なる。また、素子の温度上昇を抑えることができるの
で、長寿命化が図れる。特に、微小発光径を達成しなが
ら、素子抵抗を低減することができるので、発光領域を
微小化する場合には、本発明は非常に有効である。

【００３４】なお、上記第１実施例では、イオン打込み
領域８及び９を形成するためにＢｅイオンを打込んだ
が、イオン種はｐ型元素であればＢｅに限らず何でもよ
い。また、イオン打込み領域８に打込むイオンと、イオ
ン打込み領域９に打込むイオンとは異なる元素であって
も差し支えない。さらに、イオン打込み領域９に打込む
イオンは水素イオンであってもよい。水素イオンを用い
た場合には、水素イオンを打込まれた領域が高抵抗層と
なるため、イオン打込み領域９が電流阻止層となり、電
流狭窄構造が実現される。

【００３５】また、上記実施例ではＡＺレジスト被膜
７，１１や光取り出し窓１３を円形としたが、特に円形
に限るものではなく、また、光取り出し窓１３の形状と
電流通路領域１０の断面形状とは同じである必要もない
（以下の実施例でも同様である）。

【００３６】図３（ａ）（ｂ）に示すものは本発明の第
２実施例による半導体発光素子Ａ２を示す平面図及び断
面図である。この半導体発光素子Ａ２にあっては、活性
層４の上下に多層反射膜層１５，２を設けた発光素子に
おいて第１実施例のような構造を実現している。具体的
にいうと、第１実施例による半導体発光素子Ａ１の構造
に加えて、活性層４の上方、例えば上クラッド層５とキ
ャップ層６との間に３０ペアのＡｌ_0.2Ｇａ_0.8Ａｓ層及
びＡｌＡｓ層からなるｎ型多層反射膜層１５を設けてい
る。この半導体発光素子Ａ２のように活性層４の上下に
ｎ型多層反射膜層１５とｐ型多層反射膜層２を設けてあ
ると、電流狭窄構造を有する垂直共振器型面発光レーザ
を製作することができ、垂直共振器型面発光レーザの素
子抵抗を低減することができる。

【００３７】図４（ａ）（ｂ）は、本発明の第３実施例
による裏面出射型のＡｌＧａＡｓ系半導体発光素子Ａ３
を示す平面図及び断面図、図５（ａ）（ｂ）（ｃ）
（ｄ）はこの半導体発光素子Ａ３の製造手順を示す断面
図である。この半導体発光素子Ａ３を製造手順に沿って
説明する。まず、ＭＢＥ法やＭＯＣＶＤ法などを用いる
ことにより、ｎ−ＧａＡｓ基板２１の上に、ｎ−Ａｌ
_0.35Ｇａ_0.65Ａｓ上クラッド層２２、ｐ−Ａｌ_0.03Ｇａ
_0.97Ａｓ活性層２３、ｐ−Ａｌ_0.35Ｇａ_0.65Ａｓ下クラ
ッド層２４、３０ペアのＡｌ_0.2Ｇａ_0.8Ａｓ層及びＡｌ
Ａｓ層からなるｐ型の多層反射膜層２５、ｐ−ＧａＡｓ
キャップ層２６を順次エピタキシャル成長させる。この
ウエハはダブルヘテロ構造である。

【００３８】この後、図５（ａ）に示すように、キャッ
プ層２６の上の所望の位置に所望の形状及び大きさ（例
えば、キャップ層２６の中央部に直径５０μｍの円形）
でＡＺレジスト被膜２７を形成し、キャップ層２６を部
分的に覆う。

【００３９】ついで、図５（ｂ）に示すように、ＡＺレ
ジスト被膜２７をマスクとしてＢｅイオンを打込んでイ
オン打込み領域２８（図４及び図５では梨地模様で表わ
す。）を形成する。このとき、キャップ層２６と下クラ
ッド層２４中にイオン打込み領域（Ｂｅイオンの分布領
域）２８の上端及び下端がくるように多層反射膜層２５
にＢｅイオンを打込む。次に、図５（ｃ）に示すよう
に、同一のＡＺレジスト被膜２７をマスクとし、キャッ
プ層２６中にＳｉイオンを打込んでイオン打込み領域２
９（図４及び図５では梨地模様で表わす。）を形成し、
イオン打込み領域２９の上端及び下端がキャップ層２６
内にくるようにする。

【００４０】但し、このイオン打込みの工程において
は、イオンを打込む順序には関係なく、キャップ層２６
にイオン打込み領域２９を形成した後、多層反射膜層２
５の部分にイオン打込み領域２８を形成してもよい。ま
た、イオン打込み領域２８におけるＢｅイオンの打込み
深さについては、図示のような深さに限るものでなく、
多層反射膜層２５の厚み全体がイオン打込み領域２８と
なっていればよい。さらに、イオン打込み領域２９にお
けるＳｉイオンの打込み深さについても、イオン打込み
領域２９の下面が活性層２３より上のｐ型領域にあれば
よい。

【００４１】こうしてキャップ層２６内に一部領域を除
いてＢｅイオンを打込んでイオン打込み領域２９を形成
すると、イオン打込み領域２９ではｐ型のキャップ層２
６の導電型がｎ型に反転させられるため、ｎ型のイオン
打込み領域２９とｐ型のキャップ層２６との界面（図４
の斜線を施した領域）にｐｎ接合面が形成される。この
ｐｎ接合面は、半導体発光素子Ａ３に駆動電圧を印加し
たとき逆バイアスとなり、イオン打込み領域２９には電
流ｉが流れることができない。一方、イオン打込み領域
２９を形成されていない領域では電流ｉの流れは妨げら
れない。このため、キャップ層２６内のイオン打込み領
域２９を形成された領域は電流阻止領域となり、イオン
打込み領域２９に囲まれた領域は電流通路領域３０とな
っており、活性層２３とキャップ層２６との間では限定
された電流通路領域３０にのみ電流ｉが流れる電流狭窄
構造となっている。

【００４２】また、電流通路領域３０と対応する部分を
除いて多層反射膜層２５の厚み全体にＢｅイオンを打込
んでイオン打込み領域２８を形成しているので、このイ
オン打込み領域２８では多層反射膜層２５が無秩序化さ
れており、この部分では多層反射膜層２５の抵抗が低減
され、素子全体の抵抗が小さくなっている。

【００４３】上記のような方法によれば、電流通路領域
３０を形成するためのＳｉ打込みと多層反射膜層２５を
無秩序化するためのＢｅ打込みに同一のマスク（ＡＺレ
ジスト被膜７）を用いることができるため、マスクのア
ライメント作業を要することなく容易に電流通路領域３
０と対応する部分以外の領域において多層反射膜層２５
を無秩序化することができる。つまり、簡略なプロセス
で電流狭窄構造と多層反射膜層２５の無秩序化を達成す
ることができる。

【００４４】この後、マスクとして用いたＡＺレジスト
被膜２７をキャップ層２６の上から除去し、キャップ層
２６の全面にｐ側電極３４を設ける。

【００４５】ついで、図５（ｄ）に示すように、ウエハ
を上下反転させてＧａＡｓ基板２１側を上にし、イオン
打込み領域２８，２９の上方の領域を除いてＧａＡｓ基
板２１の上に任意の形状及び大きさ（例えば、中央部に
直径１００μｍの円形）でＡＺレジスト被膜３１を形成
し、ＡＺレジスト被膜３１をマスクとしてＡＺレジスト
被膜３１の上からＧａＡｓ基板２１の上に電極材料を蒸
着させてｎ側電極３２を形成する。ついで、ＡＺレジス
ト被膜３１を剥離させることによりリフトオフ法でｎ側
電極３２に円形の光取り出し窓３３を開口する。最後
に、ｎ側電極３２をマスクとし、例えばＮＨ₄：Ｈ₂Ｏ₂
＝１：１０等のエッチング液を用いて上クラッド層２２
に達するまでＧａＡｓ基板２１をエッチングし、光取り
出し窓３３と連通する光取り出し口３５をＧａＡｓ基板
２１にあけ、図４に示すような半導体発光素子Ａ３を得
る。

【００４６】但し、ＧａＡｓ基板２１の材質が、発光波
長に対して透明であれば、ＧａＡｓ基板２１に光取り出
し口３５をあける工程は省略することができる（裏面出
射型の半導体発光素子については、本実施例以降の実施
例についても同様である）。

【００４７】この半導体発光素子Ａ３にあっても、イオ
ン打込み領域２９に囲まれた電流通路領域３０を通って
ｐ側電極３４から活性層２３へ電流が注入されると、活
性層２３の当該微小領域で発光し、活性層２３から上方
へ出た光は光取り出し口３５を通って外部へ出射され
る。また、活性層２３から下方へ出た光は、多層反射膜
層２５の無秩序化されていない領域で上方へ反射され、
光取り出し口３５から外部へ出射される。よって、基板
側から光が出る裏面出射型の半導体発光素子Ａ３とな
り、微小発光径を達成しながら、素子抵抗を低減するこ
とができる。

【００４８】なお、上記第３実施例では、イオン打込み
領域２８を形成するためにＢｅイオンを打込んだが、こ
のイオン種はｐ型元素であればＢｅに限らず何でもよ
い。また、イオン打込み領域２９を形成するためにＳｉ
イオンを打込んだが、このイオン種はｎ型元素であれば
Ｓｉに限らず何でもよい。また、イオン打込み領域２９
に打込むイオンは水素イオンであってもよい。水素イオ
ンを用いた場合には、水素イオンを打込まれた領域が高
抵抗層となるため、イオン打込み領域２９が電流阻止層
となり、同様に電流狭窄構造が実現される。

【００４９】また、図示しないが、第３実施例のような
構造の半導体発光素子Ａ３において、活性層２３とＧａ
Ａｓ基板２１との間にも３０ペアのＡｌ_0.2Ｇａ_0.8Ａｓ
層及びＡｌＡｓ層からなるｎ型多層反射膜層を設けれ
ば、活性層２３の上下のｎ型多層反射膜層及びｐ型多層
反射膜層２５と電流狭窄構造を有する垂直共振器型面発
光レーザを製作することができる。

【００５０】図６（ａ）（ｂ）に示すものは本発明の第
４実施例による半導体発光素子Ａ４を示す平面図及び断
面図である。この半導体発光素子Ａ４は第３実施例の半
導体発光素子Ａ３と同様裏面出射型の半導体発光素子と
なっているが、Ｓｉイオンがｐ型の下クラッド層２４内
に打込まれており、電流狭窄構造を実現するためのイオ
ン打込み領域２９が多層反射膜層２５を無秩序化するた
めのイオン打込み領域２８よりも裏面側（上方）に配置
されている。このような構造の半導体発光素子Ａ４にお
いても第３実施例の半導体発光素子Ａ３と同様な作用効
果を奏することができる。なお、この実施例において
は、イオン打込み領域２９は必ずしも下クラッド層２４
に限らず、活性層２３よりも表面側（下方）のｐ型領域
にあればよい。また、打込むイオンもＳｉに限らずｎ型
元素であればよい。

【００５１】図７（ａ）（ｂ）に示すものは本発明の第
５実施例による半導体発光素子Ａ５を示す平面図及び断
面図である。この実施例は拡散によって多層反射膜層２
５を無秩序化したものである。この半導体発光素子Ａ５
にあっては、キャップ層２６の表面にマスク２７を設
け、Ｓｉイオンをｐ型の下クラッド層２４内に打込んで
イオン打込み領域２９を形成し、下クラッド層２４内に
電流狭窄構造を実現している。また、マスク２７で覆わ
れたキャップ層２６の上からＺｎを拡散させることによ
り、電流通路領域３０と対応する領域を除いて、キャッ
プ層２６の表面から下クラッド層２４までＺｎを拡散さ
せて不純物拡散領域３６（図７ではクロスハッチングに
よって示す。）を形成してあり、多層反射膜層２５は不
純物拡散領域３６では不純物拡散によって無秩序化さ
れ、低抵抗化されている。もちろん、この場合も拡散元
素はＺｎに限らず、ｐ型元素であればよい。

【００５２】図８（ａ）（ｂ）は、本発明の第６実施例
による裏面出射型のＡｌＧａＡｓ系半導体発光素子Ａ６
を示す平面図及び断面図、図９（ａ）（ｂ）（ｃ）
（ｄ）はこの半導体発光素子Ａ６の製造手順を示す断面
図である。この半導体発光素子Ａ６を製造手順に沿って
説明する。まず、ＭＢＥ法やＭＯＣＶＤ法などを用いる
ことにより、ｎ−ＧａＡｓ基板４１の上に、ｎ−Ａｌ
_0.35Ｇａ_0.65Ａｓ上クラッド層４２、ｐ−Ａｌ_0.03Ｇａ
_0.97Ａｓ活性層４３、ｐ−Ａｌ_0.35Ｇａ_0.65Ａｓ下クラ
ッド層４４、３０ペアのＡｌ_0.2Ｇａ_0.8Ａｓ層及びＡｌ
Ａｓ層からなるｐ型の多層反射膜層４５、ｐ−ＧａＡｓ
拡散バッファ層４６、ｎ−Ａｌ_0.35Ｇａ_0.65Ａｓ電流阻
止層４７、ｐ−ＧａＡｓキャップ層４８を順次エピタキ
シャル成長させる。これはｐｎｐｎ接合構造である。

【００５３】この後、図９（ａ）に示すように、キャッ
プ層４８の上の所望の位置に所望の形状及び大きさ（例
えば、キャップ層４８の中央部に直径５０μｍの円形）
で、例えば塗布性の拡散剤（ＯＣＤ）を塗布することに
よって、ｐ型拡散源（例えば、ＳｉＯ₂−ＺｎＯ膜）４
９を形成する。あるいは、スパッタ法などを用いてキャ
ップ層４８の上にｐ型拡散源４９を形成してもよい。つ
いで、例えば赤外線ランプフラッシュアニール炉などを
用いて熱処理することにより、ｐ型拡散源４９のマスク
からｐ-Ｚｎを拡散させる。Ｚｎの拡散は少なくとも電
流阻止層４７を貫通するまで行ない、図９（ｂ）の例で
は拡散バッファ層４６に達するまでＺｎを拡散させ、Ｚ
ｎ拡散領域５０（図８及び図９でクロスハッチングを施
した領域）を形成している。なお、拡散バッファ層４６
では、電流阻止層４７よりもＺｎの拡散速度が遅くなっ
ている。

【００５４】電流阻止層４７と拡散バッファ層４６との
間のｐｎ接合面（図８の斜線を施した領域）は、素子に
駆動電圧を印加したとき逆バイアスとなり、電流ｉが流
れない。一方、ｐ-Ｚｎを拡散させたＺｎ拡散領域５０
ではｎ型の電流阻止層４７の導電型がｐ型に反転してい
るので、電流ｉの流れは妨げられない。このため、Ｚｎ
拡散領域５０の外側は電流阻止領域となり、Ｚｎ拡散領
域５０のみが電流通路領域５１となっており、この微小
なＺｎ拡散領域５０のみに電流通路が制限された電流狭
窄構造となっている。

【００５５】ついで、図９（ｃ）に示すように、上記ｐ
型拡散源４９をマスクとしてＢｅイオンを打込んでイオ
ン打込み領域５２（図８及び図９では梨地模様で表わ
す。）を形成する。このとき、拡散バッファ層４６と下
クラッド層４４中にそれぞれイオン打込み領域（Ｂｅイ
オンの分布領域）５２の上端及び下端がくるように多層
反射膜層４５にＢｅイオンを打込む。

【００５６】但し、イオン打込み領域５２におけるＢｅ
イオンの打込み深さについては、図示のような深さに限
るものでなく、多層反射膜層４５の厚み全体がイオン打
込み領域５２となっていればよい。また、打込むイオン
もＢｅイオンに限らずｐ型元素であれば何でもよい。

【００５７】こうして電流通路領域５１と対応する部分
を除いて多層反射膜層４５の厚み全体にＢｅイオンを打
込んでイオン打込み領域５２を形成しているので、この
イオン打込み領域５２では多層反射膜層４５が無秩序化
されており、この部分では多層反射膜層４５の抵抗が低
減されている。

【００５８】また、上記のような方法によれば、Ｚｎを
拡散させるためのｐ型拡散源４９をイオン打込み用のマ
スクとして用いているので、マスクのアライメント作業
を要することなく容易に電流通路領域５１と対応する部
分以外の領域において多層反射膜層４５を無秩序化する
ことができる。つまり、簡略なプロセスで電流狭窄構造
と多層反射膜層４５の無秩序化を達成することができ
る。

【００５９】この後、マスクとして用いたｐ型拡散源４
９をキャップ層４８の上から除去し、キャップ層４８の
全面にｐ側電極５３を設ける。

【００６０】ついで、図９（ｄ）に示すように、ウエハ
を上下反転させてＧａＡｓ基板４１側を上にし、Ｚｎ拡
散領域５０の延長上においてＧａＡｓ基板４１の表面に
任意の形状及び大きさ（例えば、中央部に直径１００μ
ｍの円形）でＡＺレジスト被膜５４を形成し、ＡＺレジ
スト被膜５４をマスクとして上から電極材料を蒸着させ
てＧａＡｓ基板４１の上にｎ側電極５５を形成する。つ
いで、ＡＺレジスト被膜５４を剥離させることによりリ
フトオフ法でｎ側電極５５に円形の光取り出し窓５６を
開口する。最後に、ｎ側電極５５をマスクとし、例えば
ＮＨ₄：Ｈ₂Ｏ₂＝１：１０等のエッチング液を用いて上
クラッド層４２に達するまでＧａＡｓ基板４１をエッチ
ングし、光取り出し窓５６と連通する光取り出し口５７
をＧａＡｓ基板４１にあけ、図８に示すような半導体発
光素子Ａ６を得る。

【００６１】この半導体発光素子Ａ６にあっては、電流
通路領域５１となるＺｎ拡散領域５０を通ってｐ側電極
５３から活性層４３へ電流ｉが注入されると、活性層４
３の当該微小領域で発光し、活性層４３から上方へ出た
光は光取り出し口５７を通って外部へ出射される。ま
た、活性層４３から下方へ出た光は、多層反射膜層４５
の無秩序化されていない領域で上方へ反射され、光取り
出し口５７から外部へ出射される。よって、基板側から
光が出る裏面出射型の半導体発光素子Ａ６となり、微小
発光径を達成しながら、素子抵抗を低減することができ
る。

【００６２】なお、上記第６実施例では、ｐ型不純物の
拡散によって電流通路領域５１を形成したが、Ｂｅイオ
ン等のイオン打込みによって同様な領域に電流通路領域
５１を形成してもよい。

【００６３】図１０（ａ）（ｂ）に示すものは本発明の
第７実施例による半導体発光素子Ａ７を示す平面図及び
断面図である。この半導体発光素子Ａ７は、第１実施例
の半導体発光素子Ａ１を基本とするものであって、Ｇａ
Ａｓ基板１と反対側へ光を出射する上面出射型となって
いる。すなわち、半導体発光素子Ａ１と同様に、ＧａＡ
ｓ基板１の上にＡｌ_0.2Ｇａ_0.8Ａｓ／ＡｌＡｓ層（３０
ペア）からなるｐ型多層反射膜層２、ｐ−Ａｌ_0.35Ｇａ
_0.65Ａｓ下クラッド層３、ｐ−Ａｌ_0.03Ｇａ_0. ₉₇Ａｓ活
性層４、ｎ−Ａｌ_0.35Ｇａ_0.65Ａｓ上クラッド層５、ｎ
−Ａｌ_0.1Ｇａ₀ _.9Ａｓキャップ層６を成長させたもので
あるが、上クラッド層５とキャップ層６との間にｐ−Ａ
ｌ_0.35Ｇａ_0.65Ａｓ電流阻止層６０を形成すると共に電
流阻止層６０を貫くようにキャップ層６から上クラッド
層５までｎ型不純物（例えば、Ｓｉ）を拡散させて不純
物拡散領域６１を形成し、この不純物拡散領域６１を電
流通路領域６２として電流狭窄構造を実現したものであ
る。また、電流通路領域６２のほぼ真下を除く領域にお
いては、ＧａＡｓ基板１と下クラッド層３の間にわたっ
て多層反射膜層２にＢｅイオンを打込むことによってイ
オン打込み領域８が形成されており、このイオン打込み
領域８において多層反射膜層２を無秩序化してある。な
お、この半導体発光素子Ａ７の製造方法は、図６の半導
体発光素子Ａ６の製造方法を参照して容易に実施するこ
とができる。

【００６４】図１１（ａ）（ｂ）に示すものは本発明の
第８実施例による半導体発光素子Ａ８を示す平面図及び
断面図である。図１０の半導体発光素子Ａ７がＳｉ等の
拡散によって電流通路領域６２を形成したのに対し、こ
の半導体発光素子Ａ８は、電流阻止層６０を貫通するよ
うＳｉ等のｎ型イオンを打込むことによってイオン打込
み領域６６を形成し、このイオン打込み領域６６を電流
通路領域６７として電流狭窄構造を実現したものであ
る。

【００６５】図１２（ａ）（ｂ）は、本発明の第９実施
例による裏面出射型のＡｌＧａＡｓ系半導体発光素子Ａ
９を示す平面図及び断面図、図１３（ａ）（ｂ）（ｃ）
はこの半導体発光素子Ａ９の製造手順を示す断面図であ
る。この半導体発光素子Ａ９を製造手順に沿って説明す
る。まず、ＭＢＥ法やＭＯＣＶＤ法などを用いることに
より、ｎ−ＧａＡｓ基板７１の上に、ｎ−Ａｌ_0.35Ｇａ
_0.65Ａｓ上クラッド層７２、ｐ−Ａｌ_0.03Ｇａ_0.97Ａｓ
活性層７３、ｐ−Ａｌ_0.35Ｇａ_0.65Ａｓ下クラッド層７
４、３０ペアのＡｌ_0.2Ｇａ_0.8Ａｓ層及びＡｌＡｓ層か
らなるｐ型の多層反射膜層７５、ｎ−Ａｌ_0.35Ｇａ_0.65
Ａｓ電流阻止層７６、ｐ−ＧａＡｓキャップ層７７を順
次エピタキシャル成長させる。これはｐｎｐｎ接合構造
である。

【００６６】この後、図１３（ａ）に示すように、キャ
ップ層７７の上の所望の位置に所望の形状及び大きさ
（例えば、キャップ層７７の中央部に直径５０μｍの円
形）で、例えば塗布性の拡散剤（ＯＣＤ）を塗布するこ
とによって、ｐ型拡散源（例えば、ＳｉＯ₂−ＺｎＯ
膜）７８を形成する。あるいは、スパッタ法などを用い
てキャップ層７７の上にｐ型拡散源７８を形成してもよ
い。ついで、図１３（ｂ）に示すように、例えば赤外線
ランプフラッシュアニール炉などを用いて熱処理するこ
とにより、ｐ型拡散源７８のマスクからｐ-Ｚｎを拡散
させる。Ｚｎは電流阻止層７６及び多層反射膜層７５を
貫通して下クラッド層７４に達するまで拡散させ、Ｚｎ
拡散領域７９を形成する。

【００６７】電流阻止層７６と多層反射膜層７５との間
のｐｎ接合面（図１２の斜線を施した領域）は、素子に
駆動電圧を印加したとき逆バイアスとなり、電流ｉが流
れない。一方、ｐ-Ｚｎを拡散させたＺｎ拡散領域７９
は、ｎ型の電流阻止層７６の導電型がｐ型に反転してい
るので電流通路領域８０となり、電流ｉの流れは妨げら
れない。このため、Ｚｎ拡散領域７９の外側は電流阻止
領域となり、Ｚｎ拡散領域７９のみが電流通路領域８０
となっており、この微小な電流通路領域８０のみに電流
通路が制限された電流狭窄構造となっている。

【００６８】また、Ｚｎを拡散させて多層反射膜層７５
を軽度に無秩序化することにより、多層反射膜層７５を
構成する層の界面近傍のみを無秩序化することができる
ので、Ｚｎ拡散領域７９において多層反射膜層７５は軽
度に無秩序化されている。このように多層反射膜層７５
を軽度に無秩序化した場合、軽度に無秩序化された領域
８１では無秩序化されていない多層反射膜層７５と同等
程度の高反射率を維持することができ、しかも、電流通
路領域８０と対応する領域において多層反射膜層７５の
抵抗を下げることができ、この結果素子全体の抵抗を下
げることができる。従って、この実施例では、１度の拡
散工程で電流通路領域８０の形成と多層反射膜層７５の
無秩序化を行なうことができ、マスクのアライメント作
業等を要することなく容易に電流通路領域８０と対応す
る領域において多層反射膜層７５を無秩序化することが
でき、簡略なプロセスで電流狭窄構造と多層反射膜層７
５の無秩序化を達成することができる。

【００６９】この後、マスクとして用いたｐ型拡散源７
８をキャップ層７７の上から除去し、キャップ層７７の
全面にｐ側電極８２を設ける。

【００７０】ついで、図１３（ｃ）に示すように、ウエ
ハを上下反転させてＧａＡｓ基板７１側を上にし、Ｚｎ
拡散領域７９の延長上においてＧａＡｓ基板７１の表面
に任意の形状及び大きさ（例えば、中央部に直径１００
μｍの円形）でＡＺレジスト被膜８３を形成し、ＡＺレ
ジスト被膜８３をマスクとして上から電極材料を蒸着さ
せてＧａＡｓ基板７１の上にｎ側電極８４を形成する。
ついで、ＡＺレジスト被膜８３を剥離させることにより
リフトオフ法でｎ側電極８４に円形の光取り出し窓８５
を開口する。最後に、ｎ側電極８４をマスクとし、例え
ばＮＨ₄：Ｈ₂Ｏ₂＝１：１０等のエッチング液を用いて
上クラッド層７２に達するまでＧａＡｓ基板７１をエッ
チングし、光取り出し窓８５と連通する光取り出し口８
６をＧａＡｓ基板７１にあけ、図１２に示すような半導
体発光素子Ａ９を得る。

【００７１】この半導体発光素子Ａ９にあっては、電流
通路領域８０及び多層反射膜層７５の軽く無秩序化され
た領域８１となるＺｎ拡散領域７９を通ってｐ側電極８
２から活性層７３へ電流ｉが注入されると、活性層７３
の当該微小領域で発光し、活性層７３から上方へ出た光
は光取り出し口８６を通って外部へ出射される。また、
活性層７３から下方へ出た光は、多層反射膜層７５の軽
く無秩序化された領域８１で上方へ反射され、光取り出
し口８６から外部へ出射される。よって、基板側から光
が出る裏面出射型の半導体発光素子Ａ９となり、微小発
光径を達成しながら、素子抵抗を低減することができ
る。

【００７２】なお、上記第９実施例では、ｐ型不純物の
拡散によって電流通路領域８０を形成すると共に多層反
射膜層７５を軽く無秩序化したが、Ｂｅイオン等のイオ
ン打込みによって同様な領域に電流通路領域８０と多層
反射膜層７５の軽く無秩序化された領域８１を形成して
もよい。

【００７３】図１２の半導体発光素子Ａ９のように多層
反射膜層の一部を軽く無秩序化することにより、多層反
射膜層の当該無秩序化された領域の抵抗を小さくすると
共に当該無秩序化された領域において多層反射膜層の高
反射率を維持する方法は、図１２のような構造以外にも
適用することができる。例えば、図１４（ａ）（ｂ）に
示す半導体発光素子Ａ１０は図１の半導体発光素子Ａ１
と類似の構造を有するものであり、図１５（ａ）（ｂ）
に示す半導体発光素子Ａ１１は図３の半導体発光素子Ａ
２と類似の構造を有するものであって、いずれの半導体
発光素子Ａ１０，Ａ１１も、Ｂｅイオンのイオン打ち込
み領域９に囲まれた電流通路領域１０の真下の大部分で
多層反射膜層２にＢｅイオンを打ち込み、このイオン打
込み領域９１で多層反射膜層２を軽く無秩序化し、軽く
無秩序化されたイオン打込み領域９１の高反射率を維持
しながら低抵抗化している。また、図１６（ａ）（ｂ）
に示す半導体発光素子Ａ１２は図１０の半導体発光素子
Ａ７と類似の構造を有するものであり、図１７（ａ）
（ｂ）に示す半導体発光素子Ａ１３は図１１の半導体発
光素子Ａ８と類似の構造を有するものであって、いずれ
も電流阻止層６０を貫通するようにＳｉを拡散させて、
あるいはＳｉイオンを打ち込んで形成した電流通路領域
６２，６７の真下の大部分で多層反射膜層２にＢｅイオ
ンを打ち込んで軽く無秩序化し、軽く無秩序化されたイ
オン打込み領域９１の高反射率を維持しながら抵抗を低
抵抗化している。

【００７４】上記各実施例では、いずれも電流通路制限
手段を特別に設けたが、多層反射膜層の一部を軽く無秩
序化すると、電流は高抵抗の無秩序化されていない多層
反射膜層にはほとんど流れず、低抵抗の無秩序化された
領域に流れるため、特別に電流通路制限手段を設けずと
も、多層反射膜層に電流通路制限手段の機能を持たせる
ことができる。例えば、図１８（ａ）（ｂ）に示す半導
体発光素子Ａ１４（第１４実施例）にあっては、図１の
半導体発光素子Ａ１と同じ構造のウエハにおいて、光取
り出し窓１３の下方にＢｅイオンを打ち込んで多層反射
膜層２の一部微小領域を軽く無秩序化し、高反射率を維
持しつつイオン打込み領域９１を多層反射膜層２の他の
領域よりも低抵抗化している。このため、電流ｉは抵抗
の小さなイオン打込み領域９１を通って活性層４に注入
され、素子抵抗が低減させられており、同時に、イオン
打込み領域９１が電流通路領域９２となって電流狭窄構
造が実現されている。したがって、このような構造によ
れば、非常に簡単な構造により目的とする半導体発光素
子を得ることができる。

【００７５】また、上記各実施例において、イオン打込
み領域とイオンを打ち込まれていない領域を逆にし、あ
るいは、不純物拡散領域と不純物を拡散させられていな
い領域とを逆にすることにより、電流通路領域を一部微
小領域を除く大部分の領域に形成すれば、上記各実施例
とは逆に発光径の大きな半導体発光素子を製作すること
ができる。このような半導体発光素子は、発光出力が大
きく（外部発光効率が高く）、かつ、素子抵抗が低いと
いう特徴を持つ。例えば、図１９（ａ）（ｂ）に示す半
導体発光素子Ａ１５は、ｎ型の上クラッド層５の中央部
にＢｅイオンを打ち込み、このイオン打込み領域９６と
上クラッド層５との間に電流阻止層となるｐｎ接合を形
成し、当該イオン打込み領域９６の周囲に広い電流通路
領域９７を形成している。このイオン打込み領域９６の
真上においてキャップ層６の上面にはｎ側電極９８が設
けられており、また、電流通路領域９７の真下の領域に
おいて多層反射膜層２には、Ｂｅイオンを打ち込んでイ
オン打込み領域９９が形成されている。しかして、ｐ側
電極１００から流れた電流ｉはイオン打込み領域９９及
び電流通路領域９７を通ってｎ側電極９８に流れ、活性
層４の大面積で発光し、大きな発光径を得ることができ
る。

【００７６】また、図２０（ａ）（ｂ）の半導体発光素
子Ａ１６では、上クラッド層５にＢｅイオンを打ち込ん
で形成されたイオン打込み領域９６の真下の領域におい
て、多層反射膜層２にＢｅイオンを打ち込んでイオン打
込み領域１０１を形成している。しかして、ｐ側電極１
００から流れた電流ｉはイオン打込み領域１０１及び電
流通路領域９７を通ってｎ側電極９８に流れる。このと
き電流阻止層となるイオン打込み領域９６によって電流
ｉが中央部に集中するのを妨げられるため、活性層４の
大面積で発光し、大きな発光径が得られる。

【００７７】なお、上記各実施例においては、ＡｌＧａ
Ａｓ系の半導体発光素子について説明したが、本発明の
半導体発光素子の材料はＡｌＧａＡｓ系に限るものでは
ない。また、本発明は発光ダイオードに限らず、半導体
レーザ素子にも適用することができる。

【００７８】つぎに、上記半導体発光素子を用いた応用
例について説明する。まず、図２１（ａ）（ｂ）（ｃ）
に示す投光器（発光装置）Ｂについて説明する。この投
光器Ｂは、本発明の半導体発光素子１２１を一方のリー
ドフレーム１２２の上にダイボンディングすると共に他
方のリードフレーム１２３にワイヤボンディングした状
態で透明エポキシ樹脂等の封止樹脂１２４で所定形状に
低圧注型して封止し、全体として角ブロック状の外形に
構成されている。封止樹脂１２４の表面には多数の環状
レンズ単位を同心状に配列したフレネル型平板状レンズ
１２５が一体形成されると共に、表面の両側にはフレネ
ル型平板状レンズ１２５と同じ高さ、あるいはフレネル
型平板状レンズ１２５よりもやや高いアゴ部１２６を突
設してあり、アゴ部１２６によってフレネル型平板状レ
ンズ１２５を保護している。

【００７９】この投光器Ｂの場合、半導体発光素子１２
１は、高い発光効率で、しかも微小な発光領域を有する
ものであるから、フレネル型平板状レンズ１２５により
光の指向特性が狭小化し、出力が強く、かつ細いビーム
が長距離においても得られる。例えば、フレネル型平板
状レンズ１２５を焦点距離ｆ＝４.５ｍｍ、レンズ直径
３.５ｍｍとし、半導体発光素子１２１の光取り出し窓
を直径２０μｍにしたとき、１ｍの距離におけるビーム
径は直径４ｍｍ程度である。しかるに、従来より用いら
れている通常の発光ダイオード（すなわち、その光の出
射面積が３５０μｍ角程度のもの）では、直径７０ｍｍ
程度まで広がってしまうので、本発明による半導体発光
素子１２１を用いて投光器Ｂを作製することにより大き
なメリットが得られる。

【００８０】また、従来より用いられている投光器Ｑと
しては、図３２に示すような構造のものがある。これ
は、ステム３２１から突出したヒートシンク３２２に半
導体レーザ素子３２３及びフレネル型平板状レンズ３２
４を取り付け、これらを金属キャップ３２５で覆ったキ
ャンシール型のものであるが、このような従来の投光器
Ｑと比較して本発明の投光器Ｂは構造が大幅に簡略化さ
れており、コスト及び嵩体積の低減を図ることができ
る。

【００８１】なお、ここでは投光ビームとして指向性の
狭い平行光線を出射するものについて説明したが、フレ
ネル型平板状レンズ１２５のパラメータを変えることに
より、集光ビームや偏向ビームなどの投光器にも適用で
きることは自明である。

【００８２】図２２に示すものは、スクリーンなどの上
の映像等の位置を指示するためのハンディタイプのポイ
ンタ（投光器）Ｃである。このポインタＣは、本発明に
よる発光ダイオード（ＬＥＤ）１３１、コリメート用の
投光レンズ１３２、動作回路１３３及びバッテリー１３
４からなっており、半導体発光素子１３１から出射され
た光は投光レンズ１３２でコリメートされた後、スクリ
ーン上に投射され、光スポットにより指示箇所を示す。

【００８３】現在使用されているポインタは、半導体レ
ーザ素子を用いたものがほとんどであるが、レーザ光を
用いているため、出射レーザ光が周囲の人の目に入ると
有害である。この危険性のため、レーザ規制等の問題が
起こっている。したがって、このような問題を解決する
ため、発光ダイオードを用いたＬＥＤポインタなどが考
えられている。しかし、従来の面発光型ＬＥＤ（発光径
４００μｍ）を用い、焦点距離ｆ＝１０ｍｍ、レンズ径
４ｍｍの投光レンズでコリメートしたＬＥＤポインタの
場合、５ｍ先のスクリーン上でのビーム径は２００ｍｍ
と大きく広がってしまい、ほとんど見えなくなってしま
う。

【００８４】これに対し、本発明によるＬＥＤ１３１を
用いたポインタＣの場合には、発光径１０μｍのＬＥＤ
１３１と、焦点距離ｆ＝１０ｍｍ、レンズ径４ｍｍの同
様な投光レンズ１３２を用いた場合、５ｍ先のスクリー
ン上でもビーム径は５ｍｍと小さく、見易いものとな
る。したがって、本発明のＬＥＤ１３１で光出力や指向
性を向上させることにより、安全で見易いポインタＣを
製作することができる。

【００８５】図２３（ａ）に示すものは本発明による半
導体発光素子１４５を用いた透過型光学式ロータリーエ
ンコーダＤを示す斜視図である。このロータリーエンコ
ーダＤは、回転軸１４１に取り付けられた回転板１４
２、回転板１４２の外周部に対向した固定板１４３、回
転板１４２及び固定板１４３を挟んで対向させられた投
光レンズ１４４と本発明による半導体発光素子１４５及
び受光素子１４６から構成されている。回転板１４２の
外周部には全周にわたって１ｍｍの間隔のスリット１４
７が穿孔されており、固定板１４３にも１ｍｍの間隔で
トラックＡスリット１４８及びトラックＢスリット１４
９が穿孔されている。

【００８６】しかして、半導体発光素子１４５から出射
された光は、投光レンズ１４４でコリメートされた後、
固定板１４３のスリット１４８，１４９で分割され、回
転板１４２のスリット１４７を通り、受光素子１４６で
検知される。固定板１４３のトラックＡスリット１４８
とトラックＢスリット１４９は電気位相角を９０゜ずら
してあり、Ａ相信号・Ｂ相信号が共にオン（受光状態）
になるときをスケールの１単位（１スリット）と数える
ことによりスケールを読むものである。また、図２３
（ｂ）に示すようにＡ相からオンになるか、あるいはＢ
相からオンになるかで回転方向を判別できるようになっ
ている。

【００８７】このロータリーエンコーダにおいて、例え
ば、従来の面発光型半導体発光素子（発光径４００μ
ｍ）を用い、焦点距離ｆ＝１０ｍｍ、レンズ径４ｍｍの
投光レンズでコリメートしたとすると、そのコリメート
性の悪さによって回転板上のビーム径は、固定板のスリ
ット幅＋約４０μｍに広がってしまう。したがって、６
００ＤＰＩ（４０μｍピッチ）以上のスケールではスリ
ット幅以上にビームが広がることとなり、スケールを読
み取ることができず、高分解能化が不可能である。

【００８８】これに対し、本発明による半導体発光素子
１４５を用いたロータリーエンコーダＤでは、半導体発
光素子１４５の発光径を１０μｍ程度に微小発光径化で
きるので、焦点距離ｆ＝１０ｍｍ、レンズ径４ｍｍの同
様な投光レンズ１４４を用いてコリメートしたとして
も、回転板１４２上のビーム径は、固定板１４３のスリ
ット幅＋約０.５μｍにビームの広がりを抑えることが
できる。したがって、高分解能化が可能であり、６００
ＤＰＩ（４０μｍピッチ）以上のスケールを読み取るこ
とも可能になる。よって、本発明による半導体発光素子
１４５をロータリーエンコーダＤに用いることにょり、
特別な光学系を用いることなく、ロータリーエンコーダ
Ｄの分解能を向上させることができる。

【００８９】なお、上記実施例では、ロータリーエンコ
ーダを説明したが、リニアエンコーダにおいて本発明に
よる半導体発光素子を用いることによっても同様な効果
を得ることができる。

【００９０】図２４は本発明による半導体発光素子１５
１を用いた光学式距離センサＥの構成を示す説明図であ
る。この距離センサＥは、本発明による半導体発光素子
１５１及びコリメートレンズ１５２からなる投光部と、
受光レンズ１５３及び位置検出素子１５４からなる受光
部とから構成されている。

【００９１】また、図２４は当該距離センサＥによって
対象物１５５が有する凹凸の段差ｄを計測する場合を表
わしている。半導体発光素子１５１から出射された光は
コリメートレンズ１５２で平行光化された後、対象物１
５５上に照射されてビームスポットＳＰ₁，ＳＰ₂を生成
し、それぞれビームスポットＳＰ₁，ＳＰ₂の反射像を位
置検出素子１５４上に結像させる。これらの結像位置
は、位置検出素子１５４の信号線１５６，１５７で得た
信号比をもって検出でき、その位置ずれ量より三角測量
の原理を用いて段差ｄが算出される。

【００９２】本発明による半導体発光素子１５１は、高
出力で、かつ発光領域が制限されていて微小発光窓を有
するものであるので、このような距離センサＥに本発明
による半導体発光素子１５１を用いれば、長距離検出が
可能で、しかもビームスポット径が小さく、分解能を向
上させることができる。

【００９３】図２５は上記距離センサＥによる段差ｄの
測定結果を示している。これは距離センサＥから１０ｃ
ｍだけ離れた位置に高さが２ｍｍと５ｍｍの凸部及び２
ｍｍと５ｍｍの凹部を有する対象物を位置させた場合の
測定結果であり、段差ｄに応じた特性曲線１５８が得ら
れている。なお、特性曲線１５８において、イは２ｍｍ
の凸部、ロは５ｍｍの凸部、ハは５ｍｍの凹部、ニは２
ｍｍの凹部に対応する箇所である。

【００９４】図２６は本発明による半導体レーザ素子１
６１を用いたレーザビームプリンタＦを示す斜視図であ
る。これは、半導体レーザ素子１６１、投光側コリメー
トレンズ１６２、回転多面鏡（ポリゴンミラー）１６
３、回転多面鏡１６３を一定方向に一定速度で回転させ
るスキャナモータ１６４、スキャナコントローラ１６
５、集光レンズ１６６、感光体ドラム１６７、水平同期
用受光センサ１６８などから構成されている。

【００９５】しかして、半導体レーザ素子１６１から出
射された光は投光側コリメートレンズ１６２を通ってコ
リメート光となり、回転多面鏡１６３で反射されると共
に水平方向にスキャンされ、集光レンズ１６６で感光体
ドラム１６７上に集光され、感光体ドラム１６７上に潜
像を生じさせる。

【００９６】このようなレーザビームプリンタにおい
て、例えば面発光型の従来のＬＥＤ（発光径４００μ
ｍ）を用い、焦点距離ｆ＝１５ｍｍの集光レンズで１５
０ｍｍ先の感光体ドラム上に集光したとすると、その集
光性の悪さのため、感光体ドラム上でのビーム径は４.
８ｍｍと大きくなり、４００ＤＰＩの印字密度仕様を満
足できなかった。

【００９７】これに対し、本発明による半導体レーザ素
子１６１を用いたレーザビームプリンタＦにあっては、
その発光径を５μｍ程度に微小化できるので、同一条件
で集光させた場合でもビーム径を６０μｍ以下に絞るこ
とができ、４００ＤＰＩの仕様を十分に満足することが
できる。

【００９８】図２７（ａ）は本発明による半導体発光素
子１７１を用いたバーコードリーダＧを示す斜視図であ
る。このバーコードリーダＧは、半導体発光素子１７
１、投光側集光レンズ１７２、回転多面鏡１７３、回転
多面鏡１７３を一定方向に一定速度で回転させるスキャ
ナモータ１７４、等速走査レンズ１７５、受光側集光レ
ンズ１７６、受光素子１７７から構成されている。

【００９９】しかして、半導体発光素子１７１から出射
された光は投光側集光レンズ１７２を通り、回転多面鏡
１７３で反射されると共に水平方向にスキャンされ、等
速走査レンズ１７５で等速化された後、バーコード１７
８上で集光され、バーコード１７８上を走査される。さ
らに、バーコード１７８からの反射光は、受光側集光レ
ンズ１７６により受光素子１７７上に集光されて検知さ
れ、バーコード信号ＢＳが得られる。このバーコードリ
ーダＧにおいては、等速走査レンズ１７５により光ビー
ムの走査速度が等速化されているので、横軸に時間をと
り、縦軸に検知信号（バーコード信号ＢＳ）をとると、
図２７（ｂ）に示すようにバーコード１７８に応じた信
号ＢＳが得られる。

【０１００】このようなバーコードリーダにおいて、例
えば面発光型の従来のＬＥＤ（発光径４００μｍ）を用
い、焦点距離ｆ＝１５ｍｍの集光レンズで２５０ｍｍ先
のバーコード上に集光したとすると、その集光性の悪さ
のため、バーコード上でのビーム径は約６.７ｍｍと大
きくなり、ハーコード（一般的に、最小線幅は０.２ｍ
ｍ）は到底読み取ることができない。

【０１０１】これに対し、本発明による半導体発光素子
１７１を用いたバーコードリーダＧにあっては、その発
光径を１０μｍ程度に微小発光径化できるので、同一条
件で集光させた場合でもバーコード１７８上のビーム径
をバーコード１７８の最小線幅以下（０.２ｍｍ弱）ま
で絞ることができ、バーコード１７８を読み取ることが
できる。

【０１０２】図２８（ａ）〜（ｇ）は、それぞれ、本発
明による半導体発光素子１８１と光ファイバ１８２とか
らなる光ファイバモジュールＨ１〜Ｈ７を示す概略図で
ある。図２８（ａ）は、半導体発光素子１８１の発光領
域に光ファイバ１８２の端面を対向させ、半導体発光素
子１８１から出射された光が光ファイバ１８２の端面か
らコア内に入射し、光ファイバ１８２内を伝送されるよ
うになった直接結合方式の光ファイバモジュールＨ１で
ある。また、図２８（ｂ）は、半導体発光素子１８１と
光ファイバ１８２の端面とを近接させ、半導体発光素子
１８１と光ファイバ１８２の端面との間に光学樹脂１８
３を充填した直接結合方式の光ファイバモジュールＨ２
である。また、図２８（ｃ）（ｄ）（ｅ）は、半導体発
光素子１８１と光ファイバ１８２の端面との間に集束用
光学系を置き、半導体発光素子１８１から出た光が集束
用光学系で集束させられて光ファイバ１８２内に効率的
に入射するようにした個別レンズ結合方式の光ファイバ
モジュールＨ３〜Ｈ５であって、集束用光学系として図
２８（ｃ）の光ファイバモジュールＨ３では集束用ロッ
ドレンズ１８４を用い、図２８（ｄ）の光ファイバモジ
ュールＨ４では樹脂１８５で固定された球レンズ１８６
を用い、図２８（ｅ）の光ファイバモジュールＨ５では
集束用ロッドレンズ１８４及び球レンズ１８６を用いて
いる。また、図２８（ｆ）（ｇ）の光ファイバモジュー
ルＨ６，Ｈ７は、先端にレンズ機能をもつ球状部１８７
を設けた光ファイバ（先球ファイバ）１８２を半導体発
光素子１８１に対向させたファイバレンズ結合方式のも
のである。

【０１０３】このような光ファイバモジュールにおいて
は、半導体発光素子と光ファイバとの結合効率は、半導
体発光素子の発光径に強く依存している。図２９は直接
結合方式及びレンズ結合方式の数種の光ファイバモジュ
ールにおける結合効率の理論限界値αｃを示す図である
（光学図書「光通信素子工学」米津宏雄著）。この図
に表わされているように、半導体発光素子の発光径Ｄが
小さければ小さいほど、結合効率が高くなることが一般
に知られている。したがって、光ファイバモジュールの
結合効率を高くするためには、半導体発光素子の発光径
を小さくすることが非常に有効である。

【０１０４】しかし、従来のＬＥＤ等の半導体発光素子
では、発光径を小さくすると素子抵抗が上昇し、発熱が
激しくなって大きな光出力が得られなかった。

【０１０５】これに対し、本発明による微小発光径の半
導体発光素子（特に、ＬＥＤ）１８１では、発光径を小
さくしていっても素子抵抗の上昇を低く抑えることがで
きるので、光出力の低下を小さくすることができる。し
たがって、光出力の低下を招くことなく高い結合効率を
得ることが可能になる。特に、本発明の半導体発光素子
１８１は、活性層にＡｌＧａＩｎＰ系の材料を用いてい
るため、プラスチックファイバの伝送損失が最小となる
６６０ｎｍあたりでも高い発光効率を得ることができ、
プラスチックファイバを用いた光ファイバ通信システム
において低損失でＳＮ比の高いシステムを構成すること
ができる。

【０１０６】図３０（ａ）は本発明による半導体発光素
子１９１を用いた光ファイバ型センサＪを示す概略図で
ある。この光ファイバ型センサＪは、半導体発光素子１
９１、投光用光ファイバ１９２、受光用光ファイバ１９
３、受光素子１９４及び処理回路１９５より構成されて
いる。

【０１０７】しかして、半導体発光素子１９１から出射
された光は投光用光ファイバ１９２内を低損失で送ら
れ、光ファイバ１９２の端面から対象物１９６に向けて
出射される。対象物１９６で反射された光は受光用光フ
ァイバ１９３内に入射し、受光素子１９４で検知され
る。こうして受光素子１９４で検知される受光信号の出
力は、投受光用光ファイバ１９２，１９３の端面と対象
物１９６との距離Ｓによって図３０（ｂ）のように変化
するので、受光出力から対象物１９６までの距離Ｓを知
ることができる。このようなセンサにおいては、受光信
号が検出可能なレベルまで低下したときの距離が検知可
能距離となる。したがって、本発明による半導体発光素
子１９１を用いると、微小発光径の光を出射することが
できるので、投光用光ファイバ１９２との結合効率が高
くなり、投光用光ファイバ１９２内に入射する光を増加
させ、検知物１９５までの距離Ｓを長くとっても十分な
検知信号を得ることができ、検知可能距離を長くするこ
とができる。

【０１０８】

【発明の効果】本発明の半導体発光素子によれば、電流
通路領域により活性層の微小領域で発光させることがで
き、高い発光効率で微小発光（もしくは、大きな発光
径）を得ることができ、また、半導体多層反射膜層で反
射させた光も外部へ取り出すことができ、外部発光効率
を高めることができる。しかも、半導体多層反射膜層の
一部を無秩序化することにより、素子抵抗を小さくでき
るので、半導体発光素子の駆動電圧を小さくでき、例え
ばバッテリー駆動なども可能になる。また、素子抵抗が
小さくなるので、光出力の熱飽和も軽減され、光出力を
より大きくできる。

【０１０９】従って、本発明によれば、微小発光径もし
くは大きな発光径を持ち、発光効率も非常に高く、しか
も駆動電圧の低い半導体発光素子を製作することが可能
になる。

【０１１０】また、本発明による半導体発光素子の製造
方法にあっては、このような特徴を有する半導体発光素
子の製造プロセスにおいて、電流通路領域（電流通路制
限領域）と半導体多層反射膜層の無秩序化領域との位置
合せをアライメントフリーで容易に行なえ、製造プロセ
スを簡単にすることができる。

【０１１１】また、本発明の半導体発光素子は、微小発
光径を有し、光出力も大きくすることができるので、光
学検知装置や光学的情報処理装置、投光器、光ファイバ
モジュールに用いることにより、性能の良好な各種光学
装置を製作することができる。

【図面の簡単な説明】

【図１】（ａ）（ｂ）は本発明の一実施例による半導体
発光素子を示す平面図及び断面図である。

【図２】（ａ）（ｂ）（ｃ）（ｄ）は上記半導体発光素
子の製造方法を示す断面図である。

【図３】（ａ）（ｂ）は本発明の別な実施例による半導
体発光素子を示す平面図及び断面図である。

【図４】（ａ）（ｂ）は本発明のさらに別な実施例によ
る半導体発光素子を示す平面図及び断面図である。

【図５】（ａ）（ｂ）（ｃ）（ｄ）は上記半導体発光素
子の製造方法を示す断面図である。

【図６】（ａ）（ｂ）は本発明のさらに別な実施例によ
る半導体発光素子を示す平面図及び断面図である。

【図７】（ａ）（ｂ）は本発明のさらに別な実施例によ
る半導体発光素子を示す平面図及び断面図である。

【図８】（ａ）（ｂ）は本発明のさらに別な実施例によ
る半導体発光素子を示す平面図及び断面図である。

【図９】（ａ）（ｂ）（ｃ）（ｄ）は上記半導体発光素
子の製造方法を示す断面図である。

【図１０】（ａ）（ｂ）は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。

【図１１】（ａ）（ｂ）は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。

【図１２】（ａ）（ｂ）は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。

【図１３】（ａ）（ｂ）（ｃ）は上記半導体発光素子の
製造方法を示す断面図である。

【図１４】（ａ）（ｂ）は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。

【図１５】（ａ）（ｂ）は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。

【図１６】（ａ）（ｂ）は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。

【図１７】（ａ）（ｂ）は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。

【図１８】（ａ）（ｂ）は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。

【図１９】（ａ）（ｂ）は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。

【図２０】（ａ）（ｂ）は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。

【図２１】（ａ）（ｂ）（ｃ）は本発明による半導体発
光素子を用いた投光器を示す斜視図、水平断面図及び側
断面図である。

【図２２】本発明による半導体発光素子を用いたポイン
タを示す断面図である。

【図２３】（ａ）は本発明による半導体発光素子を用い
たロータリーエンコーダを示す斜視図、（ｂ）は当該エ
ンコーダのＡ相信号とＢ相信号を示す波形図である。

【図２４】本発明による半導体発光素子を用いた距離セ
ンサの構成を示す概略図である。

【図２５】同上の距離センサによる測定結果の一例を示
す図である。

【図２６】本発明による半導体発光素子を用いたレーザ
ビームプリンタを示す斜視図である。

【図２７】（ａ）は本発明による半導体発光素子を用い
たバーコードリーダを示す斜視図、（ｂ）はバーコード
リーダによる検知信号を示す図である。

【図２８】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）
（ｇ）は、それぞれ、本発明による各種光ファイバモジ
ュールを示す概略図である。

【図２９】直接結合方式及びレンズ結合方式の光ファイ
バモジュールにおける結合効率の理論限界値を示す図で
ある。

【図３０】（ａ）は光ファイバ型センサの構成を示す概
略図、（ｂ）は対象物の距離による受光出力の変化を示
す図である。

【図３１】従来の半導体発光素子の構造を示す一部破断
した斜視図である。

【図３２】従来の投光器を示す一部破断した斜視図であ
る。

【符号の説明】

Ａ１〜Ａ１６半導体発光素子１，２１，４１ＧａＡｓ基板２，２５，４５多層反射膜層４，２３，４３活性層８，２８イオン打込み領域（無秩序化された領域）９，２９イオン打込み領域１０，３０電流通路領域１２，３２ｎ側電極３６不純物拡散領域４７電流阻止層５０Ｚｎ拡散領域５１電流通路領域５２イオン打込み領域Ｂ投光器ＣポインタＤロータリーエンコーダＥ距離センサＦレーザビームプリンタＧバーコードリーダＨ１〜Ｈ７光ファイバモジュールＪ光ファイバ型センサ

Claims

【特許請求の範囲】

【請求項１】活性層と半導体多層反射膜層を有する半
導体発光素子において、前記半導体多層反射膜層の一部が無秩序化され、前記活
性層へ注入される電流の通路となる電流通路領域を制限
するための電流通路制限手段が設けられていることを特
徴とする半導体発光素子。
【請求項２】前記半導体多層反射膜層の導電型がｐ型
であることを特徴とする請求項１に記載の半導体発光素
子。
【請求項３】前記電流通路領域の大部分を除いて、素
子上部の全面に電極が形成されていることを特徴とする
請求項１又は２に記載の半導体発光素子。
【請求項４】前記電流通路領域の真上もしくは真下の
大部分を除き、前記半導体多層反射膜層が無秩序化され
ていることを特徴とする請求項１，２又は３に記載の半
導体発光素子。
【請求項５】前記半導体多層反射膜層の無秩序化され
ていない領域の面積と、電流通路領域の面積とが、ほぼ
等しいことを特徴とする請求項４に記載の半導体発光素
子。
【請求項６】前記電流通路領域の真上もしくは真下の
大部分において、前記半導体多層反射膜層が無秩序化さ
れていることを特徴とする請求項１，２又は３に記載の
半導体発光素子。
【請求項７】前記半導体多層反射膜層の無秩序化され
ている領域の面積と、前記電流通路領域の面積とが、ほ
ぼ等しいことを特徴とする請求項６に記載の半導体発光
素子。
【請求項８】前記半導体多層反射膜層が電流通路制限
層となっていることを特徴とする請求項１，２又は３に
記載の半導体発光素子。
【請求項９】半導体多層反射膜層を有するダブルヘテ
ロ構造のウエハを形成する工程と、マスクを用いて前記ウエハの所定位置に不純物を導入
し、電流通路領域を形成もしくは制限する工程と、同一のマスクを用いて少なくとも半導体多層反射膜層に
届く深さまで不純物を導入することにより当該半導体多
層反射膜層の一部を無秩序化する工程とを含む半導体発
光素子の製造方法。
【請求項１０】前記半導体多層反射膜層に届く深さま
で不純物を導入する方法が、拡散法であることを特徴と
する請求項９に記載の半導体発光素子の製造方法。
【請求項１１】前記半導体多層反射膜層に届く深さま
で不純物を導入する方法が、イオン注入法であることを
特徴とする請求項９に記載の半導体発光素子の製造方
法。
【請求項１２】前記半導体多層反射膜層へ導入される
前記不純物が亜鉛もしくはベリリウムであることを特徴
とする請求項９，１０又は１１に記載の半導体発光素子
の製造方法。
【請求項１３】活性層より上方に半導体多層反射膜層
及び少なくとも１つのｐｎ接合半導体層を有するウエハ
を形成する工程と、該ウエハ上に固相拡散源を形成する工程と、この拡散源を用いて活性層より上方に形成されたｐｎ接
合半導体層と半導体多層反射膜層を貫くまで拡散を行な
う工程とを有することを特徴とする半導体発光素子の製
造方法。
【請求項１４】半導体多層反射膜層及び活性層より上
方に少なくとも１つのｐｎ接合半導体層を有するウエハ
を形成する工程と、該ウエハ上に固相拡散源を形成する工程と、この拡散源を用いて活性層より上方に形成されたｐｎ接
合半導体層を貫くまで拡散を行なう工程と、この固相拡散源をマスクとして少なくとも半導体多層反
射膜層に届く深さまでイオン注入を行なうことを特徴と
する半導体発光素子の製造方法。
【請求項１５】光源として請求項１，２，３，４，
５，６，７又は８に記載の半導体発光素子を用いたこと
を特徴とする光学検知装置。
【請求項１６】光源として請求項１，２，３，４，
５，６，７又は８に記載の半導体発光素子を用いたこと
を特徴とする光学的情報処理装置。
【請求項１７】光源として請求項１，２，３，４，
５，６，７又は８に記載の半導体発光素子を用いたこと
を特徴とする投光器。
【請求項１８】光源として請求項１，２，３，４，
５，６，７又は８に記載の半導体発光素子を用いたこと
を特徴とする光ファイバモジュール。