JPH06291466A - Test pattern of multilayer printed wiring board - Google Patents
Test pattern of multilayer printed wiring boardInfo
- Publication number
- JPH06291466A JPH06291466A JP7494293A JP7494293A JPH06291466A JP H06291466 A JPH06291466 A JP H06291466A JP 7494293 A JP7494293 A JP 7494293A JP 7494293 A JP7494293 A JP 7494293A JP H06291466 A JPH06291466 A JP H06291466A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- pattern
- inspection
- line segment
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 101100522111 Oryza sativa subsp. japonica PHT1-11 gene Proteins 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は多層プリント配線板のス
ルーホールとパターンとの相対的なズレを検出するため
に設けられる多層プリント配線板のテストパターンに関
し、特に回路パターンと同時に各基板層に印刷される多
層プリント配線板のテストパターンに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test pattern for a multilayer printed wiring board which is provided to detect a relative deviation between a through hole of the multilayer printed wiring board and the pattern. The present invention relates to a test pattern for a printed multilayer printed wiring board.
【０００２】[0002]
【従来の技術】多層プリント配線板は、両面にパターン
配線のなされたガラスエポキシ系の基板をプリプレグを
介して複数枚積層したものである。この多層プリント配
線板は、内層基板や外層基板の各両面のパターンの形成
時、基板の積層時、および穴開け時等に、異なる層のパ
ターン同士やパターンおよび穴の間でズレが生じること
がある。2. Description of the Related Art A multilayer printed wiring board is formed by laminating a plurality of glass epoxy type substrates having pattern wiring on both sides with a prepreg interposed therebetween. In this multilayer printed wiring board, when patterns are formed on both surfaces of the inner layer substrate and the outer layer substrate, when the substrates are stacked, and when holes are formed, misalignment may occur between patterns of different layers or between patterns and holes. is there.
【０００３】このような多層プリント配線板のズレを検
出するため、従来は、回路パターンと同じ多層プリント
配線板上にテストパターンを形成するようにしていた。
このテストパターンは、例えば多層プリント配線板の全
層を貫通するスルーホールを形成し、このスルーホール
に接続するランドを各層に設けるようにしたものであ
る。そして、多層プリント配線板の製造後に、テストパ
ターンのスルーホールの部分を切断研磨し、顕微鏡を用
いてスルーホールとランドとのズレの度合いを基板のＸ
方向，Ｙ方向について検出するようにしていた。In order to detect such a deviation of the multilayer printed wiring board, conventionally, a test pattern has been formed on the same multilayer printed wiring board as the circuit pattern.
In this test pattern, for example, a through hole is formed so as to penetrate all layers of the multilayer printed wiring board, and a land connected to this through hole is provided in each layer. After the multilayer printed wiring board is manufactured, the through holes of the test pattern are cut and polished, and the degree of misalignment between the through holes and the lands is measured by using a microscope.
The direction and the Y direction are detected.
【０００４】[0004]
【発明が解決しようとする課題】しかし、このような方
式では、切断研磨等の作業に手間がかかるため、抜き取
り検査しかできなく、製造された多層プリント配線板全
てを検査することができなかった。However, in such a method, since work such as cutting and polishing takes time and labor, only a sampling inspection can be performed, and it is impossible to inspect all manufactured multilayer printed wiring boards. .
【０００５】本発明はこのような点に鑑みてなされたも
のであり、全ての製品に対して簡単にかつ正確に品質検
査を行うことのできる多層プリント配線板のテストパタ
ーンを提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a test pattern for a multilayer printed wiring board capable of easily and accurately performing quality inspection on all products. And
【０００６】[0006]
【課題を解決するための手段】本発明では上記課題を解
決するために、多層プリント配線板のスルーホールとパ
ターンとの相対的なズレを検出するために設けられる多
層プリント配線板のテストパターンにおいて、少なくと
も１個の基準スルーホールと、第１の検査用スルーホー
ルおよび第２の検査用スルーホールと、前記基準スルー
ホールに前記第１の検査用スルーホールと前記第２の検
査用スルーホールとを接続するとともに、製造時に所定
の方向にズレが生じた場合に、前記基準スルーホールお
よび前記第１の検査用スルーホール間の距離と前記基準
スルーホールおよび前記第２の検査用スルーホール間の
距離の一方が、ズレの無いときより長くなり、他方が短
くなるような形状に形成される導電パターンと、を有す
ることを特徴とする多層プリント配線板のテストパター
ンが提供される。In order to solve the above problems, the present invention provides a test pattern for a multilayer printed wiring board, which is provided to detect a relative deviation between a through hole of the multilayer printed wiring board and the pattern. , At least one reference through hole, a first inspection through hole and a second inspection through hole, and the reference through hole including the first inspection through hole and the second inspection through hole. And a distance between the reference through hole and the first inspection through hole and a distance between the reference through hole and the second inspection through hole when a deviation occurs in a predetermined direction during manufacturing. And a conductive pattern formed so that one of the distances becomes longer and the other becomes shorter than when there is no deviation. Test pattern of a multilayer printed wiring board is provided.
【０００７】[0007]
【作用】基準スルーホールに第１の検査用スルーホール
と第２の検査用スルーホールとを接続するとともに、製
造時に所定の方向にズレが生じた場合に、基準スルーホ
ールおよび第１の検査用スルーホール間の距離と基準ス
ルーホールおよび第２の検査用スルーホール間の距離の
一方が、ズレの無いときより長くなり、他方が短くなる
ような導電パターンを形成することにより、基準スルー
ホールおよび第１の検査用スルーホール間の抵抗値と基
準スルーホールおよび第２の検査用スルーホール間の抵
抗値とをそれぞれ検出し、これらの値によって所定方向
のズレを検出することができる。[Function] The first through hole for inspection and the second through hole for inspection are connected to the reference through hole, and when a deviation occurs in a predetermined direction during manufacturing, the reference through hole and the first through hole for inspection. By forming the conductive pattern such that one of the distance between the through holes and the distance between the reference through hole and the second inspection through hole becomes longer than that when there is no deviation, and the other becomes shorter, the reference through hole and the second through hole for inspection are formed. It is possible to detect the resistance value between the first inspection through hole and the resistance value between the reference through hole and the second inspection through hole, respectively, and detect the deviation in the predetermined direction by these values.
【０００８】したがって、抵抗値を計測するだけで製品
の品質検査を行うことができるので、容易に、かつ全て
の多層プリント配線板について品質検査を行うことがで
きる。Therefore, since the quality inspection of the product can be performed only by measuring the resistance value, the quality inspection can be easily performed on all the multilayer printed wiring boards.
【０００９】[0009]
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図２は本実施例の多層プリント配線板の概略構
成を示す平面図である。多層プリント配線板１は、両面
にパターン配線のなされたガラスエポキシ系の基板をプ
リプレグを介して複数枚積層したものである。多層プリ
ント配線板１は、このパターン配線が積層された回路パ
ターン部２によって大部分が占められている。また、多
層プリント配線板１の縁端部付近には、テストパターン
部３が設けられている。このテストパターン部３には、
各層に２個ずつテストパターンが形成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 2 is a plan view showing a schematic configuration of the multilayer printed wiring board of this embodiment. The multilayer printed wiring board 1 is formed by laminating a plurality of glass epoxy type substrates having pattern wiring on both sides with a prepreg interposed therebetween. The multilayer printed wiring board 1 is mostly occupied by the circuit pattern portion 2 in which the pattern wirings are laminated. A test pattern portion 3 is provided near the edge of the multilayer printed wiring board 1. In this test pattern section 3,
Two test patterns are formed on each layer.
【００１０】図１はテストパターンの一例を示す図であ
る。テストパターン１０は例えばＸ軸方向のズレを検出
するためのテストパターンであり、連結された５本の導
電パターンＰＴ１〜ＰＴ５によって構成されている。こ
れら導電パターンＰＴ１〜ＰＴ５は、多層プリント配線
板１の内層パターン形成後に形成される３個のスルーホ
ールＴＨ１〜ＴＨ３の位置を考慮して形成されている。FIG. 1 is a diagram showing an example of a test pattern. The test pattern 10 is, for example, a test pattern for detecting a deviation in the X-axis direction, and is composed of five connected conductive patterns PT1 to PT5. These conductive patterns PT1 to PT5 are formed in consideration of the positions of the three through holes TH1 to TH3 formed after forming the inner layer pattern of the multilayer printed wiring board 1.
【００１１】導電パターンＰＴ１およびＰＴ２は、とも
にＸ軸に平行な同一直線上に、かつそれぞれ一端部が検
査用スルーホールＴＨ１，ＴＨ２と重なるように配置さ
れている。導電パターンＰＴ１およびＰＴ２がそれぞれ
検査用スルーホーＨ１，ＴＨ２と重なる部分ＰＴ１１，
ＰＴ２１は、多層プリント配線板の予想最大ズレ量より
やや長くなるように設けられている。Both the conductive patterns PT1 and PT2 are arranged on the same straight line parallel to the X-axis, and one ends thereof overlap the inspection through holes TH1 and TH2. The portions PT11, where the conductive patterns PT1 and PT2 overlap the inspection through-hoes H1, TH2, respectively.
The PT 21 is provided so as to be slightly longer than the expected maximum deviation amount of the multilayer printed wiring board.
【００１２】導電パターンＰＴ３は、基準スルーホール
ＴＨ３を通り、かつ導電パターンＰＴおよびＰＴ２と平
行となるように設けられている。導電パターンＰＴ４お
よび導電パターンＰＴ５は、Ｙ軸に平行に、かつ導電パ
ターンＰＴ３の両端部をそれぞれ導電パターンＰＴ１，
ＰＴ２の他端部と接続するように設けられている。これ
により、検査用スルーホールＴＨ１〜基準スルーホール
ＴＨ３間の距離と、検査用スルーホールＴＨ２〜基準ス
ルーホールＴＨ３間の距離とが同一になるようにパター
ン形成がなされている。The conductive pattern PT3 is provided so as to pass through the reference through hole TH3 and be parallel to the conductive patterns PT and PT2. The conductive pattern PT4 and the conductive pattern PT5 are parallel to the Y-axis, and the both ends of the conductive pattern PT3 are respectively connected to the conductive pattern PT1,
It is provided so as to be connected to the other end of PT2. Thus, the pattern is formed such that the distance between the inspection through hole TH1 and the reference through hole TH3 is the same as the distance between the inspection through hole TH2 and the reference through hole TH3.
【００１３】このような構成のテストパターン１０で
は、導電パターンとスルーホールとの相対位置関係が理
想通りに形成された場合の導電パターンＰＴ１〜ＰＴ５
の断面積および体積導電率をそれぞれｓおよびρ、検査
用スルーホールＴＨ１〜基準スルーホールＴＨ３間、お
よび検査用スルーホールＴＨ２〜基準スルーホールＴＨ
３間の距離をＬとする。In the test pattern 10 having such a configuration, the conductive patterns PT1 to PT5 when the relative positional relationship between the conductive pattern and the through hole is formed as ideal.
Of the cross-sectional area and volume conductivity of s and ρ, between the inspection through hole TH1 and the reference through hole TH3, and between the inspection through hole TH2 and the reference through hole TH.
The distance between 3 is L.
【００１４】今、多層プリント配線板１の形成時にテス
トパターン１０に対してスルーホールＴＨ１〜ＴＨ３が
Ｘ軸右方向にズレた場合、そのズレ量をδとすると、検
査用スルーホールＴＨ１〜基準スルーホールＴＨ３間の
抵抗値Ｒ１、検査用スルーホールＴＨ２〜基準スルーホ
ールＴＨ３間の抵抗値Ｒ２は、それぞれ次式（１）、
（２）によって表される。 Ｒ１＝ρ（Ｌ＋２δ）／ｓ・・・（１） Ｒ２＝ρ（Ｌ−２δ）／ｓ・・・（２） ここで、（１）式−（２）式 を計算すると、 Ｒ１−Ｒ２＝４ρδ／ｓ・・・（３） すなわち、 δ＝Ｓ（Ｒ１−Ｒ２）／４ρ・・・（４） となる。Now, when the through holes TH1 to TH3 are deviated from the test pattern 10 in the right direction of the X-axis when the multilayer printed wiring board 1 is formed, if the amount of deviation is δ, the inspection through hole TH1 to the reference through. The resistance value R1 between the holes TH3 and the resistance value R2 between the inspection through hole TH2 and the reference through hole TH3 are respectively expressed by the following equation (1),
It is represented by (2). R1 = ρ (L + 2δ) / s ... (1) R2 = ρ (L-2δ) / s ... (2) Here, when the formula (1)-(2) is calculated, R1-R2 = 4ρδ / s ... (3) That is, δ = S (R1-R2) / 4ρ ... (4).
【００１５】一方、（１）式＋（２）式 を計算する
と、 Ｒ１＋Ｒ２＝２ρＬ／ｓ ・・・（５） すなわち、 Ｓ＝２ρＬ／（Ｒ１＋Ｒ２）・・・（６） となる。さらに、式（４）および式（６）より、 δ＝Ｌ（Ｒ１−Ｒ２）／２（Ｒ１＋Ｒ２）・・（７） となる。式（７）から、ズレ量δは、抵抗値Ｒ１および
Ｒ２の値から算出できることが分かる。On the other hand, when the equation (1) + (2) is calculated, R1 + R2 = 2ρL / s (5) That is, S = 2ρL / (R1 + R2) (6) Furthermore, according to the equations (4) and (6), δ = L (R1-R2) / 2 (R1 + R2). From equation (7), it can be seen that the shift amount δ can be calculated from the resistance values R1 and R2.
【００１６】抵抗値Ｒ１および抵抗値Ｒ２は、検査用ス
ルーホールＴＨ１と基準スルーホールＴＨ３間と、検査
用スルーホールＴＨ２〜基準スルーホールＴＨ３間に、
それぞれケルビンクリップ等の４端子抵抗測定器を使用
することにより、簡単にかつ正確に計測することができ
る。The resistance values R1 and R2 are measured between the inspection through hole TH1 and the reference through hole TH3 and between the inspection through hole TH2 and the reference through hole TH3.
By using a 4-terminal resistance measuring device such as a Kelvin clip, it is possible to measure easily and accurately.
【００１７】このようなテストパターン１０を、多層プ
リント配線板１の全ての層についてＸ軸、Ｙ軸の２軸分
設けることにより、プリント配線板１を切断することな
く、製造した全ての製品について品質検査を行うことが
できる。By providing such a test pattern 10 for all the layers of the multilayer printed wiring board 1 for the X axis and the Y axis, all the manufactured products without cutting the printed wiring board 1. Quality inspection can be performed.
【００１８】なお、本発明は、図１に示したテストパタ
ーン１０だけでなく、図３（Ａ），（Ｂ）のような形状
のものでも実施可能である。図３は本発明の他の実施例
を示す概略構成図であり、（Ａ）は第２の実施例を示す
図、（Ｂ）は第３の実施例を示す図である。図（Ａ）の
テストパターン２０は、一端がそれぞれ検査用スルーホ
ール２４，２５と接続される導電パターン２１，２２
と、中心に基準スルーホール２６が位置する導電パター
ン２３とが互いに平行となるように設けられている。そ
して、導電パターン２１，２２の他端部がそれぞれ導電
パターン２３の両端部と接続され、全体として基準スル
ーホール２５を中心に点対称の図形になるように構成さ
れている。The present invention can be implemented not only in the test pattern 10 shown in FIG. 1 but also in the shape shown in FIGS. 3 (A) and 3 (B). 3A and 3B are schematic configuration diagrams showing another embodiment of the present invention. FIG. 3A is a diagram showing a second embodiment and FIG. 3B is a diagram showing a third embodiment. The test pattern 20 of FIG. 6A has conductive patterns 21 and 22 whose one ends are connected to the inspection through holes 24 and 25, respectively.
And the conductive pattern 23 in which the reference through hole 26 is located at the center are provided so as to be parallel to each other. The other ends of the conductive patterns 21 and 22 are connected to both ends of the conductive pattern 23, respectively, and are configured so as to be a figure symmetrical with respect to the reference through hole 25 as a whole.
【００１９】一方、図（Ｂ）のテストパターン３０は、
一端が検査用スルーホール３４，３５と接続される導電
パターン３１，３２と、中心に基準スルーホール３６が
位置する導電パターン３３とが同一線上にあるように設
けられている。そして、導電パターン３１，３２の他端
部がそれぞれ導電パターン３３の両端部と接続され、全
体が弓形の線対称に形成されている。On the other hand, the test pattern 30 shown in FIG.
The conductive patterns 31 and 32 having one ends connected to the inspection through holes 34 and 35 and the conductive pattern 33 having the reference through hole 36 at the center are provided on the same line. The other ends of the conductive patterns 31 and 32 are connected to both ends of the conductive pattern 33, respectively, so that the whole is formed in an arcuate line symmetry.
【００２０】なお、上記３つの実施例では、基準スルー
ホールを１個のみ設けた場合を示したが、図４に示すテ
ストパターン４０のように、導電パターン４５上に２個
の基準スルーホール４１，４２を設け、導電パターン４
８，４６を介して基準スルーホール４１および検査用ス
ルーホール４３を、導電パターン４９，４７を介して基
準スルーホール４２および検査用スルーホール４４をそ
れぞれ接続するようにしてもよい。In the above three embodiments, the case where only one reference through hole is provided is shown. However, as in the test pattern 40 shown in FIG. 4, two reference through holes 41 are provided on the conductive pattern 45. , 42, and the conductive pattern 4
Alternatively, the reference through hole 41 and the inspection through hole 43 may be connected via the reference numerals 8 and 46, and the reference through hole 42 and the inspection through hole 44 may be connected via the conductive patterns 49 and 47, respectively.
【００２１】また、この場合、基準スルーホール４１，
４２の間で導電パターン４５を２つに分離しても、同様
の効果を得ることができる。In this case, the reference through holes 41,
Even if the conductive pattern 45 is separated into two between 42, the same effect can be obtained.
【００２２】[0022]
【発明の効果】以上説明したように本発明では、基準ス
ルーホールおよび第１の検査用スルーホール間の抵抗値
と基準スルーホールおよび第２の検査用スルーホール間
の抵抗値とをそれぞれ検出し、これらの値によって所定
方向のズレを検出できるようにしたので、容易に、かつ
全ての多層プリント配線板について品質検査を行うこと
ができる。As described above, according to the present invention, the resistance value between the reference through hole and the first inspection through hole and the resistance value between the reference through hole and the second inspection through hole are detected. Since the deviation in the predetermined direction can be detected by these values, the quality inspection can be easily performed on all the multilayer printed wiring boards.
【図１】テストパターンの一例を示す図である。FIG. 1 is a diagram showing an example of a test pattern.
【図２】本実施例の多層プリント配線板の概略構成を示
す平面図である。FIG. 2 is a plan view showing a schematic configuration of a multilayer printed wiring board of this embodiment.
【図３】本発明の他の実施例を示す概略構成図であり、
（Ａ）は第２の実施例を示す図、（Ｂ）は第３の実施例
を示す図である。FIG. 3 is a schematic configuration diagram showing another embodiment of the present invention,
(A) is a figure which shows a 2nd Example, (B) is a figure which shows a 3rd Example.
【図４】基準スルーホールを２個設けた場合のテストパ
ターンの例を示す図である。FIG. 4 is a diagram showing an example of a test pattern when two reference through holes are provided.
１ 多層プリント配線板 ２ 回路パターン部 ３ テストパターン部 １０ テストパターン ＴＨ１，ＴＨ２ 検査用スルーホール ＴＨ３ 基準スルーホール ＰＴ１〜ＰＴ５ 導電パターン 1 Multilayer printed wiring board 2 Circuit pattern part 3 Test pattern part 10 Test pattern TH1, TH2 Inspection through hole TH3 Reference through hole PT1 to PT5 Conductive pattern
Claims (5)
ターンとの相対的なズレを検出するために設けられる多
層プリント配線板のテストパターンにおいて、 少なくとも１個の基準スルーホールと、 第１の検査用スルーホールおよび第２の検査用スルーホ
ールと、 前記基準スルーホールに前記第１の検査用スルーホール
と前記第２の検査用スルーホールとを接続するととも
に、製造時に所定の方向にズレが生じた場合に、前記基
準スルーホールおよび前記第１の検査用スルーホール間
の距離と前記基準スルーホールおよび前記第２の検査用
スルーホール間の距離の一方が、ズレの無いときより長
くなり、他方が短くなるような形状に形成される導電パ
ターンと、 を有することを特徴とする多層プリント配線板のテスト
パターン。1. A test pattern for a multilayer printed wiring board, which is provided to detect a relative deviation between a through hole of the multilayer printed wiring board and the pattern, wherein at least one reference through hole and a first inspection hole are provided. A through hole and a second inspection through hole are connected, and the first inspection through hole and the second inspection through hole are connected to the reference through hole, and a deviation occurs in a predetermined direction during manufacturing. In this case, one of the distance between the reference through hole and the first inspection through hole and the distance between the reference through hole and the second inspection through hole becomes longer than when there is no deviation, and the other is A test pattern for a multilayer printed wiring board, comprising: a conductive pattern formed in a shape that shortens.
ールを通過する第１の線分パターンと、前記第１の線分
パターンと平行でかつ前記第１の検査用スルーホールに
一端部が接続される第２の線分パターンと、前記第１の
線分パターンと平行でかつ前記第２の検査用スルーホー
ルに一端部が接続される第３の線分パターンとを有し、
前記第２の線分パターンの他端部および前記第３の線分
パターンの他端部がそれぞれ前記第１の線分パターンの
両端部に接続されるように構成されていることを特徴と
する請求項１記載の多層プリント配線板のテストパター
ン。2. The conductive pattern has a first line segment pattern passing through the reference through hole and one end portion which is parallel to the first line segment pattern and is connected to the first inspection through hole. A second line segment pattern, and a third line segment pattern that is parallel to the first line segment pattern and has one end connected to the second inspection through hole,
The other end of the second line segment pattern and the other end of the third line segment pattern are configured to be connected to both ends of the first line segment pattern, respectively. A test pattern for a multilayer printed wiring board according to claim 1.
の線分パターンは、前記第１の線分パターンの延長線か
ら外れて設けられていることを特徴とする請求項２記載
の多層プリント配線板のテストパターン。3. The second line segment pattern and the third line segment pattern
3. The test pattern for a multilayer printed wiring board according to claim 2, wherein the line segment pattern is separated from an extension line of the first line segment pattern.
の線分パターンは、前記基準スルーホールを中心に点対
称の位置に設けられていることを特徴とする請求項２記
載の多層プリント配線板のテストパターン。4. The second line segment pattern and the third line segment pattern
3. The test pattern for a multilayer printed wiring board according to claim 2, wherein the line segment pattern is provided at a position symmetrical about the reference through hole.
の線分パターンは、前記第１の線分パターンの延長直線
上に設けられていることを特徴とする請求項２記載の多
層プリント配線板のテストパターン。5. The second line segment pattern and the third line segment pattern
3. The test pattern for a multilayer printed wiring board according to claim 2, wherein the line segment pattern is provided on an extension line of the first line segment pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7494293A JPH06291466A (en) | 1993-04-01 | 1993-04-01 | Test pattern of multilayer printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7494293A JPH06291466A (en) | 1993-04-01 | 1993-04-01 | Test pattern of multilayer printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291466A true JPH06291466A (en) | 1994-10-18 |
Family
ID=13561906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7494293A Pending JPH06291466A (en) | 1993-04-01 | 1993-04-01 | Test pattern of multilayer printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291466A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010267985A (en) * | 2010-07-09 | 2010-11-25 | Fuji Kiko Denshi Kk | Multilayer printed wiring board, multilayer printed wiring board inspection method, multilayer printed wiring board inspection system, and multilayer printed wiring board manufacturing method |
| JP4602479B2 (en) * | 2008-11-06 | 2010-12-22 | 富士機工電子株式会社 | Multilayer printed wiring board, multilayer printed wiring board inspection method, multilayer printed wiring board inspection system, and multilayer printed wiring board manufacturing method |
-
1993
- 1993-04-01 JP JP7494293A patent/JPH06291466A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4602479B2 (en) * | 2008-11-06 | 2010-12-22 | 富士機工電子株式会社 | Multilayer printed wiring board, multilayer printed wiring board inspection method, multilayer printed wiring board inspection system, and multilayer printed wiring board manufacturing method |
| JPWO2010052783A1 (en) * | 2008-11-06 | 2012-03-29 | 富士機工電子株式会社 | Multilayer printed wiring board, multilayer printed wiring board inspection method, multilayer printed wiring board inspection system, and multilayer printed wiring board manufacturing method |
| JP2010267985A (en) * | 2010-07-09 | 2010-11-25 | Fuji Kiko Denshi Kk | Multilayer printed wiring board, multilayer printed wiring board inspection method, multilayer printed wiring board inspection system, and multilayer printed wiring board manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4510446A (en) | Test coupons for determining the registration of subsurface layers in a multilayer printed circuit board | |
| CN101697001A (en) | Method for detecting positional deviation among layers of multilayer printed circuit board | |
| US20060231622A1 (en) | Printed circuit board with integral strain gage | |
| US6232559B1 (en) | Multi-layer printed circuit board registration | |
| JPH06291466A (en) | Test pattern of multilayer printed wiring board | |
| US20140028336A1 (en) | Printed circuit board | |
| CN116017842A (en) | Multilayer circuit board and circuit board inner layer alignment detection method | |
| US4918380A (en) | System for measuring misregistration | |
| TWI744805B (en) | Circuit board | |
| JPH09205281A (en) | Method for inspecting inner-layer circuit pattern deviation of multilayer printed wiring board | |
| JP6948433B2 (en) | Circuit board | |
| JPH05235557A (en) | Measuring system for amount of positional deviation | |
| JP2740709B2 (en) | Method for detecting stacking deviation of multilayer printed wiring board | |
| JPH08307065A (en) | Multilayer printed wiring board and inspection method for the board | |
| JPH1146068A (en) | Evaluation method for manufacturing process of multilayer wiring board | |
| JPH066047A (en) | Measurement of internal layer misalignment of multilayer printed wiring board | |
| JPH03256398A (en) | Multilayer interconnection board | |
| JPH077271A (en) | Method for inspecting printed wiring board and test pattern | |
| JPS6066119A (en) | Printing shift inspecting method of thick film multi-layer printed board | |
| JP4229110B2 (en) | Contact misalignment detection method | |
| KR20050034028A (en) | Test pattern | |
| JPH04148880A (en) | Method for detecting deviation of wiring pattern | |
| JPS62252195A (en) | Multilayer printed board with test holes for detecting discrepancy of inner layers | |
| JPH0341489Y2 (en) | ||
| JPH0699334A (en) | Correcting method for machining position of multilayer substrate |