JPH06291732A - 情報伝送処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 １台の親機と複数の子機との間での光通信に
ける光干渉の防止、及び情報伝送のリアルタイム性の向
上である。 【構成】 親機５は、複数の子機１〜４に対して子機指
定情報で指定される子機毎に所定の時間間隔を置いて情
報を光送信する親機送信手段６を備え、子機１〜４は、
親機５からの子機指定情報で指定された送信に対する応
答として当該送信直後における上記時間間隔の範囲内で
親機５に情報を光送信する子機送信手段７を備える。親
機５から子機毎への送信ＲＥＱ１〜ＲＥＱ４の間隔期間
には送信相手とされる子機から親機への送信ＡＣＫ１〜
ＡＣＫ４が挿入され、１台の親機が時分割的に半２重で
複数台の子機と光通信を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ゲーム機本体やパーソ
ナルコンピュータなどの制御端末と、単数あるいは複数
のゲーム機操作端末やコンピュータシステムの周辺機器
などの被制御端末との間での無線情報伝送処理技術に関
し、例えば、制御端末及び被制御端末間のデータの授受
を光通信によって行うものに適用して有効な技術に関す
る。

【０００２】

【従来の技術】光通信の方式に関しては、特開昭６２−
１４７８４６号及び特開平４ー１３７８３６号が公知で
ある。これらの特許公報においては、親機が一括して複
数子機に対しデータを送信した後、各々の子機はある一
定時間間隔で子機から親機に対してデータを送信すると
ころの光通信方式が開示されている。

【０００３】また、従来パーソナルコンピュータ（Ｐ
Ｃ）等のコンピュータ機器本体と、コンピュータ機器本
体に接続され動作するところのキーボード、マウス、デ
ジタイザ、プリンタ、スキャナ、ＨＤＤ等の周辺機器と
の間のデータの授受は、ケーブル配線によって実現され
ていた。また、複数ＦＡ機器間のデータの授受は、ケー
ブル配線によって実現されていた。更に、電気式ゲーム
機本体と操作端末の間のデータの授受も、ケーブル配線
によって実現されていた。これら機器間のデータは、単
方向または双方向通信によって伝送されている。

【０００４】

【発明が解決しようとする課題】上述の光通信方式に於
いては、子機が多くなった場合、複数の子機から親機に
対して順番にデータを送信するように制御するのは難し
いため、子機から親機に送信するデータの信頼性低下す
るということが発明者らによって明らかとされた。すな
わち、光干渉による誤送信の虞がある。また、複数の子
機から親機に対して順番にデータを送信するように制御
したとしても、信頼性の確保から、親機及び子機の応答
性が低いことが発明者らによって明らかとされた。すな
わち、親機が一括して複数子機に対しデータを送信した
後に各々の子機が順番に応答するため、情報伝送のリア
ルタイム性若しくは応答性に欠ける。更に、コンピュー
タ機器と周辺機器との間、複数ＦＡ機器間及び、電気式
ゲーム機本体と操作端末の間のデータ通信をケーブル配
線を利用する場合、全体システム中にケーブル配線が存
在するため、コンピュータ機器及び周辺機器等の増設、
配置替え、機器設置のレイアウト変更によるケーブル配
線の接続処理が困難とされる事が発明者らによって明ら
かとされた。また、特に電気式ゲーム機本体と操作端末
がケーブル配線で接続される場合、操作端末の動作範囲
が制限されるため、操作端末の取扱性が悪くなる。

【０００５】本発明の目的は、１台の親機と複数の子機
との間での情報伝送における混信などを防止して信頼性
の高い情報伝送を実現できる情報伝送処理装置を提供す
ることにある。本発明の別の目的は、１台の親機と複数
の子機との間での光通信による情報伝送における光干渉
を防止することができる情報伝送処理装置を提供するこ
とにある。本発明の更に別の目的は、１台の親機と複数
の子機との間での情報伝送におけるリアルタイム性若し
くは応答性を向上させることができる情報伝送処理装置
を提供することにある。本発明のその他の目的は、親機
と子機との間の接続若しくはリンクの確立にフレキシビ
リティを持たせることができる情報伝送処理装置を提供
することにある。

【０００６】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００８】（１）本発明の情報伝送処理装置は、１台
の親機が時分割的に半２重で複数台の子機と情報の無線
伝送を行う。すなわち送信手段それ自体に着目すると、
図１に示されるように親機５は、複数の子機１〜４に対
して子機指定情報で指定される子機毎に所定の時間間隔
を置いて情報を無線送信する親機送信手段６を備え、子
機１〜４は、親機５からの子機指定情報で指定された送
信に対する応答として当該送信直後における上記時間間
隔の範囲内で親機５に情報を無線送信する子機送信手段
７を備える。例えば、親機５が送信相手として指定可能
な子機を子機１〜子機４とすると、図１に示される様に
親機と一つの子機との間の送受信可能サイクルはＴ２と
され、当該Ｔ２サイクルにおけるＴ３は親機の送信サイ
クル、ｔ３は子機の送信サイクル、ｔ４は親機による送
信のための親機の内部処理サイクル、ｔ２は子機による
送信のための子機の内部処理サイクルとされる。図１か
ら明らかなように、親機５から子機毎への送信ＲＥＱ１
〜ＲＥＱ４の間隔期間には送信相手とされる子機から親
機への送信ＡＣＫ１〜ＡＣＫ４が挿入され、１台の親機
が時分割的に半２重で複数台の子機と情報の無線伝送を
行う。 （２）情報の無線伝送形態としては高周波を用いた無線
伝送であってもよい。このとき、送信手段などの回路動
作に起因するノイズによる影響を小さくするには、回路
規模は増大するものの周波数拡散変調などの変調方式を
採用することができる。回路規模の増大を招くことなく
対策できるようにするには、情報伝送形態を光通信とす
ることができる。すなわち、送信手段は送信すべき情報
を光パルスとして出力する発光部を含み、受信手段は光
パルスを受信して電気信号を出力する受光部を含む。

【０００９】（３）上記手段（１）と実質的に同一の時
分割的な半２重による情報伝送処理をその伝送制御手段
に着目する。このとき、親機は、複数の子機に対して子
機毎に所定の時間間隔を置いて情報を送信可能とする親
機送信タイミングの発生手段を備え、その送信可能タイ
ミングを受けるデータ処理手段は、送信相手とすべき子
機の識別情報を上記送信可能タイミング毎に変更して親
機送信手段に供給する。同様に子機は、親機からの子機
指定情報で指定された送信に対する応答として当該送信
直後における上記時間間隔の範囲内で情報を送信可能と
する子機送信タイミングの発生手段を備え、この送信可
能タイミングを受けるデータ処理手段は、子機受信手段
で受信された子機指定情報の解析を行い、これが自らを
指定する情報である場合には上記子機送信タイミング発
生手段で発生された送信可能タイミングに同期して送信
すべき情報を子機送信手段に供給する。 （４）情報伝送の信頼性を向上させる別の手段として
は、上記親機及び子機データ処理手段に、送信すべき情
報に誤り検出及び訂正符合を付加する機能と、受信情報
に対してはこれに含まれる誤り検出及び訂正符合を参照
して誤りの検出及び訂正を行う機能を追加することがで
きる。 （５）親機に制御端末が接続され、子機に被制御端末が
接続されるとき、夫々の端末の機能や用途にしたがっ
て、親機と子機との間の接続若しくはリンクの確立にフ
レキシビリティを持たせたいことがある。これに対処す
るには、上記親機データ処理手段には、子機毎に所定の
時間間隔を置いて送信可能とするタイミングに対して割
り当て可能な子機の範囲を制限する機能（ページング機
能とも記す）を追加するとよい。更には、子機毎に所定
の時間間隔を置いて送信可能とするタイミングに対して
割り当て可能な子機の順番を可変可能に設定する機能を
親機データデータ処理手段に追加するとよい。 （６）親機に接続される制御端末がパーソナルコンピュ
ータのようなデータ処理端末であるとき、子機は入力端
末、補助記憶端末、及びプリンタ端末などの被制御端末
に接続することができる。また、親機に接続される制御
端末がゲーム機本体であるとき、子機はゲーム機操作端
末に結合することができる。ゲーム機操作端末の使い勝
手を良好にするには、子機に接続される表示制御装置を
当該ゲーム機操作端末に設けるとよい。

【００１０】（７）上記手段（３）におけるタイミング
発生手段及びデータ処理手段を更に具体的にした態様の
発明においては、親機は親機送信手段及び親機受信手段
に結合された親機データプロセッサを備える。この親機
データプロセッサは、複数の子機に対して子機毎に所定
の時間間隔を置いて情報を送信可能とするタイミングを
発生するタイマ手段と、送信相手とすべき子機の識別情
報を上記タイマ手段で発生された送信可能タイミング毎
に変更して親機送信手段に供給する中央処理装置とを備
えて構成される。上記子機は子機送信手段及び子機受信
手段に結合された子機データプロセッサとを備える。こ
の子機データプロセッサは、親機からの子機指定情報で
指定された送信に対する応答として当該送信直後におけ
る上記時間間隔の範囲内で情報を送信可能とするタイミ
ングを発生するタイマ手段と、そのタイマ手段で発生さ
れた送信可能タイミングに同期して送信すべき情報を子
機送信手段に供給する中央処理装置とを備えて構成され
る。 （８）上記親機データプロセッサ及び子機データプロセ
ッサの動作はその中央処理装置が実行すべき動作プログ
ラムによって決定される。したがって、各種の制御端末
及び被制御端末に対する親機及び子機の汎用性を考慮す
る場合、データプロセッサには制御端末や被制御端末に
接続可能な入出力回路を予じめ用意しておくとよい。

【００１１】

【作用】（１）上記した手段によれば、夫々の子機には
親機によって子機識別情報が割当てられる。親機は、送
信相手とすべき子機識別情報を含む伝送信号を出力す
る。子機はその送信信号に含まれる子機識別情報によっ
て自らが送信相手とされるか否かを認識し、その子機識
別情報に対応される子機はその送信信号を受信すると、
当該送信信号を解析し、送信元の親機に対して何等かの
応答処理を行うべき場合には、親機に対する応答として
の伝送信号を送信する。斯る親機からの送信とこれに応
答する子機の送信とが、順次子機指定情報を変えてサイ
クリックに行われる。このように親機と子機とのリンク
の確立が順次子機を変更して時分割的に行われ、且つリ
ンクの確立された親機と子機との間のデータ通信が半２
重で行われる。上記データ通信が半２重で行われること
は、親機から子機へ送信と子機から親機へ送信が同時に
おこなわれることがなく、１台の親機と複数台の子機と
の間での混信防止更には光通信における光干渉を防止す
る。上記親機と子機とのリンクの確立が順次子機を変更
して時分割的に行われることは、親機からの送信に対す
る必要な応答を即座に可能とし、情報伝送におけるリア
ルタイム性若しくは応答性を向上させる。これらのこと
は、従来有線で接続されたシステム例えばパーソナルコ
ンピュータと周辺装置、又はゲーム機本体とゲーム機操
作端末との間の１対１対応通信のためのコードレス化を
高い信頼性を以って実現する。このようなコードレス化
された１対１対応通信の実現は、特定の子機と親機との
間での秘話伝送にも対応する。 （２）誤り検出訂正符合を用いることはコードレス化に
よる情報伝送の信頼性を更に向上させる。 （３）親機がページング機能をサポートすることは、親
機と子機との間の接続若しくはリンクの確立にフレキシ
ビリティーをもたせる。例えば、親機がゲーム機本体
に、子機がゲーム機操作端末に結合されるとき、そのよ
うなページング機能はゲームの進行に応じてゲーム機操
作端末からの操作を一定期間拒絶するペナルティーの設
定に適用される。また子機毎に所定の時間間隔を置いて
送信可能とするタイミングに対して割り当て可能な子機
の順番を可変可能に設定する機能を親機データデータ処
理手段に追加することは、親機が複数の子機をアクセス
若しくは通信する順番にもフレキシビリティーをもたせ
ることができる。 （４）子機が接続されるゲーム機操作端末に表示制御装
置を含めることは、ゲーム機本体に表示できない内容を
補助的にゲーム機操作端末に表示させたり、ゲームの進
行上その他のゲーム機操作端末に対しては秘話伝送すべ
き情報を表示したりするというような、ゲームの多様性
に容易に対応可能になる。

【００１２】

【実施例】図２には本発明の一実施例に係る情報伝送処
理システムにおける親機側のブロック図が示される。図
３には上記情報伝送処理システムにおける子機側のブロ
ック図が示される。図２及び図３に示される情報伝送処
理システムは、無線伝送の一例として光通信システムを
実現するためのものであり、制御端末１００、制御端末
側の光通信制御部としての親機１１０、並びに操作側若
しくは被制御端末側の光通信制御部としての子機１２０
及び１３０によって構成される。子機１２０及び１３０
は、特に制限されないが、被制御端末の一つの機能とし
て、親機１１０から光信号を受けてその情報を画面に表
示する為の機能を含む装置である。制御端末１００はパ
ーソナルコンピュータ、エンジニアリングワークステー
ション、又はゲーム機本体などとされ、シリアル又はパ
ラレルインタフェースによって親機１１０と結合され
る。図２に示される子機の数は２個に限定されない。

【００１３】前記親機１１０は、制御用のデータプロセ
ッサであるマイクロコンピュータ（以下単に制御マイコ
ンと称する）１１１、発光素子を駆動するための駆動部
１１２、駆動部１１２に結合された発光部１１３、受光
部１１５、及び受光部１１５に結合された波形性整形部
１１４から構成されている。駆動部１１２及び発光部１
１３は親機送信手段を構成し、受光部１１５及び波形整
形部１１４は親機受信手段を構成する。制御マイコン１
１０はそれに内蔵されている入出力ポート１１０１を介
して上記制御端末１００とケーブルで接続され、シリア
ルまたはパラレルにデータの伝送を行う。また、制御マ
イコン１１０は、それに内蔵されている入力ポート１１
０２を介して上記波形整形部１１４の出力に結合され、
出力ポート１１０３を介して駆動部の入力に結合され
る。

【００１４】前記子機１２０は、制御マイコン１２１、
発光素子を駆動するための駆動部１２２、駆動部１２２
に結合された発光部１２３、受光部１２５、受光部１２
５に結合された波形性整形部１２４、表示部１２６、制
御マイコン１２１の入出力ポート１２１１に接続された
表示部１２６及びキースキャン部１２７、並びにこれら
のシステムを駆動するための電源部１２８を備えて構成
されている。発光部１２３及び駆動部１２２は子機送信
手段を構成し、受光部１２５及び波形整形部１２４は子
機受信手段を構成する。駆動部１２２の入力は制御マイ
コン１２１の出力ポート１２１２に結合され、波形整形
部１２４の出力は制御マイコン１２１の入力ポート１２
１３に結合される。

【００１５】前記子機１３０は、制御マイコン１３１、
発光素子を駆動するための駆動部１３２、駆動部１３２
に結合された発光部１３３、受光部１３５、受光部１３
５に結合された波形性整形部１３４、表示部１３６、制
御マイコン１３１の入出力ポート１３１１に接続された
表示部１３６及びキースキャン部１３７、並びにこれら
のシステムを駆動するための電源部１３８を備えて構成
されている。発光部１３３及び駆動部１３２は子機送信
手段を構成し、受光部１３５及び波形整形部１３４は子
機受信手段を構成する。駆動部１３２の入力は制御マイ
コン１３１の出力ポート１３１２に結合され、波形整形
部１３４の出力は制御マイコン１３１の入力ポート１３
１３に結合される。本実施例の子機は、特に制限されな
いが、上記表示部１３６及びキースキャン部１３７を被
制御端末として含んでいる。

【００１６】前記親機１１０の制御マイコン１１１の出
力ポート１１０３は駆動部１１２に伝送電圧信号を出力
する。駆動部１１２は発光部１１３に伝送電流信号を出
力する。発光部１１３は、複数の子機１２０、１３０に
対して、光信号の親機伝送信号を送信する。受光部１１
５では、子機１２０または１３０から送信された光信号
の子機伝送信号を受信し、波形整形部１１４に対して伝
送電流信号を出力する。波形整形部１１４は、制御マイ
コン１１１の入力部ポート１１０２に伝送電圧信号を出
力する。

【００１７】光信号の送受信動作においては、子機１２
０及び１３０も同様である。子機１２０のキースキャン
部１２７は、例えば操作キーとされ、そのキー操作によ
って入力されたデータを出力する。このキースキャン部
１２７は、図示しないキーボード、マウス、ジョイステ
ィック、トラックボール等のデータ入力装置に変更可能
であり、データはそのようなデータ入力装置によって取
り込まれる。キースキャン部１２７から出力されたデー
タは、制御マイコン１２１の入出力ポート１２１１を介
して制御マイコン１２１内に転送されて保持される。

【００１８】子機１２０の表示部１２６は、制御マイコ
ン１２１から受けたデータ（例えば時間表示のためのデ
ータ等）を表示するための機能を有する。

【００１９】子機１３０のキースキャン部１３７及び表
示部１３６の機能は、子機１２０のキースキャン部１２
７及び表示部１２６の機能と同じであるため、その説明
を省略する。

【００２０】図４には親機１１０の詳細な一例回路図が
示される。発光部１１３は、発光素子ＰＬによって構成
される。発光素子ＰＬの一端は、例えば５Ｖのような電
圧が供給される。駆動部１１２は、発光素子ＰＬの他の
一端と接続されたコレクタとエミッタ及びベースを有す
る駆動用トランジスタＴｒ、駆動用トランジスタＴｒの
ベース電流を制限する為に、駆動用トランジスタＴｒの
ベースと制御マイコン１１０の出力部との間に接続され
た抵抗Ｒ１及び、パルス電流（駆動用トランジスタＴｒ
のコレクタ電流）を決める為に、グランドレベルと駆動
用トランジスタＴｒのエミッタとの間に接続された抵抗
Ｒ２とを有する。ここで、制御マイコン１１０の出力部
から供給された電圧が５Ｖ、抵抗Ｒ１を１２ｋオーム、
抵抗Ｒ２を５オーム、Ｔｒのコレクタ増幅率ｈｆｅを２
５０とすると、発光素子ＰＬを流れる電流は約１００ｍ
Ａとなる。この時、発光素子ＰＬから所定周波数の光パ
ルスが発生される。従って、制御マイコン１１０の出力
部から供給された電圧が５Ｖであるとき、伝送信号は”
１”のデータとされ、駆動部１１２よって電流に変換さ
れて光信号とされ、更に発光部１１３で光パルスに変換
され光信号として空間を伝送される。ここで、制御マイ
コン１１０出力部から供給された電圧が例えば０Ｖであ
るとき、伝送信号は”０”のデータとされ、発光素子Ｐ
Ｌには電流はほとんど流れない。その為、光パルスは出
力されない。

【００２１】受光部１１５は、光を受ける受光素子ＰＤ
及び受光素子ＰＤの一端とグランドレベルとの間に接続
された負荷用抵抗Ｒ１０とによって構成される。受光素
子ＰＤの他の一端は、例えば５Ｖのような電圧が供給さ
れる。波形整形部１１４は、抵抗Ｒ８、Ｒ９及びオペア
ンプＯＰ３によって構成される信号増幅部、抵抗Ｒ６、
Ｒ７、コンデンサＣ１、Ｃ２及びオペアンプＯＰ２で構
成されるローパスフィルタ（ＬＰＦ）部、そしてＲ３〜
Ｒ５及びオペアンプＯＰ１で構成される波形整形用コン
パレータ部とによって構成される。受光素子ＰＤで受け
た子機１２０または１３０から送信された光信号とされ
る子機伝送信号は、受光素子ＰＤの負荷用抵抗Ｒ１０の
両端に微小の起電力を発生させる（数十μＶ〜数ｍＶ程
度）。この微小信号は、次段の信号増幅器にて、特に限
定されないが、５００〜１０００倍に増幅され、次段の
ローパスフィルタ部に入力される。ローパスフィルタ部
に入力された信号は、ローパスフィルタ部にて光信号に
含まれていた蛍光灯等による外乱ノイズに起因する信号
ノイズが除去される。このローパスフィルタ部は、特に
限定されないが抵抗Ｒ６、Ｒ７、コンデンサＣ１、Ｃ２
及びオペアンプＯＰ２によって構成される２次のアクテ
ィブフィルタで容易に実現される。伝送信号成分を通す
ためのカットオフ周波数は、抵抗Ｒ６、Ｒ７、コンデン
サＣ１及びＣ２の値によって決定される。ノイズが除去
された後の伝送信号は次段の波形整形用コンパレータ部
３４に入力される。波形整形用コンパレータ部において
は、伝送信号のレベルと所定のしきい値電圧との比較に
よって、伝送信号の矩形波化が行なわれる。これによ
り、受光部１１５で受けた光信号が、矩形波に変換され
制御マイコン１１０の入力部に入力することが可能とさ
れる。

【００２２】制御マイコン１１１は、全体の制御を司る
中央処理装置（ＣＰＵとも記す）１１０４、ＣＰＵ１１
０４の動作プログラムなどを格納するリード・オンリ・
メモリ（ＲＯＭとも記す）１１０５、ＣＰＵ１１０４の
作業領域若しくはデータの一時記憶領域とされるランダ
ム・アクセス・メモリ（ＲＡＭとも記す）１１０６、外
部から供給されるクロック信号若しくは外付けされた発
振子の発振出力を分周して内部の動作基準クロック信号
を生成する分周回路１１０７、出力ポート１１０３、出
力ポート１１０３の出力動作に利用される第１のタイマ
１１０８、入力ポート１１０２、入力ポート１１０２の
入力動作に利用される第２のタイマ１１０９、及びその
他の周辺回路１１１０を備え、それらが図示しないデー
タバス、アドレスバス、及びコントロールバスなどを含
む内部バスなどに接続されて構成される。

【００２３】図５には子機１２０の詳細な一例回路図が
示される。子機１２０における駆動部１２２、発光部１
２３、波形整形部１２４、及び受光部１２５は図４で説
明した親機１１０の駆動部１２２、発光部１２３、波形
整形部１２４、及び受光部１２５の回路構成同様にされ
る。制御マイコン１２１は、全体の制御を司る中央処理
装置（ＣＰＵとも記す）１２１４、ＣＰＵ１２１４の動
作プログラムなどを格納するリード・オンリ・メモリ
（ＲＯＭとも記す）１２１５、ＣＰＵ１２１４の作業領
域若しくはデータの一時記憶領域とされるランダム・ア
クセス・メモリ（ＲＡＭとも記す）１２１６、外部から
供給されるクロック信号若しくは外付けされた発振子の
発振出力を分周して内部の動作基準クロック信号を生成
する分周回路１２１７、出力ポート１２１３、出力ポー
ト１２１３の出力動作に利用される第１のタイマ１２１
８、入力ポート１２１２、入力ポート１２１２の入力動
作に利用される第２のタイマ１２１９、入出力ポート１
２１１に含まれる第１の入出力ポート１２１１Ａ及び第
２の入出力ポート１２１１Ｂ、第１の入出力ポート１２
１１Ａの入出力動作に利用される第３のタイマ１２２、
並びに、その他の周辺回路１２１０を備え、それらが図
示しないデータバス、アドレスバス、及びコントロール
バスなどを含む内部バスなどに接続されて構成される。
図５においてキースキャン部１２７は操作キーとして示
されている。操作キー１２７によって入力されたデータ
は、制御マイコン１２１に含まれるＲＡＭ１２１６に一
時的に保持される。尚、子機１３０の詳細については図
示していないが図５と同様に構成されている。

【００２４】各構成素子が具体的にどのような製品で構
成可能であるのか一例を説明すれば、制御マイコンは１
１１，１２１、ＨＤ４０７４４４９、発光素子ＰＬはＨ
Ｅ８８１３、受光素子ＰＤはＨＲ８１０１、オペアンプ
は、ＨＡ１７３２４が用いられる。

【００２５】図６には上記制御マイコン１１１の更に詳
細なブロック図が示される。図６には図４で説明した各
回路ブロックの接続関係とＣＰＵ１１０４の詳細な一例
が示され、図４と同一の回路ブロックには同一符合を付
してその詳細な説明を省略する。ＣＰＵ１１０４は、特
に制限されないが、命令制御部１１１２、命令デコーダ
１１１３、レジスタ１１１４、及び演算回路１１１５６
を備えて成る。命令制御部１１１２は、次に実行すべき
命令アドレスを保持するプログラムカウンタ、当該次に
実行すべき命令アドレスを割込みや分岐に応答して制御
する命令アドレス制御回路、及び実行すべき命令をＲＯ
Ｍ１１０５からフェッチする命令レジスタなどによって
構成される。命令デコーダ１１１３は図示しない命令レ
ジスタにフェッチされた命令を解読して制御マイコン各
部への制御信号を生成する。レジスタ１１１４はデータ
やアドレスの一時記憶領域とされる。演算回路１１１５
は算術論理演算器などを備え、命令の解読結果に従った
演算を行う。尚、各種回路ブロックは内部バス１１１６
などに結合されて、データ、アドレス、及び制御情報を
やりとりできるようになっている。図６において１１１
１は、割込み制御回路である。この割込み制御回路１１
１１は図４においてはＣＰＵ１１０４の内部に含まれて
いるものと理解されたい。この例に従えば、割込み制御
回路１１１１はタイマ１１０８，１１０９からのタイム
アップ（タイムアウト）信号若しくはカウントアップ信
号に基づいて命令制御部１１１２に各種の割込み情報を
供給する。命令制御部１１１２はその割込み情報に基づ
いて子機への送信及び子機からの受信動作を制御する。
その制御内容については後述する。尚、図示はしないが
子機１２０，１３０の制御マイコン１２１，１３１も図
６と同様に構成される。但し、割込み情報に基づく親機
からの受信及び親機への送信動作の制御は相違されるこ
とは言うまでもない。

【００２６】図７には親機と子機との間でやり取りされ
る伝送情報のフォーマットの一例が示される。この伝送
情報のフォーマットは、ビット同期信号３０１、フレー
ム同期信号３０２、データ信号３０３、及び必要な場合
にはオプションデータ信号３０４を含んで構成される。
このフォーマットは、親機から子機への情報伝送、及び
子機から親機経の情報伝送の双方に共通とされる。

【００２７】ビット同期信号３０１は、特に制限されな
いが、４ビットの”１０１０”パターンであり、これは
受信時にデータの同期をとるために使用するビット列で
ある。フレーム同期信号３０２は、４ビットのパターン
であり、００００〜１１１１までの１６パターンがあり
チャネルデータとして割り当てられている。このチャネ
ルデータは親機と情報伝送を行う子機の識別情報とさ
れ、この例に従えば、最大１６個の子機に格別の子機識
別情報（子機番号）を割り当てることができる。当該子
機識別情報は親機が送信相手とする子機を指定する情報
であると共に、子機が親機に送信する時に送信元を明ら
かにするための情報であり、親機または子機間のチャネ
ル判定用に使用されることになる。

【００２８】データ信号３０３及びオプションデータ信
号３０４は子機と親機との間でやり取りすべき実質的な
情報であり、データ信号３０３では足りない場合にオプ
ションデータ信号３０４が利用される。本実施例に従え
ば、データ信号３０３は、特に制限されないが、８ビッ
トで構成され、親機は子機への送信許可用信号若しくは
送信許可コマンド（ＲＥＱｎ）などとして使用し、子機
は自局のデータ例えば図５の操作キー１２７からのキー
データ等の送信に利用される。

【００２９】オプションデータ信号３０４は、親機の場
合、子機へ伝送する必要のある表示データ、画像データ
等に使用する。子機の場合は、キーデータ以外で８ビッ
トのデータ信号で不足する場合にオプションデータ信号
３０４を使用する。また、子機が１６チャネル以上に増
えた場合、データ信号３０３の領域までをチャネルデー
タとして拡張して使用し、オプションデータ３０４の領
域をキーデータもしくは送信許可信号として使用するこ
とも可能である。

【００３０】上記オプションデータ信号３０４には、伝
送されるデータの信頼性を高めるために、誤り訂正符号
（単にＣＲＣとも記す）を持たせることも可能である。
現在ＣＣＩＴＴ等の国際標準規格で定められているもの
にＣＣＩＴＴ ＣＲＣ−１６等が挙げられる。これは、
送信するビット列に対してある生成多項式を用いて、ビ
ット列に相当する多項式をこの生成多項式で除算し、余
った多項式をビット列に変換し、これをデータの後に付
加して送信するものである。例として生成多項式が１７
桁である場合は、除算したときの余りは１６桁になり、
これを１６ビットのビット列として送信する。係る演算
は送信側制御マイコンのＣＰＵで行う。受信側では、デ
ータを受けた後、送信側で計算したＣＲＣを受信する。
受信側は、データを受けると同時に送信側で使用した生
成多項式を使ってＣＲＣを算出する。この値が、受信し
たＣＲＣと一致した場合は受信したデータは正しいとみ
なして次の演算処理に移行する。一致しない場合は、送
信側に対して再送要求を行うか、もしくは受信したデー
タとＣＲＣの値からデータの補正を行う。係る処理は受
信側の制御マイコンに含まれるＣＰＵによって行われ
る。

【００３１】図８には光通信時に使用するデータの符号
化の例が示される。同図に示される例は、”１”、”
０”データをＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚ
ｅｒｏ）信号に符号化した場合のデータ信号のレベルが
示されている。ＮＲＺ符号は、”１”データを”Ｈｉｇ
ｈ”レベル、”０”データを”Ｌｏｗ”レベルで表すデ
ータ形式である。このような形式で上記フォーマットの
データを送受信することができる。

【００３２】図９にはデータ符合化の別の例が示され
る。同図に示される例は、ＮＲＺ符号化した波形に対
し、サブキャリア（ＮＲＺ符号に比べて十分に周波数の
高い波形）を付加して変調させた変調波形が示されてい
る。この形式は、テレビジョンセットとリモコン装置間
の信号伝送等に採用されており、ノイズに対する影響が
少ない。この方式では、前記図４の駆動部１１２及び波
形整形部１１４の回路の一部が変更される。変更点をあ
げると、駆動部１１２では、図示しないサブキャリア波
形発生器（タイマ出力を利用）及び制御マイコン１１０
の出力ポートから出力された伝送電圧信号との論理積を
採るためのアンドゲート回路が必要とされる。また、波
形整形部１１４では、ローパスフィルタＬＰＦの後にサ
ブキャリア抑圧用の積分回路（オペアンプで構成可能）
が付加されることになる。

【００３３】図１０には親機と子機との間での時分割的
な半２重での情報伝送処理を通信リンクの形成に着目し
て示され、図１１には同じくそれを送受信タイミングに
着目して示される。ここで先ず、本実施例の情報伝送処
理システムにおける情報伝送プロトコルを概略的に説明
する。本実施例の情報伝送処理システムは、１台の親機
１１０が時分割的に半２重で複数台例えば子機１２０，
１３０によって構成される４台の子機｛これらを便宜上
子機（１），子機（２），子機（３），子機（４）と記
す｝と光通信で情報の伝送を行う。すなわち親機１１０
は、複数の子機（１）〜子機（４）に対してフレーム同
期信号３０２によって子機を所定の順番に従ってサイク
リックに指定して子機毎に所定の時間間隔を置いて情報
を光通信する。子機（１）〜子機（４）は、親機１１０
からのフレーム同期信号３０２によって指定されたとき
にその送信に対する応答として当該親機からの送信直後
における上記時間間隔の範囲内で親機１１０に情報を光
送信する。ＲＥＱ１〜ＲＥＱ４が親機から子機への送
信、ＡＣＫ１〜ＡＣＫ４が子機から親機への応答送信と
される。

【００３４】図１０及び図１１に従えば、親機と一つの
子機との間の送受信可能サイクルはＴ２とされる。図１
１において、上記Ｔ２サイクルにおけるＴ３は親機の送
信サイクル、ｔ３は子機の送信サイクルとされる。ｔ４
は親機による送信のための親機の内部処理サイクルなど
とされ、ｔ２は子機による送信のための子機の内部処理
サイクルなどとされる。同図から明らかなように、親機
１１０から子機毎への送信ＲＥＱ１〜ＲＥＱ４の間隔期
間には送信相手とされる子機（１）〜子機（４）から親
機１１０への送信ＡＣＫ１〜ＡＣＫ４が挿入され、１台
の親機１１０が時分割的に半２重で複数台の子機（１）
〜子機（４）と光通信を行う。即ち、図１０において、
親機１１０が４台の子機（１）〜子機（４）に対して一
回ずつ送信を行い、それに対応して子機がそれぞれ親機
１１０に対して送信を行うためのサイクルをＴ１周期と
し、親機１１０が子機に対して１回送信を行いそれに対
応して、子機が１回親機に対して送信を行うためのサイ
クルがＴ２周期とされる。親機１１０から子機への送信
ＲＥＱ１〜ＲＥＱ４は、ｔ１時間である。子機が親機１
１０から所定のデータを受信して、データ解析を行い所
定のデータを送信するまでの時間がｔ２である。一つの
子機が親機１１０に対して所定のデータを送信する時間
がｔ３である。子機が親機１１０にデータを送信し親機
でデータの解析及び次のデータを送信するまでの時間が
ｔ４である。

【００３５】例えば、制御端末１００としてテレビジョ
ンモニタ（以下単にＴＶモニタとも記す）が親機１１０
に接続された場合を考える。ＴＶモニタの画面は、１／
３０フレームとされ、１／３０秒毎に画像が変化するも
のとする。したがって、ＴＶモニタにリアルタイムに子
機のキースキャン部から入力されたデータが親機１１０
に伝送され、データがＴＶモニタの画像データとされる
場合を考える。ＴＶモニタの一画面分の表示時間は１／
３０秒＝約３３．３ｍ秒＝Ｔ１となる。図１０及び図１
１に示されるように親機１１０が４チャネルアクセスを
行うためには、Ｔ２＝Ｔ１／４＝約８．３３ｍ秒とな
る。データ転送速度を１０キロｂｐｓ（ビット・パー・
秒）、１データ（１フレームのデータ）当たりのビット
数を１６ビット（図７に示されるデータフォーマットの
オプションデータ３０４がない場合）とすると、１デー
タ当たりの伝送時間は、親機と子機共に１．６ｍ秒とな
る。子機及び親機１１０におけるデータ処理に要する時
間はｔ２＋ｔ４＝８．３３−２×１．６ｍ秒＝５．１ｍ
秒となる。制御マイコン１１１，１２１内のＣＰＵの演
算速度が１μ秒／１命令程度であり、且つデータ処理が
１００〜２００命令程度（０．２〜０．４ｍ秒程度）で
実現できる場合、データ処理に用いることができる時間
５．１ｍ秒は演算に必要な時間０．２〜０．４ｍ秒程度
よりも充分に長い。その為、４チャネルの時分割多重通
信は容易に実現することができる。

【００３６】この例において、伝送速度及びデータのビ
ット数を上記の場合に固定して考えると、８チャネルま
で時分割多重通信を行うことができる。何故ならば、８
チャネル時分割多重通信のデータ処理に用いることがで
きる時間は、ｔ２＋ｔ４＝（Ｔ２＝３３．３ｍ秒／８）
４．１７ー２×１．６＝約１ｍ秒であり、演算に必要な
時間０．２〜０．４ｍ秒より長いからである。

【００３７】図１２及び図１３には１台の親機１１０に
対して子機をｎ台使用した場合におけるｎチャネル多重
通信のデータ伝送シーケンス例が示され、図１２は通信
リンクの形成に着目され、図１３はそれを送受信タイミ
ングに着目して示している。Ｔ１周期、Ｔ２周期、ｔ１
時間、ｔ２時間、ｔ３時間及びｔ４時間は図１０及び図
１１と同様に定義される。図１０及び図１１の説明にお
いて、データ転送速度は、１０ｋｂｐｓであるとした
が、光通信の場合、光素子によっても左右されるが、メ
ガｂｐｓオーダーの伝送速度を得ることができる。

【００３８】今仮に、データ伝送速度を１メガｂｐｓと
して、図７に示したデータフォーマットを考慮すると、
１データ当たりの伝送時間は１６μ秒とされる。したが
って、親機と子機の間の送受信時間はｔ１＋ｔ３＝２×
１６μ秒＝３２μ秒である。データ処理時間ｔ２＋ｔ４
を０．４ｍ秒とするとＴ２＝０．４３２ｍ秒となる。従
って、Ｔ１＝３３．３ｍ秒の周期中における最大のチャ
ネル数は、３３．３／０．４３２＝７７チャネルとな
り、データ伝送速度を高速化することにより飛躍的に多
重チャネル化を実現可能であることが理解されよう。

【００３９】図１４には親機のデータ伝送制御手順の一
例が示され、図１５には子機のデータ伝送処理手順の一
例が示される。これらの図面と図６を参照しながら上記
時分割的な半２重によるデータ伝送処理の制御手順を詳
細に説明する。

【００４０】先ず親機のデータ伝送処理手順を説明す
る。親機１１０は、パワー・オン・リセットなどによっ
て内部が初期化される（ステップＳ１）。例えば、図６
のタイマ１１０８，１１０９に対する各種時間設定や、
通信レートの設定などが行われる。この初期設定におい
て図示しない送信可能フラグはセット状態（送信可能で
あることを指示する状態）に初期化される。さらに、タ
イマ１１０８に含まれる所定のタイマカウンタの計時動
作が開始される。この周期は上記Ｔ２周期とされる。Ｔ
２周期毎にタイムアップすると、これが割込み制御回路
１１１１に供給され、送信処理割込みがＣＰＵ１１０４
に指示される。Ｔ２周期におけるこの送信処理割込みが
発生される時刻を便宜上時刻ＴＭ１と記す。さらにタイ
マ１１０８は、時刻ＴＭ１からｔ１＋ｔ２時間経過後の
時刻ＴＭ２毎にタイムアップ信号を割込み制御回路１１
１１に供給し、割込み制御回路１１１１はこれにしたが
って時刻ＴＭ２に受信処理割込みをＣＰＵ１１０４に発
行する。

【００４１】親機１１０の初期化直後において図示しな
い送信可能フラグはセット状態になっている。制御マイ
コン１１１はその送信可能フラグを所定のタイミング毎
に参照することによって送信処理可能かを判定する（ス
テップＳ２）。この判断ステップによって送信系又は受
信系の内部処理が選択される。

【００４２】送信処理可能である場合には、ＣＰＵ１１
０４は送信相手とすべき子機を特定するためのフレーム
同期信号３０２をレジスタ１１１４に設定する（ステッ
プＳ３）。次にＣＰＵ１１０４は、データ信号３０３と
すべき情報例えば送信可能コマンドをレジスタ１１１４
に設定する（ステップＳ４）。これに続けてＣＰＵ１１
０４は、必要な場合にオプションデータ信号３０４をレ
ジスタ１１１４に設定する。レジスタ１１１４に設定さ
れる各種情報は例えばＲＡＭ１１０６に格納されている
情報それ自体、或はＲＡＭ１１０６などに格納されてい
る情報を演算回路などで更新した情報とされる。何れに
しても、送信開始の前段階において送信すべきデータは
レジスタ１１１４に保持される。

【００４３】時刻ＴＭ１に上記送信処理割込みがＣＰＵ
１１０４に発行されると、ＣＰＵ１１０４は、上記レジ
スタ１１１４に設定された情報を出力ポート１１０３に
供給して送信動作を制御する。即ち、送信処理割込みを
受けたＣＰＵ１１０４は、タイマ１１０８に含まれる所
定の図示しないタイマカウンタに、データ転送レートに
よって決定されるような所定の周期データを設定し、こ
れにしたがってタイムアップする毎に割込み制御回路１
１１１から発生される送信指示の割込み情報をＣＰＵ１
１０４が受ける毎に、当該ＣＰＵ１１０４は出力ポート
１１０３を介して信号出力制御を行い、時刻ＴＭ２から
ビット同期信号３０１が送出され（ステップＳ６）、こ
れに続けて、上記レジスタ１１１４内のフレーム同期信
号３０２が送出（ステップＳ７）されると共に、データ
信号３０３やオプションデータ信号３０４が送出される
（ステップＳ８）。

【００４４】ＣＰＵ１１０４が上記ビット同期信号など
を出力ポート１１０３から送出する制御を更に詳述す
る。即ち、ＣＰＵ１１０４はレジスタ１１１４に格納さ
れたデータの論理値が”１”又は”０”であるかを順次
先頭ビットから判定する。送信信号の幅はタイマ１１０
８によって管理される。例えば、ＣＰＵ１１０４による
所定ビットの判定結果が論理値”１”の場合、ＣＰＵ１
１０４はタイマ１１０８からの上記送信指示の割り込み
によって規定される時間だけ出力ポート１１０３にハイ
レベルの信号を供給し続ける。論理値”０”の場合には
タイマ１１０８からの割り込みによって規定される時間
だけ出力ポート１１０３にローレベルの信号を出力し続
ける。ＣＰＵ１１０４はこのような動作をタイマ１１０
８からの割込み毎に繰り返すことにより、子機に対して
連続的にデータを送信する。

【００４５】全てのデータが送出された後にＣＰＵ１１
０４は、そのときの送信回数がレジスタ１１１４に保持
されたデータの数に一致するかを確認し、また、次の送
信動作に備えて、複数の子機にデータを伝送する周期に
変化があるかどうかなどをレジスタ１１１４内の伝送周
期指示情報を判定する。そして、上記図示しない送信可
能フラグをリセット状態に戻す（ステップＳ９）。この
送信可能フラグをリセット状態に戻す処理は、上記時刻
ＴＭ２に同期して受信処理割込みが発行されることによ
って行われる。即ち、受信可能なタイミングは時刻ＴＭ
２以降に規定されている。これを経てＣＰＵ１１０４の
制御は上記ステップＳ２に戻される。

【００４６】上記送信フラグのリセット状態においてＣ
ＰＵ１１０４はステップＳ２で送信不可能と判断して、
受信系の処理に分岐する。その後、最初に入力ポート１
１０２にエッジ変化が入力されると、割込み制御回路１
１１１を介してＣＰＵ１１０４に受信開始割込みが与え
られる。これを受けるＣＰＵ１１０４は、タイマ１１０
９に含まれる所定の図示しないタイマカウンタに、予じ
め決められている受信データビットの信号幅に相当する
所定の周期データを設定し、これにしたがってタイムア
ップする毎に割込み制御回路１１１１から発生される受
信指示の割込み情報をＣＰＵ１１０４が受ける毎に、当
該ＣＰＵ１１０４は入力ポート１１０２に所定の信号幅
で入力される情報をレジスタ１１１４に転送し、レジス
タ１１１４に転送されたデータからその受信信号ビット
が論理値”１”か”０”であるかを判定し、判定結果を
ＲＡＭ１１０６に格納する。このような処理を受信信号
の信号幅毎に行う。斯る制御動作によってビット同期信
号３０１の受信（ステップＳ１０）、フレーム同期信号
３０２の受信（ステップＳ１１）、及びデータ信号３０
３やオプションデータ信号３０４の受信（ステップＳ１
２）が行われる。受信処理の終了は、特に制限されない
が、タイマ１１０９による受信動作時間の管理（最初の
エッジ変化からの時間）に基づく。すなわち、受信動作
の終了がタイマ１１０９から割込み制御回路１１１１に
与えられることによってＣＰＵ１１０４は上記受信処理
を終了する。受信処理を終了した後、ＣＰＵ１１０４
は、送信可能フラグをセット状態にすると共に、ＲＡＭ
１１０６に格納された受信データを読み出し、入出力ポ
ート１１０１を介して、パーソナルコンピュータＰＣ、
エンジニアリングワークステーションＥＷＳ等の制御端
末１００に転送制御する（ステップＳ１３）。

【００４７】尚、チャネル設定、送信データの設定、オ
プションデータの設定、データ処理、ホストへのデータ
転送が期間ｔ４の間に行われる。ビット同期信号送出、
フレーム同期送出、データの送信及びオプションデータ
の送信が期間ｔ１において行われる。送信及び受信の回
数及び周期の管理が期間ｔ２に行われる。ビット同期信
号の受信、フレーム同期信号の受信及びデータ信号の受
信が期間ｔ３において行われる。

【００４８】次に、代表として子機１２０の送受信動作
の制御手順を説明する。子機１２０は、パワー・オン・
リセットなどによって内部が初期化される（ステップＳ
２１）。例えば、図５のタイマ１２１８，１２１９に対
する各種時間設定や、通信レートの設定などが行われ
る。初期設定において図示しない送信可能フラグはＯＦ
Ｆ状態にリセットされ、すなわち、送信不可能であるこ
とを指示するリセット状態にされる。

【００４９】子機１２０は送信及び受信動作を行わない
期間においてキースキャン処理（ステップＳ２２）及び
キーデータ格納処理（ステップＳ２３）を行う。キース
キャン処理は図５に示される操作キー１２７の操作で出
力される情報を入出力ポート１２１１Ａから取り込む処
理であり、キーデータ格納処理は上記取り込んだ情報を
ＲＡＭ１２１６に格納する処理である。そして制御マイ
コン１２１のＣＰＵ１２１４は所定周期毎に図示しない
送信可能フラグを参照して送信可能かを判断する（ステ
ップＳ２４）。

【００５０】送信不可能である場合、子機１２０は親機
１１０からの送信を待ち受ける。この状態において、図
５の入力ポート１２１２に最初にエッジ変化が入力され
ると、換言すれば、ビット同期信号の先頭ビットの信号
が入力されると、制御マイコン１２１の図示しない割込
み制御回路を介して図１５の時刻ＴＳ１に同期してＣＰ
Ｕ１２１４に受信処理割込みが与えられる。これを受け
るＣＰＵ１２１４は、タイマ１２１９に含まれる所定の
図示しないタイマカウンタに、予じめ決められている受
信データビットの信号幅に相当する所定の周期データを
設定し、これにしたがってタイムアップする毎に図示し
ない割込み制御回路から発生される受信指示の割込み情
報をＣＰＵ１２１４が受ける毎に、当該ＣＰＵ１２１４
は入力ポート１２１２に所定の信号幅で入力される情報
を図示しないレジスタに転送し、レジスタに転送された
データからその受信信号ビットが論理値”１”か”０”
であるかを判定し、判定結果をＲＡＭ１２１６に格納す
る。このような制御動作によってビット同期信号３０１
の受信、フレーム同期信号３０２の受信、、及びデータ
信号３０３やオプションデータ信号３０４の受信（ステ
ップＳ２５）が行われる。受信処理の終了は、特に制限
されないが、タイマ１２１９による受信動作時間の管理
（最初のエッジ変化からの時間）に基づく。すなわち、
受信動作の終了がタイマ１２１９から割込み制御回路に
与えられることによってＣＰＵ１２１４は上記受信処理
を終了する。受信処理を終了した後、ＣＰＵ１２１４
は、受信データに対するデータ処理を行い（ステップＳ
２６）、送信可能かを判定する（ステップＳ２７）。即
ち、フレーム同期信号によって子機１２０が送信相手と
して指定されているか、更に指定されている場合にはデ
ータ信号に送信可能コマンドが含まれているかが判定さ
れ、それら条件を満足している場合には送信可能フラグ
をＯＮ状態とし（ステップＳ２８）、さらに受信データ
にオプションデータが有るかを判定し（ステップＳ２
９）、有ると判断された場合にはそのオプションデータ
に必要な処理を施して表示部１２６に表示させる。その
後、処理はステップＳ２２に戻され、更に送信可能かが
判定されるが（ステップＳ２４）、データ受信後におい
ては送信可能フラグがＯＮ状態にされているので、ＣＰ
Ｕ１２１４の処理は送信処理側に分岐される。

【００５１】上記時刻ＴＳ１に同期した最初の受信割込
みは、親機１１０からの送信によって入力ポート１２１
２にビット同期信号の先頭ビットの信号が入力されて最
初にエッジ変化が検出されることによって発生される
が、これに同期してＣＰＵ１２１４は図５のタイマ１２
１８に含まれる所定のタイマカウンタに対して経時動作
を開始させ、その後時間ｔ１＋ｔ２が経過したときタイ
マ１２１８はタイムアップ信号を図示しない割込み制御
回路に与え、これによって図示しない割込み制御回路は
ＣＰＵ１２１４に送信割込みを与える。

【００５２】送信割込みが与えられたＣＰＵ１２１４
は、ビット同期信号、子機１２０に割当てられているフ
レーム同期信号３０２、及び上記ステップＳ２３で既に
ＲＡＭ１２１６に格納されているキーデータをデータ信
号３０３として、ＣＰＵ１２１４の図示しないレジスタ
にセットする（ステップＳ３１）。ＣＰＵ１２１４はそ
の次に、上記レジスタに設定された情報を出力ポート１
２１３に供給して送信動作を制御する。送信開始のタイ
ミングは、特に制限されないが、上記送信割込みに同期
してタイマ１２１８に含まれる所定の図示しないタイマ
カウンタが所定の周期（データ転送レートによって決定
される）でタイムアップする毎に割込み制御回路１１１
１から発生される送信指示の割込み情報をＣＰＵ１２１
４が受けることによって、当該ＣＰＵ１２１４の制御に
従って順次行われ、ビット同期信号３０１の送出され
（ステップＳ３２）、フレーム同期信号３０２の送出
（ステップＳ３３）、データ信号３０３やオプションデ
ータ信号３０４の送出（ステップＳ３４）が行われる。

【００５３】ＣＰＵ１２１４が上記ビット同期信号など
を出力ポート１２１３から送出する制御は親機の場合と
同様である。即ち、ＣＰＵ１２１４はレジスタに格納さ
れたデータの論理値が”１”又は”０”であるかを順次
先頭ビットから判定する。送信信号の幅はタイマ１２１
８によって管理される。例えば、ＣＰＵ１２１４による
所定ビットの判定結果が論理値”１”の場合、ＣＰＵ１
２１４はタイマ１２１８からの上記送信指示の割り込み
によって規定される時間だけ出力ポート１２１３にハイ
レベルの信号を供給し続ける。論理値”０”の場合には
タイマ１２１８からの割り込みによって規定される時間
だけ出力ポート１２１３にローレベルの信号を出力し続
ける。ＣＰＵ１２１４はこのような動作をタイマ１２１
８からの割込み毎に繰り返すことにより、親機に対して
連続的にデータを送信する。全てのデータを送出した
後、ＣＰＵ１２１４は、上記図示しない送信可能フラグ
をＯＦＦ状態に戻し（ステップＳ３５）。これによって
ＣＰＵ１１０４の制御は上記ステップＳ２２に戻され
る。

【００５４】尚、上記キースキャン処理（ステップＳ２
２）によって子機外部から入力されたデータは送信処理
においてマイクロプロセッサ内部のレジスタに格納され
るが、当該レジスタの容量は一定であるので、レジスタ
の容量以上のデータを送信すべき場合は、先入れ先出し
形式で次々に当該レジスタの値を更新して送信を行う様
にすることも可能である。また、上記子機１２０での処
理タイミングを整理すれば、上記キースキャン処理、キ
ーデータ格納処理は期間ｔ４で示されるタイムスロット
を利用して行われ、親機からのデータ受信は期間ｔ１で
示されるタイムスロットで行われる。データ処理、送信
可能かの判定、送信可能フラグのオン／オフ操作、オプ
ションデータ有無の判別、データ処理／表示、は期間ｔ
２で示されるタイムスロットを利用して行われる。期間
ｔ２で示されるタイムスロットにおいては、キースキャ
ン処理、キーデータ格納処理も可能にされる。キーデー
タの設定、ビット同期送出、フレーム同期送出、データ
の送信は期間ｔ３で示されるタイムスロットを利用して
行われる。その他の子機の伝送制御についても同様に行
われる。

【００５５】図１６及び図１７には親機がページング機
能をサポートする場合の親機のデータ伝送制御手順が示
される。図１６には親機の基本的なデータ伝送処理手順
が示され、図１７にはページング機能の詳細な処理手順
が示される。

【００５６】本実施例において、ページング機能は、親
機伝送制御フローチャート内にて処理される。ページン
グ機能は、これを実行すべきか否かを制御端末１００か
ら指示されるものと、親機それ自体で実行するものがあ
る。前者の場合は、ページング機能制御用アプリケーシ
ョン（ページング機能制御用プログラム）によりその制
御機能が異なり、大きく分けて３種類に大別できる。 １）子機より受けたデータを制御端末１００側でデータ
判別を行い、その結果、一部の子機との送信を一時的に
停止すると判断した場合、該当する子機に対しＲＥＱｎ
信号（例えば送信許可コマンド）の送信を停止し、該当
する子機からの送信を停止させる第１の処理モード、
２）子機より受けたデータを制御端末１００側でデータ
判別を行い、該当する子機の優先順位を付加することに
よって、親機が子機をアクセスする順番を変えるための
第２の処理モード、３）子機より受けたデータを制御端
末１００側でデータ判別を行い、その結果、一部の子機
との送信を一時的に停止すると判断した場合、該当する
子機からのデータの受付を禁止するための期間を設ける
第３の処理モード、がある。これらの機能は、例えば、
システムがゲーム機として利用された場合は、親機側
は、子機操作側からのデータにしたがって、ある子機を
一定期間アクセスしないといったペナルティを子機側に
与えるためのペナルティ機能として使用することができ
る。後者（親機自体で実行するもの）は、子機に与えら
るチャネル数を変更（アプリケーションチャネルの割り
当て）したり、子機に与える送信優先順位（親機が子機
をアクセスする順番）を変化することである。これによ
り、親機は通信初期の段階で接続される周辺機器の台数
及び状態を任意に設定することができる。例えば、シス
テムがゲーム機として利用された場合は、親機側は、ゲ
ームスタート時に、ゲーム参加人数を任意に設定するこ
とが可能である。

【００５７】次にページング機能のフローチャートを説
明する。図１６においてページング機能の処理（ステッ
プＳ４０）が前記ステップＳ９の後に追加されている。
図１６において図１４と同一のステップ番号の処理には
同一符合を付してその詳細な説明は省略する。

【００５８】ステップＳ４０においてページング機能に
入ると、図１７に示されるように、ＣＰＵ１１０４はホ
スト側即ち制御端末１００からのページング要求（ペー
ジング機能を実行する要求）があるか否かを判定し（ス
テップＳ４００）、要求が有る場合には、その要求で指
定されるページング機能の動作モードが選択される（ス
テップＳ４０１）。ページング機能の要求には、特定の
子機を通信リンクから除外したり通信の優先準位を変更
するときの子機側の条件（以下単に変更条件とも記す）
なども与えられる。ステップＳ４０１で選択される動作
モードは、特に制限されないが、上記３種類の何れかで
ある。第１の処理モードが選択された場合、子機からの
受信データが変更条件を満たしているかの解析が行われ
（ステップＳ４０２）、その解析結果に応じて、該当す
るチャネルを有する子機に対して所定期間だけ送信許可
コマンドをデータ信号として送信することを禁止する制
御情報を例えば図示しないコントロールレジスタにセッ
トする（ステップＳ４０３）。第２の処理モードが選択
された場合、子機から受信したデータの解析が行われ
（ステップＳ４０４）、次にその解析結果により該当す
るチャネルの子機の優先順位を決定し（ステップＳ４０
５）、更に、子機から受けたデータを優先順位を付けて
データ処理するように上記図示しないコントロールレジ
スタに所定の情報をセットする（ステップＳ４０６）。
第３の処理モードが選択された場合、子機から受信した
データの解析が行われ（ステップＳ４０７）、次にその
解析結果に従って所定の子機からのデータを所定時間受
け付けないような処理を行うように上記図示しないコン
トロールレジスタに所定の情報をセットする。ステップ
Ｓ４００の判断においてページング要求が無い場合、ス
テップＳ４０３、Ｓ４０６、又はＳ４０８の処理が終了
したとき、ＣＰＵ１１０４の制御は図１６に示されるス
テップＳ２の処理に戻される。

【００５９】このとき、チャネル設定（ステップＳ３）
の処理では上記図示しないコントロールレジスタを参照
し、送信すべ機子機に対するの優先準位を考慮する。ま
た、送信データ設定（ステップＳ４）の処理においては
送信禁止とされる子機に対しては送信許可コマンドを用
いず、未定義若しくは送信禁止のコマンドを送信データ
に設定する。

【００６０】図１８には子機の表示部１２６の詳細な一
例が示される。同図に示される表示部１２６は第１表示
部１２６１と第２表示部１２６２に分けられている。第
１表示部１２６１は、特に制限されないが、セグメント
型又はドットマトリクス型の液晶表示デバイス１２６３
と、文字若しくはキャラクタ表示のために上記液晶表示
デバイス１２６３の駆動制御を行う液晶駆動制御回路１
２６４によって構成される。表示すべき情報は入出力ポ
ート１２１１Ｂを介して制御マイコン１２１から与えら
れる。例えば、子機がゲーム機の操作端末として用いら
れる場合、第１表示部１２６１には、当該子機自身のチ
ャネル番号（子機識別情報に応ずる子機番号）の表示、
現在日時等のカレンダ表示、ゲーム開始からの経過時間
等の文字データを表示することができる。第２表示部１
２６２は、特に制限されないが、ドットマトリクス型の
液晶表示デバイス１２６５、この液晶表示デバイス１２
６５に表示すべき表示データが描画されるビデオＲＡＭ
１２６６、当該ビデオＲＡＭ１２６６に対する描画制御
を行う描画制御回路１２６７、描画された表示データに
基づいて液晶表示デバイス１２６５を駆動制御する液晶
駆動制御回路１２６８、及びカラー表示を行う場合にそ
の表示色の組合わせを変更したりするためのカラー制御
回路１２６９によって構成される。例えば当該第２表示
部１２６２は、親機から受信した文字データ、画像デー
タ等のより細かい情報を表示するときなどに利用され、
表示すべき情報は入出力ポート１２１１Ｂを記して制御
マイコン１２１から与えられる。第１及び第２表示部１
２６１，１２６２の表示動作は制御マイコン１２１から
与えられるコマンド若しくは制御データに従って決定さ
れる。

【００６１】図１９には親機に適用可能な別の制御マイ
コンのブロック図が示される。同図に示される制御マイ
コン１４０は、ＣＰＵ１４１及び周辺機能が単結晶シリ
コンのような１個の半導体基板に形成されて成る。ＣＰ
Ｕ１４１は、特に制限されないが、命令実行部１４１、
プログラムカウンタ（ＰＣとも記す）１４３、レジスタ
１４４及びマイクロプログラムＲＯＭ（μＲＯＭとも記
す）１４５によって構成される。プログラムカウンタ１
４３は次に実行すべきマクロ命令（以下単に命令とも記
す）のアドレスを保持する。マイクロプログラムＲＯＭ
１４５は、複数のマイクロ命令によって構成されたマイ
クロプログラムを保有する。プログラムカウンタの値に
したがってマクロ命令がＣＰＵ１４１にフェッチされる
と、当該マクロ命令がマイクロアドレスデコーダによっ
てデコードされることによってマイクロプログラムＲＯ
Ｍ１４５のアクセスアドレスが生成される。これによっ
て当該マクロ命令に対応されるマイクロ命令系列の先頭
マイクロ命令がマイクロプログラムＲＯＭ１４５から読
出される。マイクロ命令系列の第２番目以降のマイクロ
命令のアクセスアドレスは、その直前に読出されたマイ
クロ命令のネクストアドレス情報フィールドに記述され
たアドレスによって指定され、これがマイクロプログラ
ムＲＯＭ１４５に供給される。このようにしてマイクロ
プログラムＲＯＭ１４５から順次読出されるマイクロ命
令はマイクロ命令デコーダで解読され、これによって、
各部を制御する制御信号が生成される。割込みなどによ
って命令実行手順が変更される場合には、変更されるべ
き処理を規定するためのプログラムの先頭マクロ命令ア
ドレスをプログラムカウンタにセットする処理を命令制
御部が行う。上記命令実行部１４２は、上記マイクロア
ドレスデコーダ、マイクロ命令デコーダ、命令制御部、
データやアドレス演算を行う演算回路などを含むものと
理解されたい。

【００６２】制御マイコン１４０の周辺機能は、動作プ
ログラム格納用のＲＯＭ１５１、ＣＰＵ１４１の作業領
域又はデータの一時格納領域とされるＲＡＭ１４７、タ
イマ１４８、割込み制御回路１４６、波形整形部からの
伝送信号を外部端子を介してを入力するための入力部１
５０、駆動部１１２へ伝送信号を外部端子を介して出力
するための出力部１４９、外部端子を介してパーソナル
コンピュータ等の制御部１６０とデータの授受を行う為
の入出力部１５２、及び制御マイコン１４０の外部に設
けられた水晶発振子１９０からのパルス信号を分周し、
分周信号形成してＣＰＵ１４１等に供給するための分周
回路１５３によって構成されている。ＣＰＵ１４１、動
作プログラム格納用のＲＯＭ１５１、データ一時格納用
ＲＡＭ１４７、タイマ１４８、割込み制御回路１４６、
入力部１５０、出力部１４９、及び入出力部１５２は、
内部バス１５４を介して相互にデータの授受を行う事が
可能とされる。尚、図示しないが、内部バス５４は、ア
ドレスバス、データバス、コントロールバスを含む。

【００６３】図６の構成と比較すると、ＣＰＵ１４１が
マイクロプログラム形式である点において相違され、ま
た、タイマ１４８は単一の回路ブロックとして図示され
ているが、実際には図６と同様に多チャンネルのタイマ
カウンタを備えて構成されている。尚、子機１２０，１
３０の制御マイコンについてもＲＯＭ１５１のプログラ
ムを除いて上記同様の回路構成を採用できる。

【００６４】図１９に基づいて制御マイコン１４０の動
作を概略的に説明する。上記制御マイコン１４０は、信
号送出期間、応答待機期間、信号受信期間、信号送出準
備期間を有する。信号送出期間では、まず、それまでに
ＲＡＭ１４７に格納された子機への伝送データが命令実
行部１４２の制御により、レジスタ１４４に読み出され
る。次に、レジスタ１４４に書き込まれたデータの先頭
ビットからそのデータの”１”／”０”判定が命令実行
部１４２によって実行される。次に、判定されたデータ
の値に従って出力部１４９から所定の電圧が所定期間出
力されるように、命令実行部１４２によって出力部１４
９が制御される。この際、所定電圧が出力されるところ
の上記所定期間は、予め設定された出力期間情報に従っ
てタイマ１４８によって制御される。特に限定されない
が、命令実行部１４２が”１”と判定した場合、出力部
１４９はハイレベルの電圧を出力し、”０”と判定した
場合、ロウレベルの電圧が出力される。以上の処理が、
レジスタ１４４に書き込まれた子機への伝送データすべ
てに対して行われる。レジスタ１４４に書き込まれた伝
送データが駆動部１１２へ出力されたあとは、応答待機
期間とされ、制御マイコン１４０は、出力部１４９及び
入力部１５０を介して伝送信号の授受は行われない。次
に、入力部１５０に伝送信号が波形整形部１１４から入
力されると命令実行部１４２が起動し、割り込み制御部
１４６は、ＣＰＵ１４１に対して割込み信号を出力す
る。するとＣＰＵ１４１内の命令実行部１４２は、応答
待機期間に実行していた処理を一時中断し、入力部１５
０に入力された伝送信号に対して、”１”／”０”判定
が行われ、その結果、”１”または”０”の情報がＲＡ
Ｍ１４７内に格納される。この際、入力部１５０に入力
された電圧は、所定の時間間隔ごとにタイマ１４８の制
御のによって、”１”／”０”判定が行われる。次に、
受信したデータをＣＰＵで読み出し、入出力ポートによ
り制御端末側に転送する。

【００６５】図２０には、光通信を利用した伝送信号処
理装置システムの全体的なブロック図が示されている。
このシステムは、制御端末とされるパーソナルコンピュ
ータ本体８００、パーソナルコンピュータ本体８００の
周辺機器とされるキーボード８０２、ゲーム機操作端末
８０５、８０７、８０９、トラックボール８１６、ジョ
イスティック８１４、プリンタ８１２、ハードディスク
ドライバー（ＨＤＤ）８１０、親機８０１、そして、複
数の子機８０３、８０４、８０６、８０８、８１１、８
１３、８１５及び８１７を備えて構成される。キーボー
ド８０２、ゲーム機操作端末８０５、８０７、８０９、
トラックボール８１６、ジョイスティック８１４、プリ
ンタ８１２及びハードディスクドライバー（ＨＤＤ）８
１０はそれぞれ、子機８０３、８０４、８０６、８０
８、８１６、８１５、８１３及び８１１に接続される。
パーソナルコンピュータ本体８００は親機８０１に接続
される。親機と子機は、図１４乃至図１７などに基づい
て説明した通りの伝送シーケンスにしたがって、光通信
によるデータ伝送を行う。システム構成としては、制御
端末８００、ゲーム機操作端末８０５、８０７、８０
９、親機８０１、子機８０４、８０６及び８０８のみで
構成されてもよいし、制御端末８００、キーボード８０
２、プリンタ８１２、親機８０１、子機８０３、８１３
のみで構成されてもよく、システム構成は任意に変更可
能である。

【００６６】上記実施例によれば以下の作用効果があ
る。 （１）夫々の子機１２０、１３０には親機１１０によっ
て子機識別情報（フレーム同期信号３０２によって指示
される）が割当てられる。親機１１０は、送信相手とす
べき子機識別情報を含む伝送信号を出力する。子機１
０，１３０はその送信信号に含まれる子機識別情報によ
って自らが送信相手とされるか否かを認識し、その子機
識別情報に対応される子機はその送信信号を受信する
と、当該送信信号を解析し、送信元の親機に対して何等
かの応答処理を行うべき場合には、親機に対する応答と
しての伝送信号を送信する。斯る親機からの送信とこれ
に応答する子機の送信とが、順次子機指定情報を変えて
サイクリックに行われる。このように親機と子機とのリ
ンクの確立が順次子機を変更して時分割的に行われ、且
つリンクの確立された親機と子機との間のデータ通信が
半２重で行われる。したがって、上記データ通信が半２
重で行われることにより、親機１１０から子機への送信
と子機から親機１１０への送信が同時に行われることが
なく、１台の親機１１０と複数台の子機１２０，１３０
との間での光干渉を防止することができる。更に、上記
親機１１０と子機１２０，１３０とのリンクの確立が順
次子機を変更して時分割的に行われるので、親機からの
送信に対する必要な応答を即座に可能とし、情報伝送に
おけるリアルタイム性若しくは応答性を向上させること
ができる。これらにより、従来有線で接続されたシステ
ム例えばパーソナルコンピュータと周辺装置、又はゲー
ム機本体とゲーム機操作端末との間の１対１対応通信の
ためのコードレス化を高い信頼性を以って実現すること
ができる。このようなコードレス化された１対１対応通
信の実現は、特定の子機と親機との間での秘話伝送にも
対応する。

【００６７】（２）誤り検出訂正符合を用いることはコ
ードレス化による情報伝送の信頼性を更に向上させるこ
とができる。

【００６８】（３）親機１１０がページング機能をサポ
ートすることにより、親機と子機との間の接続若しくは
リンクの確立にフレキシビリティーをもたせることがで
きる。例えば、親機がゲーム機本体に、子機がゲーム機
操作端末に結合されるとき、そのようなページング機能
はゲームの進行に応じてゲーム機操作端末からの操作を
一定期間拒絶するペナルティーの設定に適用することが
できる。また子機毎に所定の時間間隔を置いて送信可能
とするタイミングに対して割り当て可能な子機の順番を
可変可能に設定する機能を親機データデータ処理手段に
追加することにより、親機が複数の子機をアクセス若し
くは通信する順番にもフレキシビリティーをもたせるこ
とができる。

【００６９】（４）子機が接続されるゲーム機操作端末
に表示制御装置１２６を含めることは、ゲーム機本体に
表示できない内容を補助的にゲーム機操作端末に表示さ
せたり、ゲームの進行上その他のゲーム機操作端末に対
しては秘話伝送すべき情報を表示したりするというよう
な、ゲームの多様性に容易に対応可能になる。

【００７０】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。例えば、
時分割的な半２重の情報伝送プロトコルを実現するため
の制御手順は図１４及び図１５で説明したようなタイマ
を利用した割込み処理を専ら用いる制御に限定されず、
専用のタイミングコントローラを用いて予じめタイミン
グを規定する制御信号を発生させるようにしてもよい。

【００７１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である光通信
に適用した場合について説明したが、周波数拡散変調な
どをりようした高周波無線伝送にも適用することができ
る。

【００７２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００７３】（１）親機と子機とのリンクの確立が順次
子機を変更して時分割的に行い、且つリンクの確立され
た親機と子機との間のデータ通信を半２重で行うから、
データ通信の半２重により、親機から子機への送信と子
機から親機への送信が同時に行われることがなく、１台
の親機と複数台の子機との間での混信防止更には光通信
における光干渉を防止することができる。 （２）上記親機と子機とのリンクの確立が順次子機を変
更して時分割的に行うことにより、親機からの送信に対
する必要な応答を即座に可能とし、情報伝送におけるリ
アルタイム性若しくは応答性を向上させることができ
る。 （３）これらにより、従来有線で接続されたシステム例
えばパーソナルコンピュータと周辺装置、又はゲーム機
本体とゲーム機操作端末との間の１対１対応通信のため
のコードレス化を高い信頼性を以って実現することがで
きる。 （４）親機と子機の間のコードレス化の実現によって、
使い勝手、取扱性が向上し、機器のレイアウトの配置変
更の容易性を向上させることができる。 （５）誤り検出訂正符合を用いることにより、コードレ
ス化による情報伝送の信頼性を更に向上させることがで
きる。 （６）親機がページング機能をサポートすることによ
り、親機と子機との間の接続若しくはリンクの確立にフ
レキシビリティーをもたせることができる。 （７）子機が接続されるゲーム機操作端末に表示制御装
置を含めることにより、ゲーム機本体に表示できない内
容を補助的にゲーム機操作端末に表示させたり、ゲーム
の進行上その他のゲーム機操作端末に対しては秘話伝送
すべき情報を表示したりするというような、ゲームの多
様性に容易に対応可能になる。

【図面の簡単な説明】

【図１】本発明に係る情報伝送処理装置における伝送制
御手順を全体的に示す説明図である。

【図２】本発明の一実施例に係る情報伝送処理システム
における親機側のブロック図である。

【図３】本発明の一実施例に係る情報伝送処理システム
における子機側のブロック図である。

【図４】親機の詳細な一例回路図である。

【図５】子機の詳細な一例回路図である。

【図６】親機に含まれる制御マイコンの詳細な一例ブロ
ック図である。

【図７】親機と子機との間でやり取りされる伝送情報の
一例フォーマット図である。

【図８】光通信すべきデータをＮＲＺ信号に符号化した
場合のデータ信号のレベルを示す説明図である。

【図９】光通信すべきデータをＮＲＺ符号化した波形に
対してサブキャリアを付加して変調させた変調波形をデ
ータ符合化の別の例として示す説明図である。

【図１０】親機と子機との間での時分割的な半２重での
情報伝送処理を通信リンクの形成に着目して示すタイミ
ングチャートである。

【図１１】親機と子機との間での時分割的な半２重での
情報伝送処理を送受信タイミングに着目して示すタイミ
ングチャートである。

【図１２】図１０に対して子機をｎ台とした場合におけ
る同様のタイミングチャートである。

【図１３】図１１に対して子機をｎ台とした場合におけ
る同様のタイミングチャートである。

【図１４】親機のデータ伝送制御手順の一例を示すフロ
ーチャートである。

【図１５】子機のデータ伝送処理手順の一例を示すフロ
ーチャートである。

【図１６】親機がページング機能をサポートする場合の
親機のデータ伝送制御手順の一例を示すフローチャート
である。

【図１７】図１６に示されるページング機能の詳細な処
理手順を示す一例フローチャートである。

【図１８】子機が備える表示部の一例を示すブロック図
である。

【図１９】親機に適用可能な別の制御マイコンのブロッ
ク図である。

【図２０】光通信を利用した伝送信号処理装置システム
の全体的な一例ブロック図である。

【符号の説明】

１〜４ 子機 ５ 親機 ６ 親機送信手段 ７ 子機送信手段 １００ 制御端末 １１０ 親機 １２０，１３０ 子機 １１１ 親機内蔵の制御マイコン １１０４ ＣＰＵ １１０２ 入力ポート １１０３ 出力ポート １１０８，１１０９ タイマ １１１１ 割込み制御回路 １１１４ レジスタ １２１，１３１ 子機内蔵の制御マイコン １２１４ ＣＰＵ １２１２ 入力ポート １２１３ 出力ポート １２１８，１２１９ タイマ １１２，１２２，１３２ 駆動部 １１３，１２３，１３３ 発光部 １１４，１２４，１３４ 波形整形部 １１５，１２５，１３５ 受光部 １２６，１３６ 表示部 １２７，１３７ キースキャン部 ３０１ ビット同期信号 ３０２ フレーム同期信号 ３０３ データ信号 ３０４ オプションデータ信号 ８００ 制御端末 ８０１ 親機 ８０２ キーボード ８０５，８０７，８０９ ゲーム機操作端末 ８１０ ハードディスクドライバー ８１２ プリンタ ８１４ ジョイスティック ８１６ トラックボール ８０３，８０４，８０６，８０８，８１１，８１３，８
１５，８１７ 子機

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/18 9372−5Ｋ Ｈ０４Ｂ 9/00 Ｍ (72)発明者 和田 秀夫 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 大鐘 篤 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 小玉 勲 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 １台の親機に対して複数台の子機を備
   え、 上記親機は、複数の子機に対して子機指定情報で指定さ
   れる子機毎に所定の時間間隔を置いて情報を無線送信す
   る親機送信手段と、子機からの情報を無線受信する親機
   受信手段を有し、 上記子機は、親機からの情報を無線受信する子機受信手
   段と、親機からの子機指定情報で指定された送信に対す
   る応答として当該送信直後における上記時間間隔の範囲
   内で親機に情報を無線送信する子機送信手段とを有する
   ものであることを特徴とする情報伝送処理装置。
2. 【請求項２】 上記親機送信手段及び子機送信手段は夫
   々、送信すべき情報を光パルスとして出力する発光部を
   含み、 上記親機受信手段及び子機受信手段は夫々、光パルスを
   受信する受光部を含んで、成るものであることを特徴と
   する請求項１記載の情報伝送処理装置。
3. 【請求項３】 １台の親機に対して複数台の子機を備
   え、 上記親機は、子機に情報を無線送信する親機送信手段
   と、子機からの情報を無線受信する親機受信手段と、複
   数の子機に対して子機毎に所定の時間間隔を置いて情報
   を送信可能とする親機送信タイミングの発生手段と、送
   信相手とすべき子機の識別情報を上記親機送信タイミン
   グの発生手段で発生された送信可能タイミング毎に変更
   して親機送信手段に供給すると共に、親機受信手段で受
   信された情報の解析を行う親機データ処理手段とを備
   え、 上記子機は、親機に情報を無線送信する子機送信手段
   と、親機からの情報を無線受信する子機受信手段と、親
   機からの子機指定情報で指定された送信に対する応答と
   して当該送信直後における上記時間間隔の範囲内で情報
   を送信可能とする子機送信タイミングの発生手段と、子
   機受信手段で受信された情報の解析を行うと共に、上記
   子機送信タイミングの発生手段で発生された送信可能タ
   イミングに同期して送信すべき情報を子機送信手段に供
   給する子機データ処理手とを備えて、成るものであるこ
   とを特徴とする情報伝送処理装置。
4. 【請求項４】 上記親機送信手段は、送信すべき情報を
   光パルスとして出力する発光部と、上記親機データ処理
   手段から与えられる情報によって発光部を駆動する駆動
   部とを含み、上記親機受信手段は、光パルスを受信して
   電気信号を出力する受光部と、受光部から出力される電
   気信号の波形を整形して上記親機データ処理手段に与え
   る波形整形部とを備え、 上記子機送信手段は、送信すべき情報を光パルスとして
   出力する発光部と、上記子機データ処理手段から与えら
   れる情報によって発光部を駆動する駆動部とを含み、上
   記子機受信手段は、光パルスを受信して電気信号を出力
   する受光部と、受光部から出力される電気信号の波形を
   整形して上記子機データ処理手段に与える波形整形部と
   を備えて、成るものであることを特徴とする請求項３記
   載の情報伝送処理装置。
5. 【請求項５】 上記親機データ処理手段は更に、送信す
   べき情報に誤り検出及び訂正符合を付加する処理と、親
   機受信手段が受信した情報に含まれる誤り検出及び訂正
   符合を参照して誤りの検出及び訂正を行う処理とを含
   み、 子機データ処理手段は更に、送信すべき情報に誤り検出
   及び訂正符合を付加する処理と、子機受信手段が受信し
   た情報に含まれる誤り検出及び訂正符合を参照して誤り
   の検出及び訂正を行う処理とを含んで、成るものである
   ことを特徴とする請求項３又は４記載の情報伝送処理装
   置。
6. 【請求項６】 上記親機データ処理手段は更に、子機毎
   に所定の時間間隔を置いて送信可能とするタイミングに
   対して割り当て可能な子機の範囲を制限する処理を含ん
   で成るものであることを特徴とする請求項３又は４記載
   の情報伝送処理装置。
7. 【請求項７】 上記親機データ処理手段は更に、子機毎
   に所定の時間間隔を置いて送信可能とするタイミングに
   対して割り当て可能な子機の順番を可変可能に設定する
   処理を含んで成るものであることを特徴とする請求項３
   又は４記載の情報伝送処理装置。
8. 【請求項８】 上記親機データ処理手段はデータ処理端
   末に結合され、上記子機データ処理手段は入力端末、補
   助記憶端末、及びプリンタ端末の中から選ばれた端末に
   結合されて成るものであることを特徴とする請求項３又
   は４記載の情報伝送処理装置。
9. 【請求項９】 上記親機データ処理手段はゲーム機本体
   に結合され、上記子機データ処理手段はゲーム機操作端
   末に結合され、このゲーム機操作端末は当該子機データ
   処理手段によって制御される表示制御装置を備えて成る
   ものであることを特徴とする請求項３又は４記載の情報
   伝送処理装置。
10. 【請求項１０】 １台の親機に対して複数台の子機を備
    え、 上記親機は、子機に情報を無線送信する親機送信手段
    と、子機からの情報を無線受信する親機受信手段と、親
    機送信手段及び親機受信手段に結合された親機データプ
    ロセッサとを備え、この親機データプロセッサは、複数
    の子機に対して子機毎に所定の時間間隔を置いて情報を
    送信可能とするタイミングを発生するタイマ手段と、送
    信相手とすべき子機の識別情報を上記タイマ手段で発生
    された送信可能タイミング毎に変更して親機送信手段に
    供給すると共に、親機受信手段で受信された情報の解析
    を行う中央処理装置とを備えて成り、 上記子機は、親機に情報を無線送信する子機送信手段
    と、親機からの情報を無線受信する子機受信手段と、上
    記子機送信手段及び子機受信手段に結合された子機デー
    タプロセッサとを備え、この子機データプロセッサは、
    親機からの子機指定情報で指定された送信に対する応答
    として当該送信直後における上記時間間隔の範囲内で情
    報を送信可能とするタイミングを発生するタイマ手段
    と、子機受信手段で受信された情報の解析を行うと共
    に、そのタイマ手段で発生された送信可能タイミングに
    同期して送信すべき情報を子機送信手段に供給する中央
    処理装置とを備えて、成るものであることを特徴とする
    情報伝送処理装置。