JPH06291790A - π／４シフトＱＰＳＫ変調器 - Google Patents
π／４シフトＱＰＳＫ変調器Info
- Publication number
- JPH06291790A JPH06291790A JP5077855A JP7785593A JPH06291790A JP H06291790 A JPH06291790 A JP H06291790A JP 5077855 A JP5077855 A JP 5077855A JP 7785593 A JP7785593 A JP 7785593A JP H06291790 A JPH06291790 A JP H06291790A
- Authority
- JP
- Japan
- Prior art keywords
- data
- waveform
- phase axis
- axis data
- waveform data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2078—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the phase change per symbol period is constrained
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 帯域制限フィルタに用いられる波形メモリに
必要な記憶容量を減少し、回路規模が小さく集積回路化
の容易なπ／４シフトＱＰＳＫ変調器を提供する。 【構成】 ４つの位相軸データをそれぞれ入力しその位
相軸データを帯域制限して得られる波形データを出力す
る４つのディジタルフィルタ２、３、４、５と、４つの
ディジタルフィルタの出力する波形データのいずれかを
順次選択して出力する選択手段２１と、選択手段が４つ
の波形データを出力する毎に波形データの極性を反転す
る反転手段２２とを備える。 【効果】 π／４シフトＱＰＳＫ変調器の帯域制限フィ
ルタに用いられる波形メモリに必要な記憶容量を減少す
ることができる。
必要な記憶容量を減少し、回路規模が小さく集積回路化
の容易なπ／４シフトＱＰＳＫ変調器を提供する。 【構成】 ４つの位相軸データをそれぞれ入力しその位
相軸データを帯域制限して得られる波形データを出力す
る４つのディジタルフィルタ２、３、４、５と、４つの
ディジタルフィルタの出力する波形データのいずれかを
順次選択して出力する選択手段２１と、選択手段が４つ
の波形データを出力する毎に波形データの極性を反転す
る反転手段２２とを備える。 【効果】 π／４シフトＱＰＳＫ変調器の帯域制限フィ
ルタに用いられる波形メモリに必要な記憶容量を減少す
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、移動体通信等のディジ
タル通信機器に用いられるπ／４シフトＱＰＳＫ変調器
に関するものである。
タル通信機器に用いられるπ／４シフトＱＰＳＫ変調器
に関するものである。
【０００２】
【従来の技術】π／４シフトＱＰＳＫ変調を含むディジ
タル位相変調は、隣接チャンネルへの妨害を防ぐために
変調信号の帯域制限を必要とする。また、符号判定点に
おける符号間干渉を生じないためには、例えばロールオ
フ特性のフィルタで変調信号を帯域制限する必要があ
る。しかしながら、前述ようなフィルタの特性を正確に
アナログ回路で実現するのは困難であるため、従来から
ディジタルフィルタによる帯域制限が多く用いられてい
る。このディジタルフィルタには、あらゆるデータ列に
対するフィルタの応答出力をあらかじめ計算してメモリ
に記憶しておき、送信したいデータ列でそのメモリを参
照することによってフィルタ出力信号を得る方法がよく
知られている。
タル位相変調は、隣接チャンネルへの妨害を防ぐために
変調信号の帯域制限を必要とする。また、符号判定点に
おける符号間干渉を生じないためには、例えばロールオ
フ特性のフィルタで変調信号を帯域制限する必要があ
る。しかしながら、前述ようなフィルタの特性を正確に
アナログ回路で実現するのは困難であるため、従来から
ディジタルフィルタによる帯域制限が多く用いられてい
る。このディジタルフィルタには、あらゆるデータ列に
対するフィルタの応答出力をあらかじめ計算してメモリ
に記憶しておき、送信したいデータ列でそのメモリを参
照することによってフィルタ出力信号を得る方法がよく
知られている。
【０００３】前述の理由から近年、π／４シフトＱＰＳ
Ｋ変調器は、高性能・無調整化、集積回路による小型化
を目的として、ディジタル回路で構成されている。
Ｋ変調器は、高性能・無調整化、集積回路による小型化
を目的として、ディジタル回路で構成されている。
【０００４】まず、π／４シフトＱＰＳＫ変調について
図面を参照しながら説明する。図８はＱＰＳＫ変調にお
ける信号点の配置を示す。ＱＰＳＫ変調は、４つの位相
の信号点によって同時に２ビットのデータを伝送するこ
とができる。同時に伝送できる２ビットのデータの組を
以下ではシンボルと呼ぶ。π／４シフトＱＰＳＫ変調
は、前述のＱＰＳＫ変調の信号点の位相を１シンボル毎
にπ／４ずつ回転させたものとして得られ、図９ａおよ
び図９ｂに示す信号点の配置を交互に繰り返す。すなわ
ち、π／４シフトＱＰＳＫ変調器は、図１０に示すよう
な８つの位相の信号点の配置を持つ変調を行う必要があ
る。また、図１１は同じくπ／４シフトＱＰＳＫ変調に
おける信号点の配置を示すもので、図１０に示される８
つの信号点をπ／８回転させて得られる。図１１におい
て、８つの信号点を２つの直交するＩ軸およびＱ軸の成
分すなわちＩ軸データおよびＱ軸データとして表現する
と、Ｉ軸データおよびＱ軸データはそれぞれ４値で表す
ことができる。
図面を参照しながら説明する。図８はＱＰＳＫ変調にお
ける信号点の配置を示す。ＱＰＳＫ変調は、４つの位相
の信号点によって同時に２ビットのデータを伝送するこ
とができる。同時に伝送できる２ビットのデータの組を
以下ではシンボルと呼ぶ。π／４シフトＱＰＳＫ変調
は、前述のＱＰＳＫ変調の信号点の位相を１シンボル毎
にπ／４ずつ回転させたものとして得られ、図９ａおよ
び図９ｂに示す信号点の配置を交互に繰り返す。すなわ
ち、π／４シフトＱＰＳＫ変調器は、図１０に示すよう
な８つの位相の信号点の配置を持つ変調を行う必要があ
る。また、図１１は同じくπ／４シフトＱＰＳＫ変調に
おける信号点の配置を示すもので、図１０に示される８
つの信号点をπ／８回転させて得られる。図１１におい
て、８つの信号点を２つの直交するＩ軸およびＱ軸の成
分すなわちＩ軸データおよびＱ軸データとして表現する
と、Ｉ軸データおよびＱ軸データはそれぞれ４値で表す
ことができる。
【０００５】以下図面を参照しながら、上記した従来の
π／４シフトＱＰＳＫ変調器の一例について説明する。
π／４シフトＱＰＳＫ変調器の一例について説明する。
【０００６】図１２は従来のπ／４シフトＱＰＳＫ変調
器のブロック構成図を示すものである。図１２におい
て、位相演算部１０１は、１シンボルのデータを入力す
る毎に図１１に示される８つの信号点から伝送すべき１
つの信号点を求め、その信号点を表すＩ軸データおよび
Ｑ軸データを出力する。ディジタルフィルタ１０２はＩ
軸データを入力し、ディジタルフィルタ１０３はＱ軸デ
ータを入力し、各々位相軸データを帯域制限して得られ
る波形データを出力する。Ｄ／Ａ変換器１０４，１０５
は、ディジタルフィルタ１０２，１０３の出力する波形
データをアナログ信号に変換する。乗算器１０６，１０
７は、Ｄ／Ａ変換器１０４，１０５の出力する信号にそ
れぞれ位相がπ／２異なる搬送波を乗算する。加算器１
０８は、乗算器１０６，１０７の出力を加算しπ／４シ
フトＱＰＳＫ変調信号を得る。
器のブロック構成図を示すものである。図１２におい
て、位相演算部１０１は、１シンボルのデータを入力す
る毎に図１１に示される８つの信号点から伝送すべき１
つの信号点を求め、その信号点を表すＩ軸データおよび
Ｑ軸データを出力する。ディジタルフィルタ１０２はＩ
軸データを入力し、ディジタルフィルタ１０３はＱ軸デ
ータを入力し、各々位相軸データを帯域制限して得られ
る波形データを出力する。Ｄ／Ａ変換器１０４，１０５
は、ディジタルフィルタ１０２，１０３の出力する波形
データをアナログ信号に変換する。乗算器１０６，１０
７は、Ｄ／Ａ変換器１０４，１０５の出力する信号にそ
れぞれ位相がπ／２異なる搬送波を乗算する。加算器１
０８は、乗算器１０６，１０７の出力を加算しπ／４シ
フトＱＰＳＫ変調信号を得る。
【０００７】ディジタルフィルタ１０２は図１３に示す
ように、位相軸データを入力し過去複数個の位相軸デー
タを並列に出力するシフトレジスタ１１１と、シフトレ
ジスタ１１１の出力する位相軸データを入力し帯域制限
された波形データを出力する波形メモリ１１２から構成
される。波形メモリ１１２は、シフトレジスタ１１２か
ら入力されるあらゆる位相軸データの組み合わせに対し
て、位相軸データ信号を帯域制限して得られる波形デー
タをあらかじめ計算して記憶しておく。また、ディジタ
ルフィルタ１０３も同様に構成される。
ように、位相軸データを入力し過去複数個の位相軸デー
タを並列に出力するシフトレジスタ１１１と、シフトレ
ジスタ１１１の出力する位相軸データを入力し帯域制限
された波形データを出力する波形メモリ１１２から構成
される。波形メモリ１１２は、シフトレジスタ１１２か
ら入力されるあらゆる位相軸データの組み合わせに対し
て、位相軸データ信号を帯域制限して得られる波形デー
タをあらかじめ計算して記憶しておく。また、ディジタ
ルフィルタ１０３も同様に構成される。
【０００８】以上のように従来のπ／４シフトＱＰＳＫ
変調器では、Ｉ軸とＱ軸の２つの位相軸データを帯域制
限した波形にそれぞれ位相がπ／２異なる搬送波を掛け
合わせて合成することでπ／４シフトＱＰＳＫ変調信号
を得ていた。
変調器では、Ｉ軸とＱ軸の２つの位相軸データを帯域制
限した波形にそれぞれ位相がπ／２異なる搬送波を掛け
合わせて合成することでπ／４シフトＱＰＳＫ変調信号
を得ていた。
【０００９】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、ある信号を伝送する場合に信号を帯域制
限することによって信号が影響を及ぼす時間を前後Ｎシ
ンボル（Ｎは自然数）とすると、シフトレジスタ１１１
から波形メモリ１１２には２Ｎ個の位相軸データが入力
され、１個の位相軸データが４値であることから、波形
メモリ１１２は４ 2N通りの波形を記憶する必要がある。
また、オーバー・サンプリング数（１シンボル当たりの
波形データの数）をＫとすると、波形メモリ１１２はＫ
＊４2Nサンプルの波形データを記憶することになる。
うな構成では、ある信号を伝送する場合に信号を帯域制
限することによって信号が影響を及ぼす時間を前後Ｎシ
ンボル（Ｎは自然数）とすると、シフトレジスタ１１１
から波形メモリ１１２には２Ｎ個の位相軸データが入力
され、１個の位相軸データが４値であることから、波形
メモリ１１２は４ 2N通りの波形を記憶する必要がある。
また、オーバー・サンプリング数（１シンボル当たりの
波形データの数）をＫとすると、波形メモリ１１２はＫ
＊４2Nサンプルの波形データを記憶することになる。
【００１０】例えば、信号を帯域制限することによって
信号が影響を及ぼす時間を前後５シンボルとし、オーバ
ー・サンプリング数を８とすると、波形メモリ１１２に
は８＊４2*5 ＝８３８８６０８サンプルの波形データを
記憶することになり、莫大な記憶容量のメモリが必要に
なるという問題点を有していた。
信号が影響を及ぼす時間を前後５シンボルとし、オーバ
ー・サンプリング数を８とすると、波形メモリ１１２に
は８＊４2*5 ＝８３８８６０８サンプルの波形データを
記憶することになり、莫大な記憶容量のメモリが必要に
なるという問題点を有していた。
【００１１】本発明は上記問題点に鑑み、波形メモリに
必要な記憶容量を小さくし、小規模な回路で構成できる
π／４シフトＱＰＳＫ変調器を提供することを目的とす
る。
必要な記憶容量を小さくし、小規模な回路で構成できる
π／４シフトＱＰＳＫ変調器を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に本発明のπ／４シフトＱＰＳＫ変調器は、４つの位相
軸データをそれぞれ入力し前記位相軸データを帯域制限
して得られる波形データを出力する４つのディジタルフ
ィルタと、４つのディジタルフィルタの出力をそれぞれ
アナログ信号に変換する４つのＤ／Ａ変換手段と、４つ
のＤ／Ａ変換手段の出力にそれぞれ位相の異なる搬送波
を乗算する４つの乗算手段と、４つの乗算手段の出力を
加算して変調信号を得る加算手段とを備えた構成であ
る。
に本発明のπ／４シフトＱＰＳＫ変調器は、４つの位相
軸データをそれぞれ入力し前記位相軸データを帯域制限
して得られる波形データを出力する４つのディジタルフ
ィルタと、４つのディジタルフィルタの出力をそれぞれ
アナログ信号に変換する４つのＤ／Ａ変換手段と、４つ
のＤ／Ａ変換手段の出力にそれぞれ位相の異なる搬送波
を乗算する４つの乗算手段と、４つの乗算手段の出力を
加算して変調信号を得る加算手段とを備えた構成であ
る。
【００１３】または、４つの位相軸データをそれぞれ入
力し前記位相軸データを帯域制限して得られる波形デー
タを出力する４つのディジタルフィルタと、４つのディ
ジタルフィルタの出力する波形データのいずれかを順次
選択して出力する選択手段と、選択手段が４つの波形デ
ータを出力する毎に前記波形データの極性を反転する反
転手段とを備えた構成である。
力し前記位相軸データを帯域制限して得られる波形デー
タを出力する４つのディジタルフィルタと、４つのディ
ジタルフィルタの出力する波形データのいずれかを順次
選択して出力する選択手段と、選択手段が４つの波形デ
ータを出力する毎に前記波形データの極性を反転する反
転手段とを備えた構成である。
【００１４】または、４つの位相軸データをそれぞれ入
力し過去複数シンボルの位相軸データを出力する４つの
シフトレジスタと、４つのシフトレジスタの出力する位
相軸データのいずれかを順次選択する選択手段と、選択
手段の出力する位相軸データに従ってあらかじめ記憶さ
れた波形データを出力する波形メモリと、波形メモリが
４つの波形データを出力する毎に前記波形データの極性
を反転する反転手段とを備えた構成である。
力し過去複数シンボルの位相軸データを出力する４つの
シフトレジスタと、４つのシフトレジスタの出力する位
相軸データのいずれかを順次選択する選択手段と、選択
手段の出力する位相軸データに従ってあらかじめ記憶さ
れた波形データを出力する波形メモリと、波形メモリが
４つの波形データを出力する毎に前記波形データの極性
を反転する反転手段とを備えた構成である。
【００１５】
【作用】本発明は上記した構成によって、ディジタルフ
ィルタをシフトレジスタと波形メモリで構成した場合、
シフトレジスタから波形メモリに入力される位相軸デー
タの数を減少することにより、波形メモリに必要な記憶
容量を大幅に減らすことができる。
ィルタをシフトレジスタと波形メモリで構成した場合、
シフトレジスタから波形メモリに入力される位相軸デー
タの数を減少することにより、波形メモリに必要な記憶
容量を大幅に減らすことができる。
【００１６】
【実施例】以下本発明の第１の実施例のπ／４シフトＱ
ＰＳＫ変調器について、図面を参照しながら説明する。
ＰＳＫ変調器について、図面を参照しながら説明する。
【００１７】π／４シフトＱＰＳＫ変調は、図８に示す
ＱＰＳＫ変調の信号点の位相を１シンボル毎にπ／４ず
つ回転させて得られるもので、図９ａおよび図９ｂに示
す信号点の配置を交互に繰り返す。図９ａにおける４つ
の信号点を２つの直交するＩ軸およびＱ軸の成分すなわ
ちＩ軸データおよびＱ軸データとして表し、図９ｂにお
ける４つの信号点を２つの直交するＩ’軸およびＱ’軸
の成分すなわちＩ’軸データおよびＱ’軸データとして
表すとすると、４つの位相軸データはそれぞれ２値で表
現できる。
ＱＰＳＫ変調の信号点の位相を１シンボル毎にπ／４ず
つ回転させて得られるもので、図９ａおよび図９ｂに示
す信号点の配置を交互に繰り返す。図９ａにおける４つ
の信号点を２つの直交するＩ軸およびＱ軸の成分すなわ
ちＩ軸データおよびＱ軸データとして表し、図９ｂにお
ける４つの信号点を２つの直交するＩ’軸およびＱ’軸
の成分すなわちＩ’軸データおよびＱ’軸データとして
表すとすると、４つの位相軸データはそれぞれ２値で表
現できる。
【００１８】図１は本発明の第１の実施例におけるπ／
４シフトＱＰＳＫ変調器のブロック構成図を示すもので
ある。
４シフトＱＰＳＫ変調器のブロック構成図を示すもので
ある。
【００１９】図１において、位相演算部１は、１シンボ
ルのデータを入力する毎に、図９ａまたは図９ｂに示さ
れる信号点から伝送すべき１つの信号点を求め、その信
号点を表すＩ軸データとＱ軸データまたはＩ’軸データ
とＱ’軸データを交互に出力する。すなわち、それぞれ
の位相軸データは２シンボルに１回出力される。
ルのデータを入力する毎に、図９ａまたは図９ｂに示さ
れる信号点から伝送すべき１つの信号点を求め、その信
号点を表すＩ軸データとＱ軸データまたはＩ’軸データ
とＱ’軸データを交互に出力する。すなわち、それぞれ
の位相軸データは２シンボルに１回出力される。
【００２０】ディジタルフィルタ２，３，４，５は、そ
れぞれＩ軸データ，Ｉ’軸データ，Ｑ軸データ，Ｑ’軸
データの信号を帯域制限した波形データを出力する。
れぞれＩ軸データ，Ｉ’軸データ，Ｑ軸データ，Ｑ’軸
データの信号を帯域制限した波形データを出力する。
【００２１】Ｄ／Ａ変換器６，７，８，９は、ディジタ
ルフィルタ２，３，４，５の出力する波形データをそれ
ぞれアナログ信号に変換する。
ルフィルタ２，３，４，５の出力する波形データをそれ
ぞれアナログ信号に変換する。
【００２２】乗算器１０，１１，１２，１３は、Ｄ／Ａ
変換器６，７，８，９の出力するアナログ信号波形とそ
れぞれ位相がπ／４ずつ異なる４つの搬送波とを乗算す
る。加算器１４は、乗算器１０，１１，１２，１３の出
力を加算して、π／４シフトＱＰＳＫ変調信号を得る。
変換器６，７，８，９の出力するアナログ信号波形とそ
れぞれ位相がπ／４ずつ異なる４つの搬送波とを乗算す
る。加算器１４は、乗算器１０，１１，１２，１３の出
力を加算して、π／４シフトＱＰＳＫ変調信号を得る。
【００２３】ディジタルフィルタ２，３，４，５は例え
ば図３に示すように、位相軸データを入力し過去複数シ
ンボルの位相軸データを並列に出力するシフトレジスタ
４１と、シフトレジスタ４１の出力する位相軸データを
入力し帯域制限された波形データを出力する波形メモリ
４２から構成される。波形メモリ４２は、シフトレジス
タ４１から入力されるあらゆる位相軸データの組み合わ
せに対して、位相軸データ信号を帯域制限して得られる
波形データをあらかじめ計算して記憶しておく。
ば図３に示すように、位相軸データを入力し過去複数シ
ンボルの位相軸データを並列に出力するシフトレジスタ
４１と、シフトレジスタ４１の出力する位相軸データを
入力し帯域制限された波形データを出力する波形メモリ
４２から構成される。波形メモリ４２は、シフトレジス
タ４１から入力されるあらゆる位相軸データの組み合わ
せに対して、位相軸データ信号を帯域制限して得られる
波形データをあらかじめ計算して記憶しておく。
【００２４】以上のように本実施例によれば、ディジタ
ルフィルタへの位相軸データの入力が２シンボルに１回
となるため、ある信号を伝送する場合に信号を帯域制限
することによって信号が影響を及ぼす時間を前後Ｎシン
ボルとすると、図３におけるシフトレジスタ４１から波
形メモリ４２に入力される位相軸データの数はＮ個とな
り、１個の位相軸データが２値であることから、波形メ
モリ４２に記憶すべき波形は２N 通りとなる。また、オ
ーバー・サンプリング数をＫとすると、波形メモリ４２
にはＫ＊２N サンプルの波形データを記憶することにな
る。
ルフィルタへの位相軸データの入力が２シンボルに１回
となるため、ある信号を伝送する場合に信号を帯域制限
することによって信号が影響を及ぼす時間を前後Ｎシン
ボルとすると、図３におけるシフトレジスタ４１から波
形メモリ４２に入力される位相軸データの数はＮ個とな
り、１個の位相軸データが２値であることから、波形メ
モリ４２に記憶すべき波形は２N 通りとなる。また、オ
ーバー・サンプリング数をＫとすると、波形メモリ４２
にはＫ＊２N サンプルの波形データを記憶することにな
る。
【００２５】例えば、信号を帯域制限することによって
信号が影響を及ぼす時間を前後５シンボルとし、オーバ
ー・サンプリング数を８とすると、波形メモリ４２には
８＊２5 ＝２５６サンプルの波形データを記憶するだけ
でよい。
信号が影響を及ぼす時間を前後５シンボルとし、オーバ
ー・サンプリング数を８とすると、波形メモリ４２には
８＊２5 ＝２５６サンプルの波形データを記憶するだけ
でよい。
【００２６】また、ディジタルフィルタ２，３，４，５
は図４に示すような構成でもよい。図４において、シフ
トレジスタ４１と、波形メモリ４２は、図３に示したも
のと同様のものである。図４において、補間手段４３
は、波形メモリ４２が波形データを出力する周期より更
に短い周期で波形データを補間するものである。補間手
段４３によって波形データの出力される周期を短くする
ことによって、波形メモリ４２の記憶すべき波形データ
のサンプル数を増加することなく、サンプリング周波数
を高くすることができる。
は図４に示すような構成でもよい。図４において、シフ
トレジスタ４１と、波形メモリ４２は、図３に示したも
のと同様のものである。図４において、補間手段４３
は、波形メモリ４２が波形データを出力する周期より更
に短い周期で波形データを補間するものである。補間手
段４３によって波形データの出力される周期を短くする
ことによって、波形メモリ４２の記憶すべき波形データ
のサンプル数を増加することなく、サンプリング周波数
を高くすることができる。
【００２７】以下本発明の第２の実施例のπ／４シフト
ＱＰＳＫ変調器について、図面を参照しながら説明す
る。
ＱＰＳＫ変調器について、図面を参照しながら説明す
る。
【００２８】図２は本発明の第２の実施例におけるπ／
４シフトＱＰＳＫ変調器のブロック構成図を示すもので
ある。
４シフトＱＰＳＫ変調器のブロック構成図を示すもので
ある。
【００２９】図２において、位相演算部１は、１シンボ
ルのデータを入力する毎に、図９ａまたは図９ｂに示さ
れる信号点から伝送すべき１つの信号点を求め、その信
号点を表すＩ軸データとＱ軸データまたはＩ’軸データ
とＱ’軸データを交互に出力する。すなわち、それぞれ
の位相軸データは２シンボルに１回出力される。
ルのデータを入力する毎に、図９ａまたは図９ｂに示さ
れる信号点から伝送すべき１つの信号点を求め、その信
号点を表すＩ軸データとＱ軸データまたはＩ’軸データ
とＱ’軸データを交互に出力する。すなわち、それぞれ
の位相軸データは２シンボルに１回出力される。
【００３０】ディジタルフィルタ２，３，４，５は、そ
れぞれＩ軸データ，Ｉ’軸データ，Ｑ軸データ，Ｑ’軸
データの信号を帯域制限した波形データを出力する。
れぞれＩ軸データ，Ｉ’軸データ，Ｑ軸データ，Ｑ’軸
データの信号を帯域制限した波形データを出力する。
【００３１】選択手段２１は、ディジタルフィルタ２，
３，４，５の出力する波形データを順次選択し、反転手
段２２は、選択手段２１が波形データの選択を一巡する
毎に波形データの極性を反転する。ディジタルフィルタ
２，３，４，５の出力する波形データは、選択手段２１
によって４サンプルに１回選択され、更に反転手段２２
によって極性が交互に反転されることによって、サンプ
リング周波数ｆs の１／８の周波数の搬送波を掛け合わ
された信号となる。また、選択手段２１がディジタルフ
ィルタ２，３，４，５の出力する波形データを選択する
時間がそれぞれ１サンプルずつ異なることから、それぞ
れ掛け合わせられる搬送波の位相は選択手段２１の選択
する順に１／８周期ずつ遅れたもの、すなわち位相がπ
／４ずつ遅れたものとなる。このように、選択手段２１
でディジタルフィルタ２，３，４，５の出力する波形デ
ータを順次選択し、選択手段２１が波形データの選択を
一巡する毎に反転手段２２で波形データの極性を反転す
ることで、ディジタルフィルタ２，３，４，５の出力す
る波形データをそれぞれ位相がπ／４ずつ異なる搬送波
で変調したπ／４シフトＱＰＳＫ変調信号を得ることが
できる。
３，４，５の出力する波形データを順次選択し、反転手
段２２は、選択手段２１が波形データの選択を一巡する
毎に波形データの極性を反転する。ディジタルフィルタ
２，３，４，５の出力する波形データは、選択手段２１
によって４サンプルに１回選択され、更に反転手段２２
によって極性が交互に反転されることによって、サンプ
リング周波数ｆs の１／８の周波数の搬送波を掛け合わ
された信号となる。また、選択手段２１がディジタルフ
ィルタ２，３，４，５の出力する波形データを選択する
時間がそれぞれ１サンプルずつ異なることから、それぞ
れ掛け合わせられる搬送波の位相は選択手段２１の選択
する順に１／８周期ずつ遅れたもの、すなわち位相がπ
／４ずつ遅れたものとなる。このように、選択手段２１
でディジタルフィルタ２，３，４，５の出力する波形デ
ータを順次選択し、選択手段２１が波形データの選択を
一巡する毎に反転手段２２で波形データの極性を反転す
ることで、ディジタルフィルタ２，３，４，５の出力す
る波形データをそれぞれ位相がπ／４ずつ異なる搬送波
で変調したπ／４シフトＱＰＳＫ変調信号を得ることが
できる。
【００３２】さらに、上記のような構成のπ／４シフト
ＱＰＳＫ変調器では、π／４シフトＱＰＳＫ変調信号は
サンプリング周波数ｆs の１／８の周波数以外にも、
（ｎ＋１／８）ｆs 、（ｎ＋３／８）ｆs 、（ｎ＋５／
８）ｆs 、および、（ｎ＋７／８）ｆs なる周波数の搬
送波を変調したものとしても得られる（ｎは整数）。た
だし、掛け合わされる搬送波の位相は選択手段２１によ
って選択される順に、（ｎ＋１／８）ｆs の周波数では
π／４ずつ遅れたもの、（ｎ＋３／８）ｆs の周波数で
は３π／４ずつ遅れたもの、（ｎ＋５／８）ｆs の周波
数では５π／４ずつ遅れたもの、（ｎ＋７／８）ｆs の
周波数では７π／４ずつ遅れたものとなる。
ＱＰＳＫ変調器では、π／４シフトＱＰＳＫ変調信号は
サンプリング周波数ｆs の１／８の周波数以外にも、
（ｎ＋１／８）ｆs 、（ｎ＋３／８）ｆs 、（ｎ＋５／
８）ｆs 、および、（ｎ＋７／８）ｆs なる周波数の搬
送波を変調したものとしても得られる（ｎは整数）。た
だし、掛け合わされる搬送波の位相は選択手段２１によ
って選択される順に、（ｎ＋１／８）ｆs の周波数では
π／４ずつ遅れたもの、（ｎ＋３／８）ｆs の周波数で
は３π／４ずつ遅れたもの、（ｎ＋５／８）ｆs の周波
数では５π／４ずつ遅れたもの、（ｎ＋７／８）ｆs の
周波数では７π／４ずつ遅れたものとなる。
【００３３】ディジタルフィルタ２，３，４，５は、本
発明の第１の実施例と同じく、図３、または、図４に示
すような構成のものである。ただし、ディジタルフィル
タ２，３，４，５は、選択手段２１によって選択される
時点でのみ、波形データを出力すればよいため、波形メ
モリ４２の記憶すべき波形データのサンプル数は１／４
となる。
発明の第１の実施例と同じく、図３、または、図４に示
すような構成のものである。ただし、ディジタルフィル
タ２，３，４，５は、選択手段２１によって選択される
時点でのみ、波形データを出力すればよいため、波形メ
モリ４２の記憶すべき波形データのサンプル数は１／４
となる。
【００３４】以上のように本実施例によれば、ディジタ
ルフィルタへの位相軸データの入力が２シンボルに１回
となるため、ある信号を伝送する場合に信号を帯域制限
することによって信号が影響を及ぼす時間を前後Ｎシン
ボルとすると、図４および図３におけるシフトレジスタ
４１から波形メモリ４２に入力される位相軸データの数
はＮ個となり、１個の位相軸データが２値であることか
ら、波形メモリ４２に記憶すべき波形は２N 通りとな
る。また、オーバー・サンプリング数をＫとすると、波
形メモリ４２には（Ｋ／４）＊２N サンプルの波形デー
タを記憶することになる。
ルフィルタへの位相軸データの入力が２シンボルに１回
となるため、ある信号を伝送する場合に信号を帯域制限
することによって信号が影響を及ぼす時間を前後Ｎシン
ボルとすると、図４および図３におけるシフトレジスタ
４１から波形メモリ４２に入力される位相軸データの数
はＮ個となり、１個の位相軸データが２値であることか
ら、波形メモリ４２に記憶すべき波形は２N 通りとな
る。また、オーバー・サンプリング数をＫとすると、波
形メモリ４２には（Ｋ／４）＊２N サンプルの波形デー
タを記憶することになる。
【００３５】例えば、信号を帯域制限することによって
信号が影響を及ぼす時間を前後５シンボルとし、オーバ
ー・サンプリング数を８とすると、波形メモリ４２には
（８／４）＊２5 ＝６４サンプルの波形データを記憶す
るだけでよい。
信号が影響を及ぼす時間を前後５シンボルとし、オーバ
ー・サンプリング数を８とすると、波形メモリ４２には
（８／４）＊２5 ＝６４サンプルの波形データを記憶す
るだけでよい。
【００３６】また、本実施例のπ／４シフトＱＰＳＫ変
調器は図５に示すような構成としてもよい。図４の構成
と異なる点は、波形メモリ２２が波形データを出力する
周期より更に短い周期で波形データを補間する補間手段
を備えたことである。補間手段２３によって波形データ
の出力される周期を短くすることによって、波形メモリ
２２の記憶すべき波形データのサンプル数を増加するこ
となく、サンプリング周波数を高くすることができる。
補間手段２２で波形データを補間する際に通過させる変
調信号の搬送波周波数は、補間前のサンプリング周波数
をｆs として、（ｎ＋１／８）ｆs 、（ｎ＋３／８）ｆ
s 、（ｎ＋５／８）ｆs 、および、（ｎ＋７／８）ｆs
なる周波数のいずれでもよい。
調器は図５に示すような構成としてもよい。図４の構成
と異なる点は、波形メモリ２２が波形データを出力する
周期より更に短い周期で波形データを補間する補間手段
を備えたことである。補間手段２３によって波形データ
の出力される周期を短くすることによって、波形メモリ
２２の記憶すべき波形データのサンプル数を増加するこ
となく、サンプリング周波数を高くすることができる。
補間手段２２で波形データを補間する際に通過させる変
調信号の搬送波周波数は、補間前のサンプリング周波数
をｆs として、（ｎ＋１／８）ｆs 、（ｎ＋３／８）ｆ
s 、（ｎ＋５／８）ｆs 、および、（ｎ＋７／８）ｆs
なる周波数のいずれでもよい。
【００３７】以下本発明の第３の実施例のπ／４シフト
ＱＰＳＫ変調器について、図面を参照しながら説明す
る。
ＱＰＳＫ変調器について、図面を参照しながら説明す
る。
【００３８】図６は本発明の第３の実施例におけるπ／
４シフトＱＰＳＫ変調器のブロック構成図を示すもので
ある。
４シフトＱＰＳＫ変調器のブロック構成図を示すもので
ある。
【００３９】図６において、位相演算部１は、１シンボ
ルのデータを入力する毎に、図９ａまたは図９ｂに示さ
れる信号点から伝送すべき１つの信号点を求め、その信
号点を表すＩ軸データとＱ軸データまたはＩ’軸データ
とＱ’軸データを交互に出力する。すなわち、それぞれ
の位相軸データは２シンボルに１回出力される。
ルのデータを入力する毎に、図９ａまたは図９ｂに示さ
れる信号点から伝送すべき１つの信号点を求め、その信
号点を表すＩ軸データとＱ軸データまたはＩ’軸データ
とＱ’軸データを交互に出力する。すなわち、それぞれ
の位相軸データは２シンボルに１回出力される。
【００４０】シフトレジスタ３２，３３，３４，３５
は、それぞれＩ軸，Ｉ’軸，Ｑ軸，Ｑ’軸の位相データ
を入力し、過去複数シンボルの位相軸データをそれぞれ
出力する。選択手段３６は、シフトレジスタ３２，３
３，３４，３５の出力する位相軸データを順次選択し、
波形メモリ３７は、選択手段３６の出力する位相軸デー
タを入力し位相軸データ信号を帯域制限して得られる波
形データを出力する。波形メモリ３７は、入力されるあ
らゆる位相軸データの組み合わせに対して、位相軸デー
タを帯域制限して得られる波形データをあらかじめ計算
して記憶しておく。
は、それぞれＩ軸，Ｉ’軸，Ｑ軸，Ｑ’軸の位相データ
を入力し、過去複数シンボルの位相軸データをそれぞれ
出力する。選択手段３６は、シフトレジスタ３２，３
３，３４，３５の出力する位相軸データを順次選択し、
波形メモリ３７は、選択手段３６の出力する位相軸デー
タを入力し位相軸データ信号を帯域制限して得られる波
形データを出力する。波形メモリ３７は、入力されるあ
らゆる位相軸データの組み合わせに対して、位相軸デー
タを帯域制限して得られる波形データをあらかじめ計算
して記憶しておく。
【００４１】反転手段３８は、選択手段３６がシフトレ
ジスタ３２，３３，３４，３５の出力する位相軸データ
の選択を一巡する毎に、波形メモリ３７の出力する波形
データの極性を反転する。各位相軸のデータは、選択手
段３６で４サンプルに１回選択され、波形メモリ３７で
帯域制限されたのち、反転手段３８で極性が交互に反転
されることによって、サンプリング周波数ｆs の１／８
の周波数の搬送波を掛け合わされた信号となる。また、
選択手段３６がシフトレジスタ３２，３３，３４，３５
の出力する位相軸データを選択する時間がそれぞれ１サ
ンプルずつ異なることから、それぞれ掛け合わせられる
搬送波の位相は選択手段３６の選択する順に１／８周期
ずつ遅れたもの、すなわち位相がπ／４ずつ遅れたもの
となる。このように、選択手段３６でシフトレジスタ３
２，３３，３４，３５の出力する位相軸データを順次選
択し、波形メモリ３７で位相軸データを帯域制限し、選
択手段３６が波形データの選択を一巡する毎に反転手段
３８で波形データの極性を反転することで、各位相軸デ
ータを帯域制限したのち、それぞれ位相がπ／４ずつ異
なる搬送波で変調したπ／４シフトＱＰＳＫ変調信号を
得ることができる。
ジスタ３２，３３，３４，３５の出力する位相軸データ
の選択を一巡する毎に、波形メモリ３７の出力する波形
データの極性を反転する。各位相軸のデータは、選択手
段３６で４サンプルに１回選択され、波形メモリ３７で
帯域制限されたのち、反転手段３８で極性が交互に反転
されることによって、サンプリング周波数ｆs の１／８
の周波数の搬送波を掛け合わされた信号となる。また、
選択手段３６がシフトレジスタ３２，３３，３４，３５
の出力する位相軸データを選択する時間がそれぞれ１サ
ンプルずつ異なることから、それぞれ掛け合わせられる
搬送波の位相は選択手段３６の選択する順に１／８周期
ずつ遅れたもの、すなわち位相がπ／４ずつ遅れたもの
となる。このように、選択手段３６でシフトレジスタ３
２，３３，３４，３５の出力する位相軸データを順次選
択し、波形メモリ３７で位相軸データを帯域制限し、選
択手段３６が波形データの選択を一巡する毎に反転手段
３８で波形データの極性を反転することで、各位相軸デ
ータを帯域制限したのち、それぞれ位相がπ／４ずつ異
なる搬送波で変調したπ／４シフトＱＰＳＫ変調信号を
得ることができる。
【００４２】さらに、上記のような構成のπ／４シフト
ＱＰＳＫ変調器では、π／４シフトＱＰＳＫ変調信号は
サンプリング周波数ｆs の１／８の周波数以外にも、
（ｎ＋１／８）ｆs 、（ｎ＋３／８）ｆs 、（ｎ＋５／
８）ｆs 、および、（ｎ＋７／８）ｆs なる周波数の搬
送波を変調したものとしても得られる（ｎは整数）。た
だし、掛け合わされる搬送波の位相は選択手段３６によ
って選択される位相軸の順に、（ｎ＋１／８）ｆs の周
波数ではπ／４ずつ遅れたもの、（ｎ＋３／８）ｆs の
周波数では３π／４ずつ遅れたもの、（ｎ＋５／８）ｆ
s の周波数では５π／４ずつ遅れたもの、（ｎ＋７／
８）ｆs の周波数では７π／４ずつ遅れたものとなる。
ＱＰＳＫ変調器では、π／４シフトＱＰＳＫ変調信号は
サンプリング周波数ｆs の１／８の周波数以外にも、
（ｎ＋１／８）ｆs 、（ｎ＋３／８）ｆs 、（ｎ＋５／
８）ｆs 、および、（ｎ＋７／８）ｆs なる周波数の搬
送波を変調したものとしても得られる（ｎは整数）。た
だし、掛け合わされる搬送波の位相は選択手段３６によ
って選択される位相軸の順に、（ｎ＋１／８）ｆs の周
波数ではπ／４ずつ遅れたもの、（ｎ＋３／８）ｆs の
周波数では３π／４ずつ遅れたもの、（ｎ＋５／８）ｆ
s の周波数では５π／４ずつ遅れたもの、（ｎ＋７／
８）ｆs の周波数では７π／４ずつ遅れたものとなる。
【００４３】以上のように本実施例によれば、ディジタ
ルフィルタへの位相軸データの入力が２シンボルに１回
となるため、ある信号を伝送する場合に信号を帯域制限
することによって信号が影響を及ぼす時間を前後Ｎシン
ボルとすると、シフトレジスタ３２，３３，３４，３５
から選択手段３６を経て波形メモリ３７に入力される位
相軸データの数はＮ個となり、１個の位相軸データが２
値であることから、波形メモリ３７に記憶すべき波形は
２N 通りとなる。また、オーバー・サンプリング数をＫ
とすると、波形メモリ３７にはＫ＊２N サンプルの波形
データを記憶することになる。
ルフィルタへの位相軸データの入力が２シンボルに１回
となるため、ある信号を伝送する場合に信号を帯域制限
することによって信号が影響を及ぼす時間を前後Ｎシン
ボルとすると、シフトレジスタ３２，３３，３４，３５
から選択手段３６を経て波形メモリ３７に入力される位
相軸データの数はＮ個となり、１個の位相軸データが２
値であることから、波形メモリ３７に記憶すべき波形は
２N 通りとなる。また、オーバー・サンプリング数をＫ
とすると、波形メモリ３７にはＫ＊２N サンプルの波形
データを記憶することになる。
【００４４】例えば、信号を帯域制限することによって
信号が影響を及ぼす時間を前後５シンボルとし、オーバ
ー・サンプリング数を８とすると、波形メモリ３７には
８＊２5 ＝２５６サンプルの波形データを記憶するだけ
でよい。
信号が影響を及ぼす時間を前後５シンボルとし、オーバ
ー・サンプリング数を８とすると、波形メモリ３７には
８＊２5 ＝２５６サンプルの波形データを記憶するだけ
でよい。
【００４５】また、本実施例のπ／４シフトＱＰＳＫ変
調器は図７に示すような構成としてもよい。図６の構成
と異なる点は、反転手段３８が波形データを出力する周
期より更に短い周期で波形データを補間する補間手段を
備えたことである。補間手段３９によって波形データの
出力される周期を短くすることによって、波形メモリ３
７の記憶すべき波形データのサンプル数を増加すること
なく、サンプリング周波数を高くすることができる。補
間手段３９で波形データを補間する際に通過させる変調
信号の搬送波周波数は、補間前のサンプリング周波数を
ｆs として、（ｎ＋１／８）ｆs 、（ｎ＋３／８）ｆ
s 、（ｎ＋５／８）ｆs 、および、（ｎ＋７／８）ｆs
なる周波数のいずれでもよい。
調器は図７に示すような構成としてもよい。図６の構成
と異なる点は、反転手段３８が波形データを出力する周
期より更に短い周期で波形データを補間する補間手段を
備えたことである。補間手段３９によって波形データの
出力される周期を短くすることによって、波形メモリ３
７の記憶すべき波形データのサンプル数を増加すること
なく、サンプリング周波数を高くすることができる。補
間手段３９で波形データを補間する際に通過させる変調
信号の搬送波周波数は、補間前のサンプリング周波数を
ｆs として、（ｎ＋１／８）ｆs 、（ｎ＋３／８）ｆ
s 、（ｎ＋５／８）ｆs 、および、（ｎ＋７／８）ｆs
なる周波数のいずれでもよい。
【００４６】
【発明の効果】本発明によれば、波形メモリに必要な記
憶容量を大幅に減らすことができ、回路規模が小さく集
積回路化に適したπ／４シフトＱＰＳＫ変調器を構成す
ることができる。
憶容量を大幅に減らすことができ、回路規模が小さく集
積回路化に適したπ／４シフトＱＰＳＫ変調器を構成す
ることができる。
【図１】本発明の第１の実施例におけるπ／４シフトＱ
ＰＳＫ変調器のブロック構成図
ＰＳＫ変調器のブロック構成図
【図２】本発明の第２の実施例におけるπ／４シフトＱ
ＰＳＫ変調器の一例を示すブロック構成図
ＰＳＫ変調器の一例を示すブロック構成図
【図３】本発明の第１および第２の実施例におけるπ／
４シフトＱＰＳＫ変調器に用いられるディジタルフィル
タの一例を示す構成図
４シフトＱＰＳＫ変調器に用いられるディジタルフィル
タの一例を示す構成図
【図４】本発明の第１および第２の実施例におけるπ／
４シフトＱＰＳＫ変調器に用いられるディジタルフィル
タの一例を示す構成図
４シフトＱＰＳＫ変調器に用いられるディジタルフィル
タの一例を示す構成図
【図５】本発明の第２の実施例におけるπ／４シフトＱ
ＰＳＫ変調器の一例を示すブロック構成図
ＰＳＫ変調器の一例を示すブロック構成図
【図６】本発明の第３の実施例におけるπ／４シフトＱ
ＰＳＫ変調器の一例を示すブロック構成図
ＰＳＫ変調器の一例を示すブロック構成図
【図７】本発明の第３の実施例におけるπ／４シフトＱ
ＰＳＫ変調器の一例を示すブロック構成図
ＰＳＫ変調器の一例を示すブロック構成図
【図８】ＱＰＳＫ変調の信号点配置図
【図９】π／４シフトＱＰＳＫ変調のシンボル毎の信号
点配置図
点配置図
【図１０】π／４シフトＱＰＳＫ変調の信号点配置図
【図１１】従来例の説明のためのπ／４シフトＱＰＳＫ
変調の信号点配置図
変調の信号点配置図
【図１２】従来例のπ／４シフトＱＰＳＫ変調器のブロ
ック構成図
ック構成図
【図１３】従来例のπ／４シフトＱＰＳＫ変調器に用い
られるディジタルフィルタの構成図
られるディジタルフィルタの構成図
１ 位相演算部 ２，３，４，５ ディジタルフィルタ ６，７，８，９ Ｄ／Ａ変換器 １０，１１，１２，１３ 乗算器 １４ 加算器 ２１ 選択手段 ２２ 反転手段 ２３ 補間手段 ３２，３３，３４，３５ シフトレジスタ ３６ 選択手段 ３７ 波形メモリ ３８ 反転手段 ３９ 補間手段 ４１ シフトレジスタ ４２ 波形メモリ ４３ 補間手段 １０１ 位相演算部 １０２，１０３ ディジタルフィルタ １０４，１０５ Ｄ／Ａ変換器 １０６，１０７ 乗算器 １０８ 加算器 １１１ シフトレジスタ １１２ 波形メモリ
Claims (6)
- 【請求項１】４つの位相軸データをそれぞれ入力し前記
位相軸データを帯域制限して得られる波形データを出力
する４つのディジタルフィルタと、 前記４つのディジタルフィルタの出力をそれぞれアナロ
グ信号に変換する４つのＤ／Ａ変換手段と、 前記４つのＤ／Ａ変換手段の出力にそれぞれ位相の異な
る搬送波を乗算する４つの乗算手段と、 前記４つの乗算手段の出力を加算して変調信号を得る加
算手段とを備えたことを特徴とする／４シフトＱＰＳＫ
変調器。 - 【請求項２】４つの位相軸データをそれぞれ入力し前記
位相軸データを帯域制限して得られる波形データを出力
する４つのディジタルフィルタと、 前記４つのディジタルフィルタの出力する波形データの
いずれかを順次選択して出力する選択手段と、 前記選択手段が４つの波形データを出力する毎に前記波
形データの極性を反転する反転手段とを備えたことを特
徴とするπ／４シフトＱＰＳＫ変調器。 - 【請求項３】ディジタルフィルタが、位相軸データを入
力し過去複数シンボルの位相軸データを並列に出力する
シフトレジスタと、 前記シフトレジスタの出力する位相軸データに従ってあ
らかじめ記憶された波形データを出力する波形メモリと
を備えたことを特徴とする請求項１または請求項２記載
のπ／４シフトＱＰＳＫ変調器。 - 【請求項４】ディジタルフィルタが、位相軸データを入
力し過去複数シンボルの位相軸データを並列に出力する
シフトレジスタと、 前記シフトレジスタの出力する位相軸データに従ってあ
らかじめ記憶された波形データを出力する波形メモリ
と、 前記波形メモリが波形データを出力する周期より更に短
い周期で前記波形データを補間する補間手段とを備えた
ことを特徴とする請求項１または請求項２記載のπ／４
シフトＱＰＳＫ変調器。 - 【請求項５】４つの位相軸データをそれぞれ入力し過去
複数シンボルの位相軸データを出力する４つのシフトレ
ジスタと、 前記４つのシフトレジスタの出力する位相軸データのい
ずれかを順次選択する選択手段と、 前記選択手段の出力する位相軸データに従ってあらかじ
め記憶された波形データを出力する波形メモリと、 前記波形メモリが４つの波形データを出力する毎に前記
波形データの極性を反転する反転手段とを備えたことを
特徴とするπ／４シフトＱＰＳＫ変調器。 - 【請求項６】反転手段が波形データを出力する周期より
更に短い周期で前記波形データを補間する補間手段を備
えたことを特徴とする請求項２または請求項５記載のπ
／４シフトＱＰＳＫ変調器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077855A JPH06291790A (ja) | 1993-04-05 | 1993-04-05 | π／４シフトＱＰＳＫ変調器 |
| CA 2120552 CA2120552A1 (en) | 1993-04-05 | 1994-04-05 | /4 shift qpsk modulator |
| EP94105275A EP0620667A1 (en) | 1993-04-05 | 1994-04-05 | Pi/4 shift QPSK modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077855A JPH06291790A (ja) | 1993-04-05 | 1993-04-05 | π／４シフトＱＰＳＫ変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291790A true JPH06291790A (ja) | 1994-10-18 |
Family
ID=13645684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5077855A Pending JPH06291790A (ja) | 1993-04-05 | 1993-04-05 | π／４シフトＱＰＳＫ変調器 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0620667A1 (ja) |
| JP (1) | JPH06291790A (ja) |
| CA (1) | CA2120552A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163807A (ja) * | 1997-09-29 | 1999-06-18 | Matsushita Electric Ind Co Ltd | 通信システム、送信器および受信器 |
| JP2008109710A (ja) * | 1997-09-29 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 通信システム |
| JP2008148343A (ja) * | 1997-09-29 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 通信システム |
| JP2010114907A (ja) * | 2009-11-27 | 2010-05-20 | Toshiba Tec Corp | 無線通信装置及び無線通信方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL124187A (en) | 1998-04-23 | 2001-10-31 | Dspc Israel Ltd | π/4 QPSK MODULATOR |
| US7480343B2 (en) | 2003-07-16 | 2009-01-20 | Ericsson Technology Licensing Ab | Transceiver architecture with reduced VCO-pulling sensitivity |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU589119B2 (en) * | 1984-04-17 | 1989-10-05 | Nec Corporation | Digital radio communication system utilizing quadrature modulated carrier waves |
| US4756008A (en) * | 1986-03-03 | 1988-07-05 | Hitachi, Ltd. | Digitized quadrature phase shift keying modulator |
-
1993
- 1993-04-05 JP JP5077855A patent/JPH06291790A/ja active Pending
-
1994
- 1994-04-05 EP EP94105275A patent/EP0620667A1/en not_active Withdrawn
- 1994-04-05 CA CA 2120552 patent/CA2120552A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163807A (ja) * | 1997-09-29 | 1999-06-18 | Matsushita Electric Ind Co Ltd | 通信システム、送信器および受信器 |
| JP2008109710A (ja) * | 1997-09-29 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 通信システム |
| JP2008148343A (ja) * | 1997-09-29 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 通信システム |
| JP2010114907A (ja) * | 2009-11-27 | 2010-05-20 | Toshiba Tec Corp | 無線通信装置及び無線通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0620667A1 (en) | 1994-10-19 |
| CA2120552A1 (en) | 1994-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0776110B1 (en) | Quadrature modulation circuit | |
| JP4083861B2 (ja) | ディジタル信号伝送装置 | |
| US6025758A (en) | Method and apparatus for performing digital data signal modulation | |
| JPH05252212A (ja) | ディジタル無線変調器 | |
| KR100301887B1 (ko) | 위상변조신호로부터위상차를검출하는지연검파장치 | |
| EP0492578B1 (en) | Digital filter | |
| US5528631A (en) | π/4 shifted DQPSK modulator | |
| JPH06291790A (ja) | π／４シフトＱＰＳＫ変調器 | |
| US5942955A (en) | Quasi-GMSK modulator | |
| JP2002208971A (ja) | 波形発生装置 | |
| US7164713B2 (en) | Interpolating root nyquist filter for variable rate modulator | |
| Webber et al. | Implementing a/4 shift D-QPSK baseband modem using the TMS320C50 | |
| JP2000036846A (ja) | ディジタル変調装置 | |
| US7065145B2 (en) | Digital carrierless amplitude and phase modulation (CAP) transmitter using vector arithmetic structure (VAS) | |
| JPH1141305A (ja) | 変調装置 | |
| JP2000244367A (ja) | スペクトル拡散受信装置 | |
| JP3541722B2 (ja) | ディジタル信号受信装置 | |
| JP2002300224A (ja) | 受信装置 | |
| JP3192803B2 (ja) | ディジタル変調器 | |
| JP3864034B2 (ja) | 波形整形デジタルフィルタ回路 | |
| JP2587160B2 (ja) | Ｏｑｐｓｋ用逆変調型復調回路 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| KR100192798B1 (ko) | 직각 위상 편이 복조기의 정합 필터 | |
| KR0154087B1 (ko) | Cpm 신호 생성 장치 | |
| JPH04152736A (ja) | 直交信号発生回路 |