JPH06291933A

JPH06291933A - 画像読取装置

Info

Publication number: JPH06291933A
Application number: JP5073519A
Authority: JP
Inventors: Takao Muraoka; 隆雄村岡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-03-31
Filing date: 1993-03-31
Publication date: 1994-10-18

Abstract

(57)【要約】【目的】本発明の目的は、イメージセンサによる読取り
時間を短縮することができる画像読取装置を提供するも
のである。【構成】制御回路部６は、リセット用スイッチ群１０７
及び読みだし用スイッチ群１０３に２つの隣接し合う画
素毎に同時駆動を行なわせ、この同時駆動によって出力
された２つの画情報を選択回路部５に前記隣接し合う画
素Ｓｎの配列順に入力させているので、センサ部１によ
る読取り時間を短縮することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、ファクシミリ
装置などに関する。

【０００２】

【従来の技術】一般的に、画像読取装置は、照射による
原稿からの反射光をイメージセンサが光電変換し、原稿
の画情報を電気的な信号にするものである。このイメー
ジセンサを備えた画像読取装置の構成を以下に詳述す
る。

【０００３】まず、イメージセンサは、原稿の副走査方
向の幅に相当する長さを有し、ｎ個の画素から構成され
る。そして、図４の様に、画素群Ｓｎの中から、リセッ
ト用スイッチ群及び読み出し用スイッチ群が任意の画素
を選択し、かつ駆動させている。なお、この任意の画素
の選択は、画素Ｓ１から択一的かつ順次に行なう。この
リセット用スイッチ群及び読み出し用スイッチ群を選択
的に開閉するのは、駆動回路部からの信号出力に応じて
制御を行なうリセット用シフトレジスタ及び読み出し用
シフトレジスタである。さらに、この駆動回路部を制御
回路部は、制御信号に基づき制御している。ところで、
画素群Ｓｎの駆動により出力されたアナログ信号は、デ
ジタル変換部でデジタル信号に変換される。そして、こ
のデジタル信号である画信号を制御回路部は、増幅して
出力する。

【０００４】この画素群Ｓｎの駆動タイミングを図５に
示す。センサ出力は、駆動パルスと同期して行なわれ、
このセンサ出力に基づいて連続した画信号が形成され
る。しかし、図５のタイムチャートから明らかなよう
に、このセンサ出力には、一定の立上り時間を要するも
のであるため、タイミングを合わせる上で画信号を出力
するのに十分な時間を確保した駆動パルス周期を必要と
している。つまり、イメージセンサのｎ個の画素から画
信号を得るには、少なくともｎ個の駆動パルス周期の時
間を要していた。従って、ｎ個分のセンサ出力をシリア
ルに行なうことに要する長大な時間が画像読取装置にお
ける高速読取りの問題となっていた。

【０００５】

【発明が解決しようとする課題】上述の様に、原稿の副
走査方向に連続した画素群からなるイメージセンサにお
いて、画素群からの画信号の出力をシリアルに行なうこ
とに要する長大な時間が画像読取装置における高速読取
りの問題となっていた。そこで、本発明はこの不具合を
除去し、イメージセンサによる読取り時間を短縮するこ
とができる画像読取装置を提供するものである。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に本発明においては、連続した複数の画素から構成さ
れ、かつ照射による原稿からの反射光を前記画素で光電
変換した画情報を出力するイメージセンサを備える画像
読取装置において、このイメージセンサのうちの所定数
の隣接し合う画素毎に同時駆動を行ない、前記所定数の
隣接し合う画素の画情報を同時出力させる駆動手段と、
前記所定数の画情報を前記隣接し合う画素の配列順に入
力する画情報選択手段と、前記駆動手段に前記所定数の
隣接し合う画素毎に同時駆動を行なわせ、この同時駆動
によって出力された前記所定数の画情報を画情報選択手
段に前記隣接し合う画素の配列順に入力させる制御手段
とを備えている。

【０００７】

【作用】この様な構成により本発明では、制御手段は、
駆動手段に所定数の隣接し合う画素毎に同時駆動を行な
わせ、この同時駆動によって出力された前記所定数の画
情報を画情報選択手段に前記隣接し合う画素の配列順に
入力させているので、イメージセンサによる読取り時間
を短縮することができる。

【０００８】

【実施例】以下に本発明の実施例を図面を参照しながら
説明する。まず、図１は、画像読取装置のイメージセン
サにおけるセンサ部及びその駆動部を示すブロック図で
ある。センサ部１は、原稿読取り幅を４００ＤＰＩ等の
原稿読取り密度に応じた配列ピッチで設けた画素群１０
２を備え、この画素群１０２は、光電変換素子と、その
光電変換素子で原稿の濃淡に応じた反射光を光電変換し
た電荷を蓄積する蓄積素子からなっている。

【０００９】そして、スイッチ群１０３は、画素群１０
２に原稿の濃淡に応じて蓄積された電荷（センサ出力）
を選択的に読み出すための切り替えスイッチであり、ト
ランジスタ等の能動素子で構成される。センサ出力ライ
ン１０４及びセンサ出力ライン１０５は、奇数番号画素
同志及び偶数番号画素同志が各々で共通に接続されてい
る。また、各スイッチの開閉のコントロールラインは隣
接する奇数番号画素と偶数番号画素とが一組となってい
る。例えば、画素Ｓ１と画素Ｓ２とが同時に動作するよ
うになっている。読取り用シフトレジスタ１０６は、読
出し用スイッチ群１０３を動作させている。

【００１０】次に、リセット用スイッチ群１０７は、全
画素分共通に接続され、スイッチの構成及びセンサ出力
の形態によって接地あるいは適当な電圧に固定される。
また、この各々のスイッチの開閉のコントロールライン
は読出し用スイッチ群１０３側でのペアと同一のペアと
なっており、例えば、画素Ｓ１と画素Ｓ２が同時に行な
われるようになっている。リセット用シフトレジスタ１
０８は、リセット用スイッチ群１０７を動作させてい
る。

【００１１】以上のようにセンサ部１は構成されてお
り、このセンサ部１を動作させるための駆動部２は、駆
動パルス及びリセットパルスを読みだし用シフトレジス
タ１０６及びリセット用シフトレジスタ１０７へ出力す
る。この出力に応じてセンサ部１は、センサ出力ライン
１０５及びセンサ出力ライン１０６に奇数番号画素から
のセンサ出力（画信号Ａ）及び偶数番号画素からのセン
サ出力（画信号Ｂ）を出力する。この画信号Ａ及び画信
号Ｂはデジタル変換部３及びデジタル変換部４に入力さ
れ、アナログ画信号レベルからデジタル画信号レベルへ
変換される。なお、このデジタル変換部３及びデジタル
変換部４による変換タイミングは、Ａ／Ｄ変換クロック
（ＡＤＣＫ）に基づいて行なわれる。このＡＤＣＫは
「１」の期間及び「０」の期間が等しいパルス波形であ
る。また、このＡＤＣＫは、選択回路部５にも入力され
ており、この選択回路部５は、デジタル画信号レベルに
変換された画信号Ａ及び画信号Ｂの一方を選択し出力す
る。そして、この選択回路部５からの出力がセンサ部１
の画素配列番号順通りに変換された画信号となる。

【００１２】これらの駆動回路部２、デジタル変換部３
及びデジタル変換部４、選択回路部５は制御回路部６で
コントロールされている。そして、この制御回路部６
は、選択回路部５の出力を入力し、その入力画信号を図
示せぬ出力バッファで増幅して出力する。

【００１３】なお、選択回路５の構成は、図２に示すと
おり、デジタル変換時のビット数（例えば２５６階調は
８ビット）に応じた個数からなる１ビット分の選択回路
５０１の組み合わせである。

【００１４】次に、本発明のタイムチャートを図３に示
す。まず、ラインスタート後、駆動パルスに同期して奇
数画素であるＳ１と偶数画素であるＳ２とは同時駆動
し、同時にセンサ出力する。そして、ＡＤＣＫに基づ
き、奇数画素であるＳ１と偶数画素であるＳ２とのセン
サ出力は同時にデジタル変換される。この同時出力され
た画信号Ａと画信号ＢとをＡＤＣＫの半周期毎に画素配
列順に出力したものが画信号である。つまり、センサの
動作周期に対して駆動効率が２倍になるので、画信号を
１／２の周期で出力すれば、イメージセンサの読取り時
間を短縮することができる。

【００１５】以上のように、本発明によれば、センサの
動作周期に対して駆動効率が２倍になるので、画信号を
１／２の周期で出力すれば、イメージセンサの読取り時
間を短縮することができる。

【００１６】また、画素配列順に同時駆動を行なってい
るので、出力された個々の画信号を連続した画信号に形
成することは容易である。ところで、上述では、読みだ
しスイッチ群１０３及びリセットスイッチ群１０７にお
いて、隣接する奇数及び偶数番号の各１画素づつの２画
素分を１ペアとして同時に動作させた。しかし、３画素
分を１ペアとして同時に動作させることもできる。その
場合には、センサ出力ラインが３本になり、また、デジ
タル変換部も３個分になる。そして、選択回路部は、Ａ
ＤＣＫの１周期分を３等分しデコードする回路が付加さ
れる。この３画素分を１ペアとして動作させることによ
り、センサの動作周期に対して画信号は１／３の周期で
出力される。なお、１ペアとする画素の個数は可能な限
り多くすることができる。

【００１７】

【発明の効果】本発明によれば、イメージセンサの駆動
効率を引き上げることができるので、画像読取り時間を
短縮することができる。

【図面の簡単な説明】

【図１】本発明の実施例における、画像読取装置の構成
図である。

【図２】本発明の実施例における、選択回路部５の構成
図である。

【図３】本発明の実施例における、画像読取装置のタイ
ムチャートである。

【図４】従来例における、画像読取装置の構成図であ
る。

【図５】従来例における、画像読取装置のタイムチャー
トである。

【符号の説明】

１…センサ部、２…駆動回路部、３…デジタル変換部、
４…デジタル変換部、５…選択回路部、６…制御回路
部、１０２…画素群、１０３…読みだし用スイッチ群、
１０４…奇数番号画素のセンサ出力ライン、１０５…偶
数番号画素のセンサ出力ライン、１０６…読みだし用シ
フトレジスタ、１０７…リセット用スイッチ群、１０８
…リセット用シフトレジスタ、１０９…駆動パルスライ
ン、１１０…リセットパルスライン、５０１…１ビット
分の選択回路

Claims

【特許請求の範囲】

【請求項１】連続した複数の画素から構成され、かつ
照射による原稿からの反射光により前記画素で光電変換
した画情報を出力するイメージセンサを備える画像読取
装置において、このイメージセンサのうちの所定数の隣接し合う画素毎
に同時駆動を行ない、前記所定数の隣接し合う画素の画情報を同時出力させる
駆動手段と、前記所定数の画情報を前記隣接し合う画素の配列順に入
力する画情報選択手段と、前記駆動手段に前記所定数の隣接し合う画素毎に同時駆
動を行なわせ、この同時駆動によって出力された前記所定数の画情報を
画情報選択手段に前記隣接し合う画素の配列順に入力さ
せる制御手段とを備えたことを特徴とする画像読取装
置。