JPH06292149A - 動き検出装置 - Google Patents
動き検出装置Info
- Publication number
- JPH06292149A JPH06292149A JP9687093A JP9687093A JPH06292149A JP H06292149 A JPH06292149 A JP H06292149A JP 9687093 A JP9687093 A JP 9687093A JP 9687093 A JP9687093 A JP 9687093A JP H06292149 A JPH06292149 A JP H06292149A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- circuit
- fields
- data
- frame memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】
【目的】 動き検出を行うための遅延量およびハード構
成を軽減できるようにすることを目的とする。 【構成】 偶数フィールドと奇数フィールドとが混在す
るフレームメモリ回路１１においてブロック化を行い、
上記フレームメモリ回路１１より画素データを順次出力
し、フィールド間の画素データの差分に基いて動き検出
を行うに際し、垂直方向に偶数フィールドと奇数フィー
ルドの画素データを交互に出力するように上記フレーム
メモリ回路１１から画素データを読み出すことにより、
読み出した画素データを遅延回路１３でもって１データ
分遅延させただけで、フィールド間の画素データの差分
を求めることができるように成し、回路構成の簡素化と
遅延量の軽減を可能にする。
成を軽減できるようにすることを目的とする。 【構成】 偶数フィールドと奇数フィールドとが混在す
るフレームメモリ回路１１においてブロック化を行い、
上記フレームメモリ回路１１より画素データを順次出力
し、フィールド間の画素データの差分に基いて動き検出
を行うに際し、垂直方向に偶数フィールドと奇数フィー
ルドの画素データを交互に出力するように上記フレーム
メモリ回路１１から画素データを読み出すことにより、
読み出した画素データを遅延回路１３でもって１データ
分遅延させただけで、フィールド間の画素データの差分
を求めることができるように成し、回路構成の簡素化と
遅延量の軽減を可能にする。
Description
【０００１】
【産業上の利用分野】本発明は動き検出装置に係わり、
例えば、ビデオ信号の偶数フィールド／奇数フィールド
の画素データが混在するメモリ回路より画素データを順
次出力させるようにしたものである。
例えば、ビデオ信号の偶数フィールド／奇数フィールド
の画素データが混在するメモリ回路より画素データを順
次出力させるようにしたものである。
【０００２】
【従来の技術】従来より動き検出を行うために動き検出
装置が用いられている。この種の装置は、一般的に１フ
レーム分のデータをフレームメモリに記憶した後、所定
の画素ブロック単位でこのメモリから読み出してフィー
ルド間差分を演算することによって画像の動きを検出す
るようになっていた。
装置が用いられている。この種の装置は、一般的に１フ
レーム分のデータをフレームメモリに記憶した後、所定
の画素ブロック単位でこのメモリから読み出してフィー
ルド間差分を演算することによって画像の動きを検出す
るようになっていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例では、フレームメモリ内でブロック化し、そのブロ
ック内の画素データを図４に示すように水平ライン方向
に順次出力し、その水平ラインの画素データを全て出力
した後に、次の水平ラインのデータを順次出力するよう
な構成になっているため、次のような欠点があった。
来例では、フレームメモリ内でブロック化し、そのブロ
ック内の画素データを図４に示すように水平ライン方向
に順次出力し、その水平ラインの画素データを全て出力
した後に、次の水平ラインのデータを順次出力するよう
な構成になっているため、次のような欠点があった。
【０００４】すなわち、ブロック内の画素データを垂直
方向の差分を求め、その差分の絶対値の総和に基いて動
き検出を行う場合、遅延量を多くするように構成しなけ
ればならず、また、その動き検出部のハード構成が複雑
になる問題があった。
方向の差分を求め、その差分の絶対値の総和に基いて動
き検出を行う場合、遅延量を多くするように構成しなけ
ればならず、また、その動き検出部のハード構成が複雑
になる問題があった。
【０００５】本発明は上述の問題点にかんがみ、動き検
出を行うための遅延量およびハード構成を軽減できるよ
うにすることを目的とする。
出を行うための遅延量およびハード構成を軽減できるよ
うにすることを目的とする。
【０００６】
【課題を解決するための手段】本発明は、ビデオ信号の
偶数フィールド／奇数フィールドの画素データが混在す
るメモリ回路より画素データを順次出力させるメモリコ
ントローラを備えた動き検出装置において、上記メモリ
コントローラは、出力する画素データを、垂直方向に偶
数フィールドと奇数フィールドとを交互に読み出して出
力させるようにしたことを特徴とするものである。
偶数フィールド／奇数フィールドの画素データが混在す
るメモリ回路より画素データを順次出力させるメモリコ
ントローラを備えた動き検出装置において、上記メモリ
コントローラは、出力する画素データを、垂直方向に偶
数フィールドと奇数フィールドとを交互に読み出して出
力させるようにしたことを特徴とするものである。
【０００７】
【作用】本発明は、偶数フィールドと奇数フィールドの
画素データを垂直方向に交互に読み出して出力するよう
にしたので、読み出した画素データを１データ分遅延さ
せるだけで、フィールド間の画素データの差分を求める
ことが可能となり、回路構成の簡素化とデータ遅延量の
軽減化が可能となる。
画素データを垂直方向に交互に読み出して出力するよう
にしたので、読み出した画素データを１データ分遅延さ
せるだけで、フィールド間の画素データの差分を求める
ことが可能となり、回路構成の簡素化とデータ遅延量の
軽減化が可能となる。
【０００８】
【実施例】以下、本発明の動き検出装置の一実施例を図
面を参照して説明する。図１は、メモリコントローラの
回路構成を示す図である。図１において、１０は外部か
ら入力されたアナログのビデオ信号をデジタルデータに
変換するＡ／Ｄ変換器、１１は１フレーム分のデジタル
映像データを記憶するためのフレームメモリ回路であ
る。
面を参照して説明する。図１は、メモリコントローラの
回路構成を示す図である。図１において、１０は外部か
ら入力されたアナログのビデオ信号をデジタルデータに
変換するＡ／Ｄ変換器、１１は１フレーム分のデジタル
映像データを記憶するためのフレームメモリ回路であ
る。
【０００９】また、１２はフレームメモリ回路１１への
書き込みおよび読み出しのアドレスを制御するためのメ
モリ制御回路、１３は１画素データ分の遅延を行う遅延
回路、１４は入力されたデジタルデータの絶対値を演算
する絶対値演算回路、１５は１画素データ分の遅延を行
う遅延回路である。
書き込みおよび読み出しのアドレスを制御するためのメ
モリ制御回路、１３は１画素データ分の遅延を行う遅延
回路、１４は入力されたデジタルデータの絶対値を演算
する絶対値演算回路、１５は１画素データ分の遅延を行
う遅延回路である。
【００１０】次いで、１６はフィールド間の画素データ
の差分の絶対値の総和より動き検出を行う動き検出判定
器、１７は６４画素データ分の遅延を行う遅延回路、１
８は２フィールド分の画素データが混在するブロック内
の画素を同一フレームとして処理するフレーム内処理回
路、１９は２フィールド分の画素データが混在するブロ
ック内の画素をフィールド単位で処理するフィールド内
処理回路である。
の差分の絶対値の総和より動き検出を行う動き検出判定
器、１７は６４画素データ分の遅延を行う遅延回路、１
８は２フィールド分の画素データが混在するブロック内
の画素を同一フレームとして処理するフレーム内処理回
路、１９は２フィールド分の画素データが混在するブロ
ック内の画素をフィールド単位で処理するフィールド内
処理回路である。
【００１１】上記構成において、外部より入力されたビ
デオ信号ＶｉｄｅｏはＡ／Ｄ変換器１０でデジタル映像
データに変換された後、フレームメモリ回路１１に書き
込まれる。メモリ制御回路１２は、図３に示すようにフ
レームメモリ回路３２内で１フレームの画面に対して８
×８画素のブロック化を行い、動き検出を行う範囲を決
定する。
デオ信号ＶｉｄｅｏはＡ／Ｄ変換器１０でデジタル映像
データに変換された後、フレームメモリ回路１１に書き
込まれる。メモリ制御回路１２は、図３に示すようにフ
レームメモリ回路３２内で１フレームの画面に対して８
×８画素のブロック化を行い、動き検出を行う範囲を決
定する。
【００１２】そして、メモリ制御回路１２は、図２に示
す番号順に垂直方向に偶数フィールドと奇数フィールド
の画素データがフレームメモリ回路１１より出力される
ように制御する。このようにして、フレームメモリ回路
１１より出力された画素データは、遅延回路１３にて１
データ分遅延した画素データとの差分検出を行い、フィ
ールド間の画素データの差分を求める。
す番号順に垂直方向に偶数フィールドと奇数フィールド
の画素データがフレームメモリ回路１１より出力される
ように制御する。このようにして、フレームメモリ回路
１１より出力された画素データは、遅延回路１３にて１
データ分遅延した画素データとの差分検出を行い、フィ
ールド間の画素データの差分を求める。
【００１３】フィールド間の画素データの差分は、絶対
値演算回路１４にて絶対値に変換される。そして、その
絶対値は、遅延回路１５にて１データ前の絶対値の総和
と加算され、再び遅延回路１５に入力される。また、遅
延回路１５から出力されるフィールド間の差分の絶対値
の総和は、動き検出判定器１６に入力され、８×８画素
のブロック毎に動き検出の判定に用いられる。
値演算回路１４にて絶対値に変換される。そして、その
絶対値は、遅延回路１５にて１データ前の絶対値の総和
と加算され、再び遅延回路１５に入力される。また、遅
延回路１５から出力されるフィールド間の差分の絶対値
の総和は、動き検出判定器１６に入力され、８×８画素
のブロック毎に動き検出の判定に用いられる。
【００１４】そして、この動き検出の判定結果に基い
て、遅延回路１７により動き検出の判定に要する６４デ
ータ分の遅延を行った画素データを、動き検出判定器１
６からの制御によりスイッチ２０を切り換えることで、
フィールド間の動きが大きい場合はフィールド内処理回
路に入力し、フィールド間の動きが小さい場合はフレー
ム内処理回路１８に入力する。
て、遅延回路１７により動き検出の判定に要する６４デ
ータ分の遅延を行った画素データを、動き検出判定器１
６からの制御によりスイッチ２０を切り換えることで、
フィールド間の動きが大きい場合はフィールド内処理回
路に入力し、フィールド間の動きが小さい場合はフレー
ム内処理回路１８に入力する。
【００１５】以上説明したように、フレームメモリ回路
１１内に偶数フィールドと奇数フィールドの画素データ
が混在し、そのフィールド間の動き検出を行う場合、フ
レームメモリ回路１１からの画素データの読み出しを垂
直方向にすることにより、それ以降の回路構成を低減で
きるとともに、遅延量も軽減できる。
１１内に偶数フィールドと奇数フィールドの画素データ
が混在し、そのフィールド間の動き検出を行う場合、フ
レームメモリ回路１１からの画素データの読み出しを垂
直方向にすることにより、それ以降の回路構成を低減で
きるとともに、遅延量も軽減できる。
【００１６】
【発明の効果】本発明は上述したように、偶数フィール
ドと奇数フィールドとが混在するフレームメモリ回路に
おいてブロック化を行うとともに画素データを順次出力
し、フィールド間の画素データの差分により動き検出す
るに際し、偶数フィールドと奇数フィールドの画素デー
タとを垂直方向に交互に読み出して出力するようにフレ
ームメモリ回路の読み出しを制御するようにしたので、
読み出した画素データを１データ分遅延させるだけでフ
ィールド間の画素データの差分を求めることができるよ
うになり、動き検出装置の構成を簡略化することができ
ると共に、遅延量の軽減化を図ることができる。従っ
て、本発明は小型化が要求される例えばカメラ一体型Ｖ
ＴＲに搭載されるものにも適している。
ドと奇数フィールドとが混在するフレームメモリ回路に
おいてブロック化を行うとともに画素データを順次出力
し、フィールド間の画素データの差分により動き検出す
るに際し、偶数フィールドと奇数フィールドの画素デー
タとを垂直方向に交互に読み出して出力するようにフレ
ームメモリ回路の読み出しを制御するようにしたので、
読み出した画素データを１データ分遅延させるだけでフ
ィールド間の画素データの差分を求めることができるよ
うになり、動き検出装置の構成を簡略化することができ
ると共に、遅延量の軽減化を図ることができる。従っ
て、本発明は小型化が要求される例えばカメラ一体型Ｖ
ＴＲに搭載されるものにも適している。
【図１】本発明の動き検出装置の一実施例を示す回路構
成図である。
成図である。
【図２】フレームメモリ回路内の８×８画素にブロック
化された画素データの読み出し順を示す図である。
化された画素データの読み出し順を示す図である。
【図３】１フレームの画面を８×８画素のブロックに分
割することを示す図である。
割することを示す図である。
【図４】従来のフレームメモリ回路内の８×８画素にブ
ロック化された画素データを読み出す順番を示す図であ
る。
ロック化された画素データを読み出す順番を示す図であ
る。
１０ Ａ／Ｄ変換器 １１ フレームメモリ回路 １２ メモリ制御回路 １３ 遅延回路 １４ 絶対値演算回路 １５ 遅延回路 １６ 動き検出判定器 １７ 遅延回路 １８ フレーム内処理回路 １９ フィールド内処理回路 ２０ スイッチ
Claims (1)
- 【請求項１】 ビデオ信号の偶数フィールド／奇数フィ
ールドの画素データが混在するメモリ回路より画素デー
タを順次出力させるメモリコントローラを備えた動き検
出装置において、 上記メモリコントローラは、出力する画素データを、垂
直方向に偶数フィールドと奇数フィールドとを交互に読
み出して出力させるようにしたことを特徴とする動き検
出装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9687093A JPH06292149A (ja) | 1993-03-31 | 1993-03-31 | 動き検出装置 |
| US08/547,020 US5915040A (en) | 1993-03-29 | 1995-10-20 | Image processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9687093A JPH06292149A (ja) | 1993-03-31 | 1993-03-31 | 動き検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06292149A true JPH06292149A (ja) | 1994-10-18 |
Family
ID=14176474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9687093A Pending JPH06292149A (ja) | 1993-03-29 | 1993-03-31 | 動き検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06292149A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008160773A (ja) * | 2006-12-26 | 2008-07-10 | Toshiba Corp | 順次走査変換装置及び順次走査変換方法 |
| JP2008252594A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 順次走査変換装置及び順次走査変換方法 |
| JP2009239719A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 順次走査変換装置及び順次走査変換方法 |
| JP2010093578A (ja) * | 2008-10-08 | 2010-04-22 | Canon Inc | 映像処理装置およびその方法 |
-
1993
- 1993-03-31 JP JP9687093A patent/JPH06292149A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008160773A (ja) * | 2006-12-26 | 2008-07-10 | Toshiba Corp | 順次走査変換装置及び順次走査変換方法 |
| US8345156B2 (en) | 2006-12-26 | 2013-01-01 | Kabushiki Kaisha Toshiba | Progressive scanning conversion apparatus and progressive scanning conversion method |
| JP2008252594A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 順次走査変換装置及び順次走査変換方法 |
| JP2009239719A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 順次走査変換装置及び順次走査変換方法 |
| JP2010093578A (ja) * | 2008-10-08 | 2010-04-22 | Canon Inc | 映像処理装置およびその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4691230A (en) | Motion vector detection system of a moving object on a screen | |
| US4768092A (en) | Image signal conversion device | |
| JP2611607B2 (ja) | シーンチェンジ検出装置 | |
| US5387947A (en) | Motion vector detecting method of a video signal | |
| US4723163A (en) | Adaptive line interpolation for progressive scan displays | |
| JPS63222589A (ja) | ノイズ低減回路 | |
| JPH0142027B2 (ja) | ||
| US5045939A (en) | Apparatus utilizing motion detector for converting a maximum motion portion of a wide screen tv signal to a normal screen tv signal | |
| JPH07193763A (ja) | テレビジョン受信機 | |
| EP1374553B1 (en) | Method and apparatus for down conversion of video data | |
| JPH06292149A (ja) | 動き検出装置 | |
| US6801252B1 (en) | Electronic zooming circuit | |
| JPH04213973A (ja) | 画像ゆれ補正装置 | |
| JPS5967788A (ja) | テレビジヨン受像機のスチル画像発生装置 | |
| US5870141A (en) | Motion vector detection circuit and object tracking camera apparatus | |
| JPH04309078A (ja) | ビデオデータの動き検出装置および方法 | |
| JPH0316470A (ja) | 手振れ補正装置 | |
| JP2792906B2 (ja) | パンニング検出回路 | |
| JP2775688B2 (ja) | 画像信号処理装置 | |
| JP2562715B2 (ja) | 手ブレ検出回路 | |
| JP2552558B2 (ja) | 電子的に拡大撮影可能な撮像装置 | |
| JP2671561B2 (ja) | 動きベクトル検出装置および画像の揺れ補正装置 | |
| KR20010009576A (ko) | 엘씨디 티브이의 화상종류에 따른 포맷 변환 회로 | |
| KR100304653B1 (ko) | 모션 검출장치 | |
| JPH0741268Y2 (ja) | フレーム画像データの処理装置 |